JP2003098973A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2003098973A JP2003098973A JP2001293896A JP2001293896A JP2003098973A JP 2003098973 A JP2003098973 A JP 2003098973A JP 2001293896 A JP2001293896 A JP 2001293896A JP 2001293896 A JP2001293896 A JP 2001293896A JP 2003098973 A JP2003098973 A JP 2003098973A
- Authority
- JP
- Japan
- Prior art keywords
- circuit chip
- drive circuit
- display device
- terminals
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13456—Cell terminals located on one side of the display only
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 駆動回路チップの外形サイズを縮小し、全体
としての表示装置の小型化を可能とした。 【解決手段】 基板上にマトリクス状に配置された複数
の画素と、この画素に表示を行わせるための当該基板上
に実装された駆動回路チップＧＤＲとを備え、駆動回路
チップＧＤＲには、基板上に形成された出力配線ＧＬに
接続する複数の出力端子ＯＴと、互いに隣接して配置さ
れた複数のダミー端子ＤＴを有し、出力端子ＯＴに接続
された出力配線ＧＬのうちの少なくとも一部の配線をダ
ミー端子ＤＴに接続せず、互いに隣接する前記ダミー端
子ＤＴの間に通して配置した。
としての表示装置の小型化を可能とした。 【解決手段】 基板上にマトリクス状に配置された複数
の画素と、この画素に表示を行わせるための当該基板上
に実装された駆動回路チップＧＤＲとを備え、駆動回路
チップＧＤＲには、基板上に形成された出力配線ＧＬに
接続する複数の出力端子ＯＴと、互いに隣接して配置さ
れた複数のダミー端子ＤＴを有し、出力端子ＯＴに接続
された出力配線ＧＬのうちの少なくとも一部の配線をダ
ミー端子ＤＴに接続せず、互いに隣接する前記ダミー端
子ＤＴの間に通して配置した。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表示装置に係り、
特に基板上にマトリクス配置された複数の画素とこの画
素を駆動する駆動回路チップを有するパネル型の表示装
置に関する。
特に基板上にマトリクス配置された複数の画素とこの画
素を駆動する駆動回路チップを有するパネル型の表示装
置に関する。
【０００２】
【従来の技術】パソコンや携帯電話機、あるいはＰＤＡ
と称する携帯情報端末などの表示装置や各種の情報機器
のモニターとして薄型軽量のパネル型表示装置が用いら
れている。このパネル型表示デバイスには、液晶パネ
ル、エレクトロルミネッセンス（ＥＬ）パネル、プラズ
マパネル、あるいはカーボンナノチューブ（ＣＮＴ）等
を電子源とした電界放出型表示装置（ＦＥＤ）などが知
られている。
と称する携帯情報端末などの表示装置や各種の情報機器
のモニターとして薄型軽量のパネル型表示装置が用いら
れている。このパネル型表示デバイスには、液晶パネ
ル、エレクトロルミネッセンス（ＥＬ）パネル、プラズ
マパネル、あるいはカーボンナノチューブ（ＣＮＴ）等
を電子源とした電界放出型表示装置（ＦＥＤ）などが知
られている。
【０００３】この種のパネル型表示装置は、通常、二枚
の基板の貼り合わせ間隙にマトリクス状に複数の画素を
配置して表示領域とし、表示領域の外側に画素を駆動す
る駆動回路を実装するのが一般的である。マトリクス状
に配置した画素は、基板面の一方向とこの方向に交差す
る他方向とにそれぞれ駆動線を設け、両駆動線の交差部
に構成される。画素の構成方法には様々なものがある
が、上記の両駆動線の交点における電圧の重畳を利用す
る単純マトリクス方式と単位画素毎に選択して点灯する
アクティブマトリクス方式とがある。
の基板の貼り合わせ間隙にマトリクス状に複数の画素を
配置して表示領域とし、表示領域の外側に画素を駆動す
る駆動回路を実装するのが一般的である。マトリクス状
に配置した画素は、基板面の一方向とこの方向に交差す
る他方向とにそれぞれ駆動線を設け、両駆動線の交差部
に構成される。画素の構成方法には様々なものがある
が、上記の両駆動線の交点における電圧の重畳を利用す
る単純マトリクス方式と単位画素毎に選択して点灯する
アクティブマトリクス方式とがある。
【０００４】しかし、近年の解像度、コントラスト、動
作速度の観点から単位画素毎に選択して点灯するアクテ
ィブマトリクス方式が主流となっている。いずれの方式
の表示装置にも、それぞれの駆動線に駆動電圧あるいは
表示信号を供給するために、表示領域の外側に駆動回路
が設けられる。通常、この種の駆動回路は半導体チップ
（以下、駆動回路チップと称する）として基板の上ある
いは基板の周辺に設けられる。
作速度の観点から単位画素毎に選択して点灯するアクテ
ィブマトリクス方式が主流となっている。いずれの方式
の表示装置にも、それぞれの駆動線に駆動電圧あるいは
表示信号を供給するために、表示領域の外側に駆動回路
が設けられる。通常、この種の駆動回路は半導体チップ
（以下、駆動回路チップと称する）として基板の上ある
いは基板の周辺に設けられる。
【０００５】典型的なアクティブマトリクス方式の液晶
表示装置は、二枚の基板の貼り合わせ間隙に液晶を挟持
し、一方の基板の内面に画素選択用のスイッチング素
子、このスイッチング素子の走査電圧を印加する走査
線、表示データを印加するデータ線、画素電極等を形成
し、他方の基板には画素電極と対向する対向電極、ある
いはカラーフィルタ等が形成されている。ここでは広く
採用されている薄膜トランジスタＴＦＴをスイッチング
素子とした液晶表示装置を例として、その駆動回路チッ
プの構成を説明する。そのため、上記走査電圧を印加す
る走査線をゲート線、表示データを印加するデータ線を
ドレイン線として説明する。
表示装置は、二枚の基板の貼り合わせ間隙に液晶を挟持
し、一方の基板の内面に画素選択用のスイッチング素
子、このスイッチング素子の走査電圧を印加する走査
線、表示データを印加するデータ線、画素電極等を形成
し、他方の基板には画素電極と対向する対向電極、ある
いはカラーフィルタ等が形成されている。ここでは広く
採用されている薄膜トランジスタＴＦＴをスイッチング
素子とした液晶表示装置を例として、その駆動回路チッ
プの構成を説明する。そのため、上記走査電圧を印加す
る走査線をゲート線、表示データを印加するデータ線を
ドレイン線として説明する。
【０００６】図７は液晶表示装置の駆動線に駆動電圧を
印加するための駆動回路の一方であるゲート線に駆動電
圧を印加するゲート駆動回路チップの腹面（実装面）の
構成と基板上に形成した配線配置の一例を説明する模式
図である。外形線で示したゲート駆動回路チップ（以
下、単に駆動回路チップとも言う）ＧＤＲの腹面には多
数の入力端子ＩＴ、多数の出力端子ＯＴおよびダミー端
子ＤＴを有し、この腹面を入力配線ＩＴＬやゲート配線
ＧＬが形成された基板上に実装する。この形式の端子は
バンプとも称する。
印加するための駆動回路の一方であるゲート線に駆動電
圧を印加するゲート駆動回路チップの腹面（実装面）の
構成と基板上に形成した配線配置の一例を説明する模式
図である。外形線で示したゲート駆動回路チップ（以
下、単に駆動回路チップとも言う）ＧＤＲの腹面には多
数の入力端子ＩＴ、多数の出力端子ＯＴおよびダミー端
子ＤＴを有し、この腹面を入力配線ＩＴＬやゲート配線
ＧＬが形成された基板上に実装する。この形式の端子は
バンプとも称する。
【０００７】この例では、図７に向かって駆動回路チッ
プＧＤＲの左右辺に入力端子ＩＴを有し、この入力端子
ＩＴに対応して基板側に入力配線ＩＴＬが形成されてい
る。なお、駆動回路チップＧＤＲの下辺の左右端まで入
力端子ＩＴを設けたものもある。図７の上方に位置する
表示領域に形成されたゲート線ＧＬに接続する出力端子
ＯＴは駆動回路チップＧＤＲの上辺に有し、下辺にはダ
ミー端子ＤＴが形成されている。
プＧＤＲの左右辺に入力端子ＩＴを有し、この入力端子
ＩＴに対応して基板側に入力配線ＩＴＬが形成されてい
る。なお、駆動回路チップＧＤＲの下辺の左右端まで入
力端子ＩＴを設けたものもある。図７の上方に位置する
表示領域に形成されたゲート線ＧＬに接続する出力端子
ＯＴは駆動回路チップＧＤＲの上辺に有し、下辺にはダ
ミー端子ＤＴが形成されている。
【０００８】表示領域から延びるゲート線ＧＬは、図１
０に示したように、駆動回路チップＧＤＲに形成された
出力端子ＯＴに接続すると共に、駆動回路チップＧＤＲ
の腹面を潜って下辺に有するダミー端子ＤＴを経由して
基板の端面に延びている。なお、この表示装置の中間製
造段階では、当該下辺のさらに下方に短絡線を有し、こ
の短絡線に上記ゲート線ＧＬが接続されている。短絡線
は最終製品となる前段階で基板と共に切断されて除去さ
れる。この構成を図９に示した。
０に示したように、駆動回路チップＧＤＲに形成された
出力端子ＯＴに接続すると共に、駆動回路チップＧＤＲ
の腹面を潜って下辺に有するダミー端子ＤＴを経由して
基板の端面に延びている。なお、この表示装置の中間製
造段階では、当該下辺のさらに下方に短絡線を有し、こ
の短絡線に上記ゲート線ＧＬが接続されている。短絡線
は最終製品となる前段階で基板と共に切断されて除去さ
れる。この構成を図９に示した。
【０００９】
【発明が解決しようとする課題】図８は図７の矢印Ａで
示した部分の構成を説明する部分図である。また、図９
は駆動回路チップを実装する基板の中間製造段階での構
成例を説明する要部平面図、図１０は基板に実装した駆
動回路チップの出力端子あるいはダミー端子とゲート線
の接続状態の説明図である。参照符号ＳＵＢ１は駆動回
路チップを実装する基板（第１の基板）、ＳＵＢ２は対
向基板（第２の基板）、ＰＡＤは給電パッド、ＣＬは第
１の基板の切断線、ＳＨＴは短絡線を示す。入力配線Ｉ
ＴＬは、基板端部に形成した給電パッドＰＡＤに引き出
されている。
示した部分の構成を説明する部分図である。また、図９
は駆動回路チップを実装する基板の中間製造段階での構
成例を説明する要部平面図、図１０は基板に実装した駆
動回路チップの出力端子あるいはダミー端子とゲート線
の接続状態の説明図である。参照符号ＳＵＢ１は駆動回
路チップを実装する基板（第１の基板）、ＳＵＢ２は対
向基板（第２の基板）、ＰＡＤは給電パッド、ＣＬは第
１の基板の切断線、ＳＨＴは短絡線を示す。入力配線Ｉ
ＴＬは、基板端部に形成した給電パッドＰＡＤに引き出
されている。
【００１０】図７乃至図１０に示したように、駆動回路
チップＧＤＲの下辺側のダミー端子ＤＴは上辺側にある
出力端子ＯＴと共に基板上に実装する際のバランスを取
る機能を有する。ダミー端子ＤＴは出力端子ＯＴと同数
に形成され、上記した実装時のバランス、すなわち、駆
動回路チップＧＤＲが傾いて搭載されるのを防止してい
る。ゲート線ＧＬのそれぞれは図８に示したように、駆
動回路チップＧＤＲの下辺において、ダミー端子ＤＴの
上を通って短絡線ＳＨＴに接続されている。
チップＧＤＲの下辺側のダミー端子ＤＴは上辺側にある
出力端子ＯＴと共に基板上に実装する際のバランスを取
る機能を有する。ダミー端子ＤＴは出力端子ＯＴと同数
に形成され、上記した実装時のバランス、すなわち、駆
動回路チップＧＤＲが傾いて搭載されるのを防止してい
る。ゲート線ＧＬのそれぞれは図８に示したように、駆
動回路チップＧＤＲの下辺において、ダミー端子ＤＴの
上を通って短絡線ＳＨＴに接続されている。
【００１１】しかし、駆動回路チップＧＤＲの下辺にダ
ミー端子ＤＴを各ゲート線ＧＬ毎に設けるとき、図８の
（ａ）のように当該下辺と平行に一列で形成すると、隣
接するゲート線ＧＬ同士の接触を防止するために各ゲー
ト線ＧＬの間隔を広げる必要がある。その結果、一定の
範囲Ｄに形成するゲート線ＧＬの本数が少なくなり、駆
動回路チップＧＤＲの上記下辺に沿う左右方向のサイズ
を拡大する必要がある。
ミー端子ＤＴを各ゲート線ＧＬ毎に設けるとき、図８の
（ａ）のように当該下辺と平行に一列で形成すると、隣
接するゲート線ＧＬ同士の接触を防止するために各ゲー
ト線ＧＬの間隔を広げる必要がある。その結果、一定の
範囲Ｄに形成するゲート線ＧＬの本数が少なくなり、駆
動回路チップＧＤＲの上記下辺に沿う左右方向のサイズ
を拡大する必要がある。
【００１２】また、図８の（ｂ）に示したように、一定
の範囲Ｄに形成するゲート線ＧＬの本数を出力端子ＯＴ
側と同様として、ダミー端子を駆動回路チップＧＤＲの
下辺に千鳥形状に形成すると、当該駆動回路チップＧＤ
Ｒの上下方向のサイズを矢印で示したように拡大する必
要がある。
の範囲Ｄに形成するゲート線ＧＬの本数を出力端子ＯＴ
側と同様として、ダミー端子を駆動回路チップＧＤＲの
下辺に千鳥形状に形成すると、当該駆動回路チップＧＤ
Ｒの上下方向のサイズを矢印で示したように拡大する必
要がある。
【００１３】このように、従来のダミー端子ＤＴの配置
では、駆動回路チップＧＤＲの外形の縮小には限度があ
った。このことは駆動回路チップＧＤＲを実装する第１
の基板ＳＵＢ１の面積低減が困難となることを意味し、
表示装置全体の小型化を阻害する一つの要因となってい
る。
では、駆動回路チップＧＤＲの外形の縮小には限度があ
った。このことは駆動回路チップＧＤＲを実装する第１
の基板ＳＵＢ１の面積低減が困難となることを意味し、
表示装置全体の小型化を阻害する一つの要因となってい
る。
【００１４】本発明の目的は、表示装置の基板に実装す
る駆動回路チップの外形サイズを縮小し、全体としての
小型化を可能とした表示装置を提供することにある。
る駆動回路チップの外形サイズを縮小し、全体としての
小型化を可能とした表示装置を提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、駆動回路チップに設けるダミー端子の配
列ピッチを駆動線の配列ピッチより大きくし、基板の端
縁に延びるゲート線の一部をダミー端子の間に通過させ
る構成とした点に特徴を有する。本発明の代表的な構成
を記述すれば次のとおりである。
に、本発明は、駆動回路チップに設けるダミー端子の配
列ピッチを駆動線の配列ピッチより大きくし、基板の端
縁に延びるゲート線の一部をダミー端子の間に通過させ
る構成とした点に特徴を有する。本発明の代表的な構成
を記述すれば次のとおりである。
【００１６】（１）、基板上にマトリクス状に配置され
た複数の画素と、前記画素に表示を行わせるための前記
基板上に実装された駆動回路チップとを備えた表示装置
であって、前記駆動回路チップは、前記基板上に形成さ
れた出力配線に接続する複数の出力端子と、互いに隣接
して配置された複数のダミー端子を有し、前記出力端子
に接続された前記配線のうちの少なくとも一部の配線
を、前記ダミー端子に接続せず、互いに隣接する前記ダ
ミー端子の間を通って配線した。
た複数の画素と、前記画素に表示を行わせるための前記
基板上に実装された駆動回路チップとを備えた表示装置
であって、前記駆動回路チップは、前記基板上に形成さ
れた出力配線に接続する複数の出力端子と、互いに隣接
して配置された複数のダミー端子を有し、前記出力端子
に接続された前記配線のうちの少なくとも一部の配線
を、前記ダミー端子に接続せず、互いに隣接する前記ダ
ミー端子の間を通って配線した。
【００１７】（２）、（１）において、前記複数のダミ
ー端子の配列ピッチを、前記出力端子の配列ピッチと同
等またはそれ以上とした。
ー端子の配列ピッチを、前記出力端子の配列ピッチと同
等またはそれ以上とした。
【００１８】（３）、（１）または（２）において、前
記駆動回路チップの前記ダミー端子を設けた辺における
全ての端子の総面積を、前記辺に対向する辺における全
ての端子の総面積の２０％以上とした。
記駆動回路チップの前記ダミー端子を設けた辺における
全ての端子の総面積を、前記辺に対向する辺における全
ての端子の総面積の２０％以上とした。
【００１９】（４）、（１）乃至（３）の何れかにおい
て、前記駆動回路チップを、前記ダミー端子の数が前記
出力端子の数の１／１０倍以上とした。
て、前記駆動回路チップを、前記ダミー端子の数が前記
出力端子の数の１／１０倍以上とした。
【００２０】（５）、（１）乃至（４）の何れかにおい
て、前記ダミー端子の１つあたりの面積を、前記出力端
子の１つあたりの面積より大きくした。
て、前記ダミー端子の１つあたりの面積を、前記出力端
子の１つあたりの面積より大きくした。
【００２１】（６）、（１）乃至（５）の何れかにおい
て、前記出力端子に接続された配線のうちの少なくとも
一部の配線を、前記ダミー端子に接続せずに前記出力端
子と接続された前記辺とは異なる辺に配置されている互
いに隣接する前記ダミー端子の間を通って配線した。
て、前記出力端子に接続された配線のうちの少なくとも
一部の配線を、前記ダミー端子に接続せずに前記出力端
子と接続された前記辺とは異なる辺に配置されている互
いに隣接する前記ダミー端子の間を通って配線した。
【００２２】（７）、（１）乃至（６）の何れかにおい
て、前記出力端子に接続された配線のうちの少なくとも
一部の配線を、前記ダミー端子に接続して配線した。
て、前記出力端子に接続された配線のうちの少なくとも
一部の配線を、前記ダミー端子に接続して配線した。
【００２３】（８）、（１）乃至（７）の何れかにおい
て、前記駆動回路チップを走査駆動回路チップとし、互
いに隣接する前記ダミー端子の間を通っている配線を走
査信号線とした。
て、前記駆動回路チップを走査駆動回路チップとし、互
いに隣接する前記ダミー端子の間を通っている配線を走
査信号線とした。
【００２４】（９）、（１）乃至（７）の何れかにおい
て、前記駆動回路チップを映像信号駆動回路チップと
し、互いに隣接する前記ダミー端子の間を通っている配
線を映像信号線とした。
て、前記駆動回路チップを映像信号駆動回路チップと
し、互いに隣接する前記ダミー端子の間を通っている配
線を映像信号線とした。
【００２５】（１０）、（１）乃至（９）の何れかにお
いて、互いに隣接する前記ダミー端子を、前記駆動回路
チップにおいて前記画素から遠い方の辺に配置した。
いて、互いに隣接する前記ダミー端子を、前記駆動回路
チップにおいて前記画素から遠い方の辺に配置した。
【００２６】（１１）、（１）乃至（１０）の何れかに
おいて、前記画素を液晶セルとした。
おいて、前記画素を液晶セルとした。
【００２７】上記の各構成としたことにより、駆動回路
チップの外形を縮小することが可能となり、全体として
の小型化を可能とした表示装置を提供することができ
る。
チップの外形を縮小することが可能となり、全体として
の小型化を可能とした表示装置を提供することができ
る。
【００２８】なお、本発明は、上記の構成に限定される
ものではなく、駆動回路チップがデータ駆動回路（ドレ
イン駆動回路）である場合にも同様に適用でき、且つ大
型、小型の各種表示装置に適用することができる。そし
て、本発明の技術思想を逸脱することなく、種々の変更
が可能であることは言うまでもない。
ものではなく、駆動回路チップがデータ駆動回路（ドレ
イン駆動回路）である場合にも同様に適用でき、且つ大
型、小型の各種表示装置に適用することができる。そし
て、本発明の技術思想を逸脱することなく、種々の変更
が可能であることは言うまでもない。
【００２９】
【発明の実施の形態】以下、本発明の実施の形態につい
て、本発明を液晶表示装置に適用した実施例の図面を参
照して詳細に説明する。図１は本発明の表示装置の第１
実施例を説明する液晶表示装置の駆動線に駆動電圧を印
加するための駆動回路の一方であるゲート線に駆動電圧
を印加する駆動回路チップの腹面の構成と基板上に形成
した配線配置の一例を説明する模式図である。
て、本発明を液晶表示装置に適用した実施例の図面を参
照して詳細に説明する。図１は本発明の表示装置の第１
実施例を説明する液晶表示装置の駆動線に駆動電圧を印
加するための駆動回路の一方であるゲート線に駆動電圧
を印加する駆動回路チップの腹面の構成と基板上に形成
した配線配置の一例を説明する模式図である。
【００３０】外形線で示した駆動回路チップＧＤＲの腹
面には通常はバンプと称する多数の入力端子ＩＴ、多数
の出力端子ＯＴおよびダミー端子ＤＴを有し、この腹面
を入力配線ＩＴＬやゲート配線ＧＬが形成された第１の
基板上に実装する。
面には通常はバンプと称する多数の入力端子ＩＴ、多数
の出力端子ＯＴおよびダミー端子ＤＴを有し、この腹面
を入力配線ＩＴＬやゲート配線ＧＬが形成された第１の
基板上に実装する。
【００３１】この実施例では、図１に向かって駆動回路
チップＧＤＲの左右辺に入力端子ＩＴを有する。なお、
図１では右辺の入力端子は図示を省略してある。この入
力端子ＩＴに対応して基板側に入力配線ＩＴＬが形成さ
れている。なお、駆動回路チップＧＤＲの下辺の左右端
まで入力端子ＩＴを設けた場合も同様である。
チップＧＤＲの左右辺に入力端子ＩＴを有する。なお、
図１では右辺の入力端子は図示を省略してある。この入
力端子ＩＴに対応して基板側に入力配線ＩＴＬが形成さ
れている。なお、駆動回路チップＧＤＲの下辺の左右端
まで入力端子ＩＴを設けた場合も同様である。
【００３２】図１の上方に位置する図示しない表示領域
に形成されたゲート線ＧＬに接続する出力端子ＯＴは駆
動回路チップＧＤＲの上辺及び左右辺の一部に有し、下
辺にはダミー端子ＤＴが形成されている。尚、出力端子
ＯＴは図１のような３辺のものに限定されず、２辺ある
いは１辺のみに設けるものであっても良い。
に形成されたゲート線ＧＬに接続する出力端子ＯＴは駆
動回路チップＧＤＲの上辺及び左右辺の一部に有し、下
辺にはダミー端子ＤＴが形成されている。尚、出力端子
ＯＴは図１のような３辺のものに限定されず、２辺ある
いは１辺のみに設けるものであっても良い。
【００３３】図２および図３は図１の矢印Ａで示した部
分の構成を説明する部分図である。また、図４は駆動回
路チップの出力端子部分の構成を説明する部分図であ
る。駆動回路チップＧＤＲの上辺に形成された出力端子
ＯＴは当該上辺に沿って千鳥状に形成され、隣接する出
力端子ＯＴ間のクリアランスを確保し、出力端子ＯＴ同
士の接触を防止している。
分の構成を説明する部分図である。また、図４は駆動回
路チップの出力端子部分の構成を説明する部分図であ
る。駆動回路チップＧＤＲの上辺に形成された出力端子
ＯＴは当該上辺に沿って千鳥状に形成され、隣接する出
力端子ＯＴ間のクリアランスを確保し、出力端子ＯＴ同
士の接触を防止している。
【００３４】表示領域から延びるゲート線ＧＬの一部
は、図１に示したように、駆動回路チップＧＤＲに形成
された出力端子ＯＴに接続すると共に、駆動回路チップ
ＧＤＲの腹面を潜って下辺に有するダミー端子ＤＴを経
由して基板の端面に延びている。また、表示領域から延
びるゲート線ＧＬの他の一部は、駆動回路チップＧＤＲ
に形成された出力端子ＯＴに接続すると共に、駆動回路
チップＧＤＲの腹面を潜って下辺に有するダミー端子Ｄ
Ｔの間を通って基板の端面に延びている。
は、図１に示したように、駆動回路チップＧＤＲに形成
された出力端子ＯＴに接続すると共に、駆動回路チップ
ＧＤＲの腹面を潜って下辺に有するダミー端子ＤＴを経
由して基板の端面に延びている。また、表示領域から延
びるゲート線ＧＬの他の一部は、駆動回路チップＧＤＲ
に形成された出力端子ＯＴに接続すると共に、駆動回路
チップＧＤＲの腹面を潜って下辺に有するダミー端子Ｄ
Ｔの間を通って基板の端面に延びている。
【００３５】図２では、ダミー端子ＤＴの間を通って基
板の端面に延びるゲート線は３本、図３では２本として
ある。なお、所定のピッチＤとしたダミー端子ＤＴの間
に通すゲート線ＧＬはゲート線ＧＬの線幅に応じて１
本、あるいは４本以上とすることができる。ダミー端子
ＤＴのピッチＤは、出力端子ＯＴのピッチ以上に大きく
してある。出力端子ＯＴのピッチは、この出力端子ＯＴ
が千鳥配置の場合は内側と外側で測った小さい方のピッ
チｐ１である（図４参照）。さらに、Ｄは外側同士で測
ったピッチｐ２以上に大きくした方が好ましい。
板の端面に延びるゲート線は３本、図３では２本として
ある。なお、所定のピッチＤとしたダミー端子ＤＴの間
に通すゲート線ＧＬはゲート線ＧＬの線幅に応じて１
本、あるいは４本以上とすることができる。ダミー端子
ＤＴのピッチＤは、出力端子ＯＴのピッチ以上に大きく
してある。出力端子ＯＴのピッチは、この出力端子ＯＴ
が千鳥配置の場合は内側と外側で測った小さい方のピッ
チｐ１である（図４参照）。さらに、Ｄは外側同士で測
ったピッチｐ２以上に大きくした方が好ましい。
【００３６】図９で説明したように、この液晶表示装置
の中間製造段階では、駆動回路チップＧＤＲを実装する
基板の下辺のさらに下方に短絡線を有し、この短絡線に
上記ゲート線ＧＬが接続されている。短絡線は最終製品
となる前段階で基板と共に切断されて除去される。この
ような構成により、静電気対策、断線検査、陽極酸化の
うちの少なくとも１つが可能となる。
の中間製造段階では、駆動回路チップＧＤＲを実装する
基板の下辺のさらに下方に短絡線を有し、この短絡線に
上記ゲート線ＧＬが接続されている。短絡線は最終製品
となる前段階で基板と共に切断されて除去される。この
ような構成により、静電気対策、断線検査、陽極酸化の
うちの少なくとも１つが可能となる。
【００３７】このように、駆動回路チップＧＤＲの腹面
を通ってゲート線ＧＬを配線する場合に、その一部をダ
ミー端子の間に通すことでダミー端子ＤＴとゲート線Ｇ
Ｌとの配線間クリアランスを確保することができる。
を通ってゲート線ＧＬを配線する場合に、その一部をダ
ミー端子の間に通すことでダミー端子ＤＴとゲート線Ｇ
Ｌとの配線間クリアランスを確保することができる。
【００３８】本実施例に構成により、ダミー端子は隣接
するゲート線の上に存在しないため、ゲート線同士が接
触することがなく、またダミー端子を増加させることな
く、駆動回路チップＧＤＲの実装時のバランスを確保で
きる。その結果、駆動回路チップの外形を大きくする必
要がなくなり、ゲート線の線幅の細線化に応じて駆動回
路チップの外形を縮小でき、液晶表示装置全体を小型化
することができる。
するゲート線の上に存在しないため、ゲート線同士が接
触することがなく、またダミー端子を増加させることな
く、駆動回路チップＧＤＲの実装時のバランスを確保で
きる。その結果、駆動回路チップの外形を大きくする必
要がなくなり、ゲート線の線幅の細線化に応じて駆動回
路チップの外形を縮小でき、液晶表示装置全体を小型化
することができる。
【００３９】このように、本実施例によれば、駆動回路
チップＧＤＲの腹面を通ってゲート線ＧＬを配線する場
合、必ずダミー端子ＤＴを経由するのではなく、ダミー
端子ＤＴを間引くことでダミー端子ＤＴと配線ＧＬの間
のクリアランスを確保できるため、ゲート線ＧＬを高密
度で配線することがきる。その結果、駆動回路チップＧ
ＤＲの外形を縮小することが可能となる。
チップＧＤＲの腹面を通ってゲート線ＧＬを配線する場
合、必ずダミー端子ＤＴを経由するのではなく、ダミー
端子ＤＴを間引くことでダミー端子ＤＴと配線ＧＬの間
のクリアランスを確保できるため、ゲート線ＧＬを高密
度で配線することがきる。その結果、駆動回路チップＧ
ＤＲの外形を縮小することが可能となる。
【００４０】駆動回路チップＧＤＲのダミー端子ＤＴを
間引いたことによる出力端子ＯＴ側の辺との実装時バラ
ンス（基板面との平行性）を確保するため、すなわち駆
動回路チップＧＤＲを基板に実装する際の熱圧着ツール
の押圧力で当該駆動回路チップＧＤＲが基板に対して傾
くのを回避するため当該ダミー端子ＤＴを設けた辺にあ
る端子（ダミー端子ＤＴ以外に、例えば入力端子ＩＴが
あるものでは、この入力端子ＩＴとダミー端子ＤＴの合
計）の総面積をある程度の大きさにしておく必要があ
る。
間引いたことによる出力端子ＯＴ側の辺との実装時バラ
ンス（基板面との平行性）を確保するため、すなわち駆
動回路チップＧＤＲを基板に実装する際の熱圧着ツール
の押圧力で当該駆動回路チップＧＤＲが基板に対して傾
くのを回避するため当該ダミー端子ＤＴを設けた辺にあ
る端子（ダミー端子ＤＴ以外に、例えば入力端子ＩＴが
あるものでは、この入力端子ＩＴとダミー端子ＤＴの合
計）の総面積をある程度の大きさにしておく必要があ
る。
【００４１】現実の製造工程における実装経験から、上
記熱圧着ツールの押圧力に耐えて基板面との平行性を保
持できるダミー端子ＤＴ側の辺に有する端子の総面積
は、ダミー端子ＤＴ側の辺と対向する辺（ここでは、出
力端子ＯＴの設置辺）に有する端子すなわち出力端子Ｏ
Ｔの全端子面積に対して２０％以上とするのが好まし
く、３５％とするのがより好ましい。また、このダミー
端子側の辺に有する端子の総面積の上限は１００％より
小さく、ゲート線ＧＬの配線スペースを確保する意味で
は最大でも５０％以下が好ましい。尚、押圧力に耐えら
れるのであれば、これらの数値範囲外であっても構わな
い。
記熱圧着ツールの押圧力に耐えて基板面との平行性を保
持できるダミー端子ＤＴ側の辺に有する端子の総面積
は、ダミー端子ＤＴ側の辺と対向する辺（ここでは、出
力端子ＯＴの設置辺）に有する端子すなわち出力端子Ｏ
Ｔの全端子面積に対して２０％以上とするのが好まし
く、３５％とするのがより好ましい。また、このダミー
端子側の辺に有する端子の総面積の上限は１００％より
小さく、ゲート線ＧＬの配線スペースを確保する意味で
は最大でも５０％以下が好ましい。尚、押圧力に耐えら
れるのであれば、これらの数値範囲外であっても構わな
い。
【００４２】なお、上記の実装時バランスを確保するた
め、ダミー端子の設置側辺の端子数を考慮した対策もあ
る。ダミー端子の設置側辺の端子数は、出力端子ＯＴの
全端子数の好ましくは１／１０倍以上、より好ましくは
１／５倍以上である。前記した端子面積の規定と同様
に、ダミー端子の設置側辺の端子数の上限は、出力端子
ＯＴの全端子数の１倍より少ないことが好ましく、より
好ましくは１／２倍以下である。尚、押圧力に耐えられ
るのであれば、これらの数値範囲外であっても構わな
い。
め、ダミー端子の設置側辺の端子数を考慮した対策もあ
る。ダミー端子の設置側辺の端子数は、出力端子ＯＴの
全端子数の好ましくは１／１０倍以上、より好ましくは
１／５倍以上である。前記した端子面積の規定と同様
に、ダミー端子の設置側辺の端子数の上限は、出力端子
ＯＴの全端子数の１倍より少ないことが好ましく、より
好ましくは１／２倍以下である。尚、押圧力に耐えられ
るのであれば、これらの数値範囲外であっても構わな
い。
【００４３】図５は本発明の駆動回路チップのダミー端
子付近のゲート線とダミー端子の具体的な寸法例の説明
図である。ここでは、ダミー端子ＤＴの間に３本のゲー
ト線ＧＬを通した場合である。ダミー端子ＤＴの間を通
るゲート線ＧＬの線幅は１０μｍ、ゲート線ＧＬのギャ
ップｇは１０μｍ、ダミー端子ＤＴとダミー端子ＤＴの
間を通るゲート線ＧＬとのギャップは２０μｍ、ダミー
端子ＤＴ間のピッチＤは１２０μｍ、ダミー端子ＤＴの
幅は３０μｍ、ダミー端子ＤＴのゲート線ＧＬに沿った
長さは１００μｍとしている。
子付近のゲート線とダミー端子の具体的な寸法例の説明
図である。ここでは、ダミー端子ＤＴの間に３本のゲー
ト線ＧＬを通した場合である。ダミー端子ＤＴの間を通
るゲート線ＧＬの線幅は１０μｍ、ゲート線ＧＬのギャ
ップｇは１０μｍ、ダミー端子ＤＴとダミー端子ＤＴの
間を通るゲート線ＧＬとのギャップは２０μｍ、ダミー
端子ＤＴ間のピッチＤは１２０μｍ、ダミー端子ＤＴの
幅は３０μｍ、ダミー端子ＤＴのゲート線ＧＬに沿った
長さは１００μｍとしている。
【００４４】ダミー端子ＤＴのゲート線ＧＬに沿った長
さは出力端子ＯＴの設置辺に有する端子すなわち出力端
子ＯＴの長さより長くしてある。尚、出力端子ＯＴの長
さは９５μｍであり、幅は３０μｍ、図４のピッチｐ１
＝４０μｍ、ピッチｐ２＝８０μｍである。このダミー
端子ＤＴの長さはダミー端子を設置した辺に有する端子
の数に応じて設定し、ダミー端子ＤＴの面積は出力端子
ＯＴの設置辺と実装時バランスが均衡するように設定す
る。このように、ダミー端子１つあたりの面積を出力端
子ＯＴ１つあたりの面積より大きくすることで、少ない
ダミー端子数で実装時バランスを均衡させることができ
る。以上の説明に限らず、長さを同じにし、１つあたり
の面積を等しくしても良い。
さは出力端子ＯＴの設置辺に有する端子すなわち出力端
子ＯＴの長さより長くしてある。尚、出力端子ＯＴの長
さは９５μｍであり、幅は３０μｍ、図４のピッチｐ１
＝４０μｍ、ピッチｐ２＝８０μｍである。このダミー
端子ＤＴの長さはダミー端子を設置した辺に有する端子
の数に応じて設定し、ダミー端子ＤＴの面積は出力端子
ＯＴの設置辺と実装時バランスが均衡するように設定す
る。このように、ダミー端子１つあたりの面積を出力端
子ＯＴ１つあたりの面積より大きくすることで、少ない
ダミー端子数で実装時バランスを均衡させることができ
る。以上の説明に限らず、長さを同じにし、１つあたり
の面積を等しくしても良い。
【００４５】上記した実施例は、ゲート駆動用の駆動回
路チップについて説明したが、ドレイン駆動用の駆動回
路チップについても同様である。
路チップについて説明したが、ドレイン駆動用の駆動回
路チップについても同様である。
【００４６】図６は本発明の表示装置の典型例としての
携帯電話機に使用される液晶表示装置の構成例を説明す
る平面図である。この液晶表示装置は第１の基板ＳＵＢ
１と第２の基板ＳＵＢ２の貼り合わせ間隙に液晶を封入
し、第１の基板ＳＵＢ１の内面にマトリクス状にゲート
線ＧＬとドレイン線ＤＬを各複数本敷設し、それらの交
差点の近傍にそれぞれスイッチング素子及び画素電極を
有する複数の画素をマトリクス状に配置して表示領域Ａ
Ｒとしている。
携帯電話機に使用される液晶表示装置の構成例を説明す
る平面図である。この液晶表示装置は第１の基板ＳＵＢ
１と第２の基板ＳＵＢ２の貼り合わせ間隙に液晶を封入
し、第１の基板ＳＵＢ１の内面にマトリクス状にゲート
線ＧＬとドレイン線ＤＬを各複数本敷設し、それらの交
差点の近傍にそれぞれスイッチング素子及び画素電極を
有する複数の画素をマトリクス状に配置して表示領域Ａ
Ｒとしている。
【００４７】第１の基板ＳＵＢ１の一辺側は第２の基板
ＳＵＢ２からはみ出した駆動回路実装領域を有し、この
駆動回路実装領域にドレイン線駆動用の駆動回路チップ
ＤＤＲとゲート線駆動用の二個の駆動回路チップＧＤＲ
１，ＧＤＲ２が実装されている。第１の基板ＳＵＢ１の
駆動回路実装領域の下端には、駆動回路チップＤＤＲと
ゲート線駆動用の駆動回路チップＧＤＲ１，ＧＤＲ２、
および第２の基板ＳＵＢ２に設けた対向電極などに信号
や電圧を供給するためのパッドＰＡＤ１が形成されてい
る。
ＳＵＢ２からはみ出した駆動回路実装領域を有し、この
駆動回路実装領域にドレイン線駆動用の駆動回路チップ
ＤＤＲとゲート線駆動用の二個の駆動回路チップＧＤＲ
１，ＧＤＲ２が実装されている。第１の基板ＳＵＢ１の
駆動回路実装領域の下端には、駆動回路チップＤＤＲと
ゲート線駆動用の駆動回路チップＧＤＲ１，ＧＤＲ２、
および第２の基板ＳＵＢ２に設けた対向電極などに信号
や電圧を供給するためのパッドＰＡＤ１が形成されてい
る。
【００４８】このパッドＰＡＤ１は、フレキシブルプリ
ント基板ＦＰＣのパッドＰＡＤ２が接続され、当該フレ
キシブルプリント基板ＦＰＣを介して外部信号処理回路
から上記信号や電圧が供給される。なお、図６では駆動
回路実装領域にドレイン線駆動用の駆動回路チップＤＤ
Ｒとゲート線駆動用の二個の駆動回路チップＧＤＲ１，
ＧＤＲ２を実装しているが、ゲート線駆動用の二個の駆
動回路チップＧＤＲ１，ＧＤＲ２を一個の半導体チップ
（ＧＤＲ）とすることもできる。あるいは、ゲート線駆
動用の駆動回路とドレイン線駆動用の駆動回路を一個の
半導体チップにまとめた構成としても良い。
ント基板ＦＰＣのパッドＰＡＤ２が接続され、当該フレ
キシブルプリント基板ＦＰＣを介して外部信号処理回路
から上記信号や電圧が供給される。なお、図６では駆動
回路実装領域にドレイン線駆動用の駆動回路チップＤＤ
Ｒとゲート線駆動用の二個の駆動回路チップＧＤＲ１，
ＧＤＲ２を実装しているが、ゲート線駆動用の二個の駆
動回路チップＧＤＲ１，ＧＤＲ２を一個の半導体チップ
（ＧＤＲ）とすることもできる。あるいは、ゲート線駆
動用の駆動回路とドレイン線駆動用の駆動回路を一個の
半導体チップにまとめた構成としても良い。
【００４９】また、駆動回路実装領域にはドレイン線駆
動用の駆動回路チップＤＤＲのみを実装し、ゲート線駆
動用の駆動回路チップＧＤＲ（または、ＧＤＲ１、ＧＤ
Ｒ２）をフレキシブルプリント基板側に搭載することも
できる。なお、この種の小型液晶表示装置では、ドレイ
ン線駆動用の駆動回路チップＤＤＲにはタイミングコン
トローラ（ＴＣＯＮ）等の制御回路を有し、大型の液晶
表示装置に通常有するインターフェース回路基板を省略
している。
動用の駆動回路チップＤＤＲのみを実装し、ゲート線駆
動用の駆動回路チップＧＤＲ（または、ＧＤＲ１、ＧＤ
Ｒ２）をフレキシブルプリント基板側に搭載することも
できる。なお、この種の小型液晶表示装置では、ドレイ
ン線駆動用の駆動回路チップＤＤＲにはタイミングコン
トローラ（ＴＣＯＮ）等の制御回路を有し、大型の液晶
表示装置に通常有するインターフェース回路基板を省略
している。
【００５０】言うまでもなく、本発明は上記の小型液晶
表示装置に限るものではなく、ノートパソコンやデスク
トップコンピュータ、その他の比較的大サイズの表示装
置にも同様に適用できる。また、照明光を要する表示装
置では、透過型、反射型、部分透過型、あるいは半透過
型等、何れの型の表示装置にも適用できる。
表示装置に限るものではなく、ノートパソコンやデスク
トップコンピュータ、その他の比較的大サイズの表示装
置にも同様に適用できる。また、照明光を要する表示装
置では、透過型、反射型、部分透過型、あるいは半透過
型等、何れの型の表示装置にも適用できる。
【００５１】すなわち、表示装置の二辺にドレイン線駆
動用の駆動回路チップとゲート線駆動用の駆動回路チッ
プを多数実装する場合にも上記した本発明の実施例は、
そのゲート線またはドレイン線を駆動回路チップの腹面
を通して基板端部に引き出す場合に同様に適用可能であ
る。
動用の駆動回路チップとゲート線駆動用の駆動回路チッ
プを多数実装する場合にも上記した本発明の実施例は、
そのゲート線またはドレイン線を駆動回路チップの腹面
を通して基板端部に引き出す場合に同様に適用可能であ
る。
【００５２】上記の実施例は、アクティブマトリクス方
式の表示装置について説明したが、単純マトリクス方式
の液晶表示装置、あるいはスイッチング素子として薄膜
ダイオードを用いたもの、有機ＥＬ、プラズマ、ＦＥ
Ｄ、その他、各種の表示装置における駆動回路チップの
実装と配線処理に適用できる。また、これらの基板とし
ては、ガラスやガラス系に限らず、表示装置の種類によ
っては樹脂板を用いることができる。
式の表示装置について説明したが、単純マトリクス方式
の液晶表示装置、あるいはスイッチング素子として薄膜
ダイオードを用いたもの、有機ＥＬ、プラズマ、ＦＥ
Ｄ、その他、各種の表示装置における駆動回路チップの
実装と配線処理に適用できる。また、これらの基板とし
ては、ガラスやガラス系に限らず、表示装置の種類によ
っては樹脂板を用いることができる。
【００５３】
【発明の効果】以上説明したように、本発明によれば、
基板に実装する各種の駆動回路チップの外形を当該基板
面への実装時のバランスを確保しながら縮小することが
可能となり、全体としての小型化を可能とした低コスト
の表示装置を提供することができる。
基板に実装する各種の駆動回路チップの外形を当該基板
面への実装時のバランスを確保しながら縮小することが
可能となり、全体としての小型化を可能とした低コスト
の表示装置を提供することができる。
【００５４】
【図１】本発明の表示装置の第１実施例を説明する液晶
表示装置の駆動線に駆動電圧を印加するための駆動回路
の一方であるゲート線に駆動電圧を印加する駆動回路チ
ップの腹面の構成と基板上に形成した配線配置の一例を
説明する模式図である。
表示装置の駆動線に駆動電圧を印加するための駆動回路
の一方であるゲート線に駆動電圧を印加する駆動回路チ
ップの腹面の構成と基板上に形成した配線配置の一例を
説明する模式図である。
【図２】図１の矢印Ａで示した部分の構成を説明する部
分図である。
分図である。
【図３】図１の矢印Ａで示した部分の他の構成を説明す
る部分図である。
る部分図である。
【図４】図１の駆動回路チップの出力端子部分の構成を
説明する部分図である。
説明する部分図である。
【図５】本発明の駆動回路チップのダミー端子付近のゲ
ート線とダミー端子の具体的な寸法例の説明図である。
ート線とダミー端子の具体的な寸法例の説明図である。
【図６】本発明の表示装置の典型例としての携帯電話機
に使用される液晶表示装置の構成例を説明する平面図で
ある。
に使用される液晶表示装置の構成例を説明する平面図で
ある。
【図７】液晶表示装置の駆動線に駆動電圧を印加するた
めの駆動回路の一方であるゲート線に駆動電圧を印加す
るゲート駆動回路チップの腹面（実装面）の構成と基板
上に形成した配線配置の一例を説明する模式図である。
めの駆動回路の一方であるゲート線に駆動電圧を印加す
るゲート駆動回路チップの腹面（実装面）の構成と基板
上に形成した配線配置の一例を説明する模式図である。
【図８】図７の矢印Ａで示した部分の構成を説明する部
分図である。
分図である。
【図９】また、図９は駆動回路チップを実装する基板の
中間製造段階での構成例を説明する要部平面図である。
中間製造段階での構成例を説明する要部平面図である。
【図１０】基板に実装した駆動回路チップの出力端子あ
るいはダミー端子とゲート線の接続状態の説明図であ
る。
るいはダミー端子とゲート線の接続状態の説明図であ
る。
ＧＤＲ・・・・ゲート線駆動回路チップ、ＤＤＲ・・・
・ドレイン線駆動回路チップ、ＩＴ・・・・入力端子、
ＯＴ・・・・出力端子、ＤＴ・・・・ダミー端子、ＩＴ
Ｌ・・・・入力配線、ＧＬ・・・・ゲート線、ＳＵＢ１
・・・・第１の基板、ＳＵＢ２・・・・第２の基板、Ｆ
ＰＣ・・・・フレキシブルプリント基板、ＡＲ・・・・
表示領域、ＰＡＤ１，ＰＡＤ２・・・・パッド。
・ドレイン線駆動回路チップ、ＩＴ・・・・入力端子、
ＯＴ・・・・出力端子、ＤＴ・・・・ダミー端子、ＩＴ
Ｌ・・・・入力配線、ＧＬ・・・・ゲート線、ＳＵＢ１
・・・・第１の基板、ＳＵＢ２・・・・第２の基板、Ｆ
ＰＣ・・・・フレキシブルプリント基板、ＡＲ・・・・
表示領域、ＰＡＤ１，ＰＡＤ２・・・・パッド。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36
Ｆターム(参考） 2H092 GA45 GA60 NA25
5C006 BB15 BC03 BC11 EB05 FA41
GA03
5C080 AA10 BB05 DD22 DD25 FF09
JJ06
5G435 AA18 EE30 EE37 KK05 KK09
Claims (11)
- 【請求項１】基板上にマトリクス状に配置された複数の
画素と、前記画素に表示を行わせるための前記基板上に
実装された駆動回路チップとを備えた表示装置であっ
て、 前記駆動回路チップは、前記基板上に形成された出力配
線に接続する複数の出力端子と、互いに隣接して配置さ
れた複数のダミー端子を有し、 前記出力端子に接続された前記配線のうちの少なくとも
一部の配線は前記ダミー端子に接続されず、互いに隣接
する前記ダミー端子の間を通って配線されていることを
特徴とする表示装置。 - 【請求項２】前記複数のダミー端子の配列ピッチは、前
記出力端子の配列ピッチと同等またはそれ以上であるこ
とを特徴とする請求項１に記載の表示装置。 - 【請求項３】前記駆動回路チップは、前記ダミー端子を
設けた辺における全ての端子の総面積が前記辺に対向す
る辺における全ての端子の総面積の２０％以上であるこ
とを特徴とする請求項１または２に記載の表示装置。 - 【請求項４】前記駆動回路チップは、前記ダミー端子の
数が前記出力端子の数の１／１０倍以上であることを特
徴とする請求項１乃至３の何れかに記載の表示装置。 - 【請求項５】前記ダミー端子の１つあたりの面積が、前
記出力端子の１つあたりの面積より大きいことを特徴と
する請求項１乃至４の何れかに記載の表示装置。 - 【請求項６】前記出力端子に接続された配線のうちの少
なくとも一部の配線は、前記ダミー端子に接続されず、
前記出力端子と接続された前記辺とは異なる辺に配置さ
れている互いに隣接する前記ダミー端子の間を通って配
線されていることを特徴とする請求項１乃至５の何れか
に記載の表示装置。 - 【請求項７】前記出力端子に接続された配線のうちの少
なくとも一部の配線は、前記ダミー端子に接続されて配
線されていることを特徴とする請求項１乃至６の何れか
に記載の表示装置。 - 【請求項８】前記駆動回路チップは走査駆動回路チップ
であり、互いに隣接する前記ダミー端子の間を通ってい
る配線は、走査信号線であることを特徴とする請求項１
乃至７の何れかに記載の表示装置。 - 【請求項９】前記駆動回路チップは映像信号駆動回路チ
ップであり、互いに隣接する前記ダミー端子の間を通っ
ている配線は、映像信号線であることを特徴とする請求
項１乃至７の何れかに記載の表示装置。 - 【請求項１０】互いに隣接する前記ダミー端子は、前記
駆動回路チップにおいて前記画素から遠い方の辺に配置
されていることを特徴とする請求項１乃至９の何れかに
記載の表示装置。 - 【請求項１１】前記画素は液晶セルであることを特徴と
する請求項１乃至１０の何れかに記載の表示装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001293896A JP3708467B2 (ja) | 2001-09-26 | 2001-09-26 | 表示装置 |
| US10/230,218 US6956548B2 (en) | 2001-09-26 | 2002-08-29 | Display device |
| KR10-2002-0053132A KR100497046B1 (ko) | 2001-09-26 | 2002-09-04 | 표시장치 |
| TW091120579A TWI275061B (en) | 2001-09-26 | 2002-09-10 | Display device |
| CNB2005100810885A CN100417994C (zh) | 2001-09-26 | 2002-09-25 | 显示装置 |
| CNB021433321A CN1215362C (zh) | 2001-09-26 | 2002-09-25 | 显示装置 |
| US11/204,108 US7561132B2 (en) | 2001-09-26 | 2005-08-16 | Display device |
| US12/457,422 US20090251387A1 (en) | 2001-09-26 | 2009-06-10 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001293896A JP3708467B2 (ja) | 2001-09-26 | 2001-09-26 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003098973A true JP2003098973A (ja) | 2003-04-04 |
| JP3708467B2 JP3708467B2 (ja) | 2005-10-19 |
Family
ID=19115595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001293896A Expired - Fee Related JP3708467B2 (ja) | 2001-09-26 | 2001-09-26 | 表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US6956548B2 (ja) |
| JP (1) | JP3708467B2 (ja) |
| KR (1) | KR100497046B1 (ja) |
| CN (2) | CN1215362C (ja) |
| TW (1) | TWI275061B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007129425A1 (ja) * | 2006-05-08 | 2007-11-15 | Sharp Kabushiki Kaisha | 液晶表示装置 |
| US7777857B2 (en) | 2005-03-29 | 2010-08-17 | Lg Display Co., Ltd. | Substrate of display device for packaging driving integrated circuit |
| US8198722B2 (en) | 2008-10-23 | 2012-06-12 | Samsung Electronics Co., Ltd. | Semiconductor package |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101051013B1 (ko) * | 2003-12-16 | 2011-07-21 | 삼성전자주식회사 | 구동 칩 및 이를 갖는 표시장치 |
| JP2005241852A (ja) * | 2004-02-25 | 2005-09-08 | Hitachi Displays Ltd | 表示装置 |
| KR100736395B1 (ko) * | 2005-07-07 | 2007-07-09 | 삼성전자주식회사 | 액정 표시 장치의 드라이버 ｉｃ 및 이를 위한 패드 배치방법 |
| KR20070044204A (ko) * | 2005-10-24 | 2007-04-27 | 엘지이노텍 주식회사 | 액정표시장치 |
| JP4943691B2 (ja) * | 2005-10-31 | 2012-05-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR101311595B1 (ko) * | 2006-11-16 | 2013-09-26 | 엘지디스플레이 주식회사 | 플랙서블 프린티드 서킷 |
| US8299631B2 (en) * | 2008-09-01 | 2012-10-30 | Sharp Kabushiki Kaisha | Semiconductor element and display device provided with the same |
| US8649456B2 (en) | 2009-03-12 | 2014-02-11 | Futurewei Technologies, Inc. | System and method for channel information feedback in a wireless communications system |
| US8675627B2 (en) * | 2009-03-23 | 2014-03-18 | Futurewei Technologies, Inc. | Adaptive precoding codebooks for wireless communications |
| JP5250525B2 (ja) * | 2009-10-16 | 2013-07-31 | 株式会社ジャパンディスプレイセントラル | 表示装置 |
| JP5528906B2 (ja) * | 2010-05-28 | 2014-06-25 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR101783953B1 (ko) * | 2010-12-27 | 2017-10-11 | 삼성디스플레이 주식회사 | 표시 장치 및 그 검사 방법 |
| TWI440009B (zh) * | 2011-08-24 | 2014-06-01 | Au Optronics Corp | 驅動晶片輸出腳位的排列方式 |
| CN103543861B (zh) * | 2012-07-13 | 2018-08-28 | 瀚宇彩晶股份有限公司 | 用于触控面板的走线结构、触控面板及电性检测方法 |
| KR102055152B1 (ko) | 2012-10-12 | 2019-12-12 | 엘지디스플레이 주식회사 | 표시장치 |
| KR102372209B1 (ko) * | 2015-12-03 | 2022-03-08 | 삼성디스플레이 주식회사 | 표시 장치 |
| TWM575169U (zh) * | 2018-06-14 | 2019-03-01 | 大陸商格科微電子（上海）有限公司 | 用於可擕式電子裝置的顯示面板的驅動晶片 |
| CN112489558A (zh) * | 2019-09-11 | 2021-03-12 | 矽创电子股份有限公司 | 显示面板驱动晶片、显示面板驱动架构及其显示装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5467210A (en) * | 1993-02-16 | 1995-11-14 | Casio Computer Co., Ltd. | Arrangement of bonding IC chip to liquid crystal display device |
| US5777610A (en) * | 1993-10-28 | 1998-07-07 | Sharp Kabushiki Kaisha | Small-sized, lightweight display device easy to rework and method of assembling the same |
| JP2806294B2 (ja) | 1995-03-03 | 1998-09-30 | 双葉電子工業株式会社 | 画像表示装置の駆動回路 |
| JP3643640B2 (ja) * | 1995-06-05 | 2005-04-27 | 株式会社東芝 | 表示装置及びこれに使用されるｉｃチップ |
| JP3767154B2 (ja) * | 1997-06-17 | 2006-04-19 | セイコーエプソン株式会社 | 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置 |
| JPH11125837A (ja) * | 1997-10-22 | 1999-05-11 | Nanokkusu Kk | チップオンガラス液晶表示装置 |
| KR100483403B1 (ko) * | 1997-11-27 | 2005-08-10 | 삼성전자주식회사 | 표시장치용인쇄회로기판의패드패턴 |
| JP3873478B2 (ja) * | 1997-12-25 | 2007-01-24 | セイコーエプソン株式会社 | 液晶表示装置、電子機器及び液晶表示装置の製造方法 |
| JP3752829B2 (ja) | 1998-03-31 | 2006-03-08 | カシオ計算機株式会社 | 液晶表示パネルと半導体チップとの接合方法 |
| JP2000022298A (ja) * | 1998-06-30 | 2000-01-21 | Kyocera Corp | 表示装置 |
| JP3649050B2 (ja) * | 1999-08-17 | 2005-05-18 | カシオ計算機株式会社 | 半導体装置の接合構造 |
| US6456353B1 (en) * | 1999-11-04 | 2002-09-24 | Chi Mei Opto Electronics Corp. | Display driver integrated circuit module |
| US6922226B2 (en) * | 1999-12-31 | 2005-07-26 | Lg. Philips Lcd Co. Ltd. | Liquid crystal display device implementing improved electrical lines and the fabricating method |
| KR100381052B1 (ko) * | 2000-02-23 | 2003-04-18 | 엘지.필립스 엘시디 주식회사 | 윈도우를 가지는 테이프 케리어 패키지 및 이를 접속한액정표시장치 |
| KR100450982B1 (ko) * | 2000-05-31 | 2004-10-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 제조방법 |
| JP2002182614A (ja) * | 2000-12-11 | 2002-06-26 | Seiko Epson Corp | 半導体装置 |
| KR100803163B1 (ko) * | 2001-09-03 | 2008-02-14 | 삼성전자주식회사 | 액정표시장치 |
-
2001
- 2001-09-26 JP JP2001293896A patent/JP3708467B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-29 US US10/230,218 patent/US6956548B2/en not_active Expired - Lifetime
- 2002-09-04 KR KR10-2002-0053132A patent/KR100497046B1/ko active IP Right Grant
- 2002-09-10 TW TW091120579A patent/TWI275061B/zh not_active IP Right Cessation
- 2002-09-25 CN CNB021433321A patent/CN1215362C/zh not_active Expired - Lifetime
- 2002-09-25 CN CNB2005100810885A patent/CN100417994C/zh not_active Expired - Lifetime
-
2005
- 2005-08-16 US US11/204,108 patent/US7561132B2/en active Active
-
2009
- 2009-06-10 US US12/457,422 patent/US20090251387A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7777857B2 (en) | 2005-03-29 | 2010-08-17 | Lg Display Co., Ltd. | Substrate of display device for packaging driving integrated circuit |
| WO2007129425A1 (ja) * | 2006-05-08 | 2007-11-15 | Sharp Kabushiki Kaisha | 液晶表示装置 |
| US8198722B2 (en) | 2008-10-23 | 2012-06-12 | Samsung Electronics Co., Ltd. | Semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3708467B2 (ja) | 2005-10-19 |
| US6956548B2 (en) | 2005-10-18 |
| KR20030026846A (ko) | 2003-04-03 |
| TWI275061B (en) | 2007-03-01 |
| CN1410965A (zh) | 2003-04-16 |
| US7561132B2 (en) | 2009-07-14 |
| US20050285833A1 (en) | 2005-12-29 |
| CN1215362C (zh) | 2005-08-17 |
| CN1700295A (zh) | 2005-11-23 |
| US20030058205A1 (en) | 2003-03-27 |
| US20090251387A1 (en) | 2009-10-08 |
| KR100497046B1 (ko) | 2005-06-23 |
| CN100417994C (zh) | 2008-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7561132B2 (en) | Display device | |
| KR100497047B1 (ko) | 표시장치 | |
| US8467028B2 (en) | Electro-optical device and electronic apparatus | |
| KR101147990B1 (ko) | 드라이버칩 패드가 형성된 기판 | |
| JP5511802B2 (ja) | ドライバ集積回路チップのパッド配置構造 | |
| CN112201155A (zh) | 显示面板 | |
| JP2004361722A (ja) | 表示装置 | |
| JP2006030368A (ja) | 電気光学装置、実装構造体及び電子機器 | |
| US8164731B2 (en) | Liquid crystal display device | |
| JP2006259691A (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
| JPH09258249A (ja) | 半導体集積回路 | |
| JPH08313925A (ja) | 半導体集積回路 | |
| WO2022252112A1 (zh) | 显示基板及显示装置 | |
| JP2004037956A (ja) | 液晶表示装置及びその駆動回路 | |
| JP4207768B2 (ja) | 電気光学装置並びに電子機器 | |
| JP2008172117A (ja) | 電気光学装置、電気光学装置用基板、半導体素子、及び電子機器 | |
| JP2010108981A (ja) | 半導体装置、電気光学装置及び電子機器 | |
| KR100766895B1 (ko) | 표시 장치 | |
| CN219876761U (zh) | 显示装置 | |
| US11703726B2 (en) | Display device | |
| KR100909420B1 (ko) | 라인-온-글래스 방식의 액정표시패널 | |
| JP2006106132A (ja) | 表示駆動回路および表示装置 | |
| JP2010129732A (ja) | 配線基板、電気光学装置、および電子機器 | |
| JP2002258308A (ja) | 液晶装置及び電子機器 | |
| KR20010109996A (ko) | 테이프 케리어 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050803 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3708467 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |