JP2003051647A

JP2003051647A - セラミック回路基板及びその製造方法

Info

Publication number: JP2003051647A
Application number: JP2001238274A
Authority: JP
Inventors: Toshishige Yamamoto; 利重山本
Original assignee: Sumitomo Metal Industries Ltd
Current assignee: Nippon Steel Corp
Priority date: 2001-08-06
Filing date: 2001-08-06
Publication date: 2003-02-21
Anticipated expiration: 2021-08-06
Also published as: JP4644989B2

Abstract

(57)【要約】【課題】マイクロ波からミリ波帯に及ぶ高周波用のセ
ラミック回路基板であって、導体パターンの設計が容易
であるとともに、高い寸法精度を有するセラミック回路
基板の提供。【解決手段】導体パターン４を構成する金属薄膜をガ
ラスセラミックシート２の焼成時に一体形成し、該ガラ
スセラミックシート２に埋没させず、該ガラスセラミッ
クシート２の表面から突出させて形成する。前記金属薄
膜としては、金、銀、銅又はニッケルのいずれかを用い
ることが望ましい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子等と接
続して電子回路を構成するセラミック回路基板及びその
製造方法に関するものである。

【０００２】

【従来の技術】一般にマイクロ波からミリ波帯に及ぶ高
周波用のセラミック回路基板は、焼結したセラミック基
板の表面に蒸着等により金属薄膜を形成し、該金属薄膜
をフォトリソグラフィー技術により所望の導体パターン
にエッチングすることにより作製する。この方法では、
セラミック基板と導体パターンを構成する金属薄膜との
密着力を高めるため、セラミック基板の表面に、チタン
又はクロム等を下地金属として形成し、その上に前記金
属薄膜を形成する。従って、下地金属についても蒸着し
て、フォトリソグラフィー技術によりエッチングを行う
必要があり、製造工程が複雑になると共に製造コストが
高くなった。

【０００３】図２は特開平１１−２２４９８４号等で提
案されている製造方法により製造されたセラミック回路
基板の断面図である。図２において１２はガラスセラミ
ックシートを示す。このガラスセラミックシート１２の
必要箇所にビアホール１３，１３…を打ち抜き、該ビア
ホール１３，１３…にスクリーン印刷方法により銀等の
金属ペーストを埋め込む。該金属ペーストを埋め込んだ
ガラスセラミックシート１２の表裏面に、パターン化さ
れた金属薄膜である導体パターン１４を熱圧着により形
成する。

【０００４】次に前記導体パターン１４を形成したガラ
スセラミックシート１２の表裏面に、ガラスセラミック
の焼成温度では焼結しないアルミナシートを圧着して積
層体を形成し、該積層体を両面からアルミナ９６％基板
で挟み、該アルミナ９６％基板により前記積層体に荷重
を加えながら焼成処理を行う。上述のようにガラスセラ
ミックシート１２の表裏面に導体パターン１４を形成す
ることにより作製されたセラミック回路基板１１は、必
要箇所にワイヤーボンディング等で半導体素子（図示せ
ず）と接続することにより電子回路を構成する。

【０００５】

【発明が解決しようとする課題】上述の方法では、焼成
処理を行う前にガラスセラミックシート１２に導体パタ
ーン１４を構成する金属薄膜を形成するため、ガラスセ
ラミックシート１２と金属薄膜との密着力が高く、前記
金属薄膜の形成前に下地金属を形成する必要はない。し
かし、熱圧着によりガラスセラミックシート１２の表裏
面に導体パターン１４を形成するため、導体パターン１
４がガラスセラミックシート１２の内部に埋没する。そ
の結果、ガラスセラミックシート１２の厚みは、導体パ
ターン１４のある部分とない部分とで厳密には異なるこ
ととなる。

【０００６】セラミック回路基板１１の表層導体パター
ン１４としては、マイクロストリップライン及びコプレ
ーナラインが一般的であり、データベース及び実験式か
ら容易に設計することが可能である。しかし、これは平
坦な基板上に形成される有限の厚みを有する導体パター
ンの設計方法であるため、上述の製造方法のようにガラ
スセラミックシート１２に埋没して形成される導体パタ
ーン１４の設計には用いることはできない。このため上
述のセラミック回路基板１１では、電気特性の設計が難
しいという欠点があった。一方、導体パターン１４が埋
没することによりガラスセラミックシート１２は変形
し、その状態で両面から荷重を加えながら焼成処理を行
うため、変形が焼成後も残ることになり、セラミック回
路基板の寸法精度が低下するという問題があった。

【０００７】本発明は斯かる事情に鑑みてなされたもの
であり、高周波特性に優れた金属薄膜を用いたセラミッ
ク回路基板において、導体パターンを構成する金属薄膜
を、ガラスセラミックからなる基板の焼成時に一体的に
形成し、前記導体パターンを構成する金属薄膜を埋没さ
せず該基板の表面から突出させて形成することにより、
マイクロストリップライン及びコプレーナラインの設計
データベース及び実験式を用いて容易に設計することが
でき、かつ高い寸法精度を得ることのできるセラミック
回路基板を提供することを目的とする。

【０００８】本発明の他の目的は、低抵抗の金属により
作製した金属薄膜を用いることにより、低抵抗の導体パ
ターンを形成することができ、マイクロ波からミリ波帯
に及ぶ高周波で動作する電子回路の構成にも適したセラ
ミック回路基板を提供することにある。

【０００９】本発明の更に他の目的は、圧延により作製
した金属箔を用いることにより、緻密な導体パターンを
形成することができ、マイクロ波からミリ波帯に及ぶ高
周波で動作する電子回路の構成にも適したセラミック回
路基板を提供することにある。

【００１０】本発明の更に他の目的は、ガラスセラミッ
クの焼成温度では焼結しないセラミックからなるシート
の表面に金属薄膜を埋め込み、該シートの金属薄膜を埋
め込んだ表面を、ガラスセラミックシートに圧着して積
層体を形成し、該積層体に焼成処理を行うことにより、
前記金属薄膜が、前記ガラスセラミックシートに埋没せ
ず、寸法精度の高いセラミック回路基板の製造方法を提
供することにある。

【００１１】本発明の更に他の目的は、前記積層体に荷
重を加えながら焼成処理を行うことにより、回路基板内
部において空洞の生成を防止するセラミック回路基板の
製造方法を提供することにある。

【００１２】

【課題を解決するための手段】第１発明に係るセラミッ
ク回路基板は、ガラスセラミックからなる基板の片面又
は両面に金属薄膜による導体パターンを備えたセラミッ
ク回路基板において、前記金属薄膜による導体パターン
が、前記基板の焼成時に一体的に形成されたものであ
り、前記基板の表面から突出していることを特徴とす
る。

【００１３】第１発明による場合は、導体パターンを構
成する金属薄膜を、ガラスセラミックからなる基板の焼
成時に一体的に形成し、前記基板に埋没させず、該基板
の表面から突出させて形成することにより、導体パター
ンをマイクロストリップライン及びコプレーナラインと
して容易に設計することができる。また前記導体パター
ンを構成する金属薄膜の埋没による基板の変形が生じ
ず、寸法精度の高いセラミック回路基板を実現すること
ができる。

【００１４】第２発明に係るセラミック回路基板は、第
１発明に係るセラミック回路基板において、前記金属薄
膜が、金，銀，銅又はニッケルのいずれかを主成分とす
ることを特徴とする。

【００１５】第２発明による場合は、低抵抗の金属を用
いることにより、伝送効率が良い導体パターンを形成す
ることができ、マイクロ波からミリ波帯に及ぶ高周波で
動作する電子回路の構成に適したセラミック回路基板を
実現することができる。

【００１６】第３発明に係るセラミック回路基板は、第
１又は第２発明に係るセラミック回路基板において、前
記金属薄膜が、圧延により作製された金属箔であること
を特徴とする。

【００１７】第３発明による場合は、圧延により作製し
た金属薄膜を用いることにより、蒸着又はスパッタリン
グで形成する場合に比べ安価で、空洞がなく緻密な導体
パターンを形成することができ、伝送効率が良く、マイ
クロ波からミリ波帯に及ぶ高周波で動作する電子回路の
構成に適したセラミック回路基板を実現することができ
る。

【００１８】第４発明に係るセラミック回路基板の製造
方法は、ガラスセラミックからなるシートを形成する第
１工程と、前記シートの焼成温度では焼結しないセラミ
ックからなるシートの表面に金属薄膜を埋め込む第２工
程と、第１工程で形成されたシートの片面又は両面に、
第２工程で金属薄膜を埋め込まれたシートの前記表面を
圧着して積層体を形成し、該積層体に焼成処理を行う第
３工程とを備えることを特徴とする。

【００１９】第４発明による場合は、導体パターンは、
焼成処理時にガラスセラミックの焼成温度では焼結しな
いセラミックからなるシートに埋没し、ガラスセラミッ
クシートには埋没しない。従って、焼成処理後に焼結し
なかったセラミックを取り除くと、前記導体パターンを
構成する金属薄膜が、前記ガラスセラミックシートの表
面から突出して形成されるため、前記ガラスセラミック
シートは変形しない。これにより、導体パターンの設計
が容易になるとともに、寸法精度の高いセラミック回路
基板を実現することができる。

【００２０】第５発明に係るセラミック回路基板の製造
方法は、第４発明に係るセラミック回路基板の製造方法
において、第３工程の焼成処理は、前記積層体に、両面
から荷重を加えながら行うことを特徴とする。

【００２１】第５発明による場合は、積層体の両面から
荷重を加えることにより、焼成処理時のガラスセラミッ
ク、特にビアホール周辺に生成しやすい空洞の生成を防
止することができ、信頼性の高いセラミック回路基板を
得ることができる。

【００２２】

【発明の実施の形態】以下本発明をその実施の形態を示
す図面に基づいて詳述する。図１は本発明に係るセラミ
ック回路基板の製造過程の説明図である。図１において
２はガラスセラミックシートを示し、このガラスセラミ
ックシート２は、以下のように作製される。ＣａＯ−Ｓ
ｉＯ₂−Ａｌ₂Ｏ₃−Ｂ₂Ｏ₃系ガラス粉末６０ｗｔ％
とＡｌ₂Ｏ ₃粉末４０ｗｔ％との混合粉末に、キシレ
ン、トルエン及び１−ブタノールからなる有機溶剤、ア
ジピン酸・ジ・２・エチルヘキシルからなる可塑剤及び
ポリビニルブチラールからなる有機バインダを加え、ボ
ールミルで混合しスラリーを作製する。得られたスラリ
ーを真空中で脱泡処理した後、ドクターブレード法を用
い有機フィルム上に厚さが５００μｍのシートを形成
し、４０〜６０℃で十分乾燥させる。その後、適当な大
きさに切り分けガラスセラミックシート２とする。上述
のように作製したガラスセラミックシート２の必要箇所
にビアホール３を打ち抜き、該ビアホール３に、銀粉末
とテルピネオールからなる溶剤とセルロース系の有機バ
インダとからなる導体ペーストを、スクリーン印刷法に
より埋め込む。

【００２３】図中５はアルミナシートを示し、このアル
ミナシート５は、ガラスセラミックの焼成温度では焼結
しないセラミックであるアルミナ粉末と、ポリビニルブ
チラールからなる有機バインダと、アジピン酸・ジ・２
・エチルヘキシルからなる可塑剤と、トルエン、キシレ
ン及び１−ブタノールを混合した混合液とを混合したス
ラリーを、ドクターブレード法で有機フィルム上に厚さ
が３００μｍでシート成形することにより作製される。
アルミナシート５は１００μｍより薄い場合は、焼成処
理中にガラスセラミックを拘束する効果が薄れ、１００
０μｍより厚い場合、脱バインダ性が悪化するため、適
当な厚みを選択する必要がある。

【００２４】次に圧延により１５μｍ程度の厚みに作製
された銀箔を粘着性を有する有機フィルム（図示せず）
に貼り付け、フォトリソグラフィー技術を用いて前記銀
箔をエッチングし、所望の導体パターン４に形成する。
前記有機フィルムの導体パターン４が貼付してある表面
と前記アルミナシート５の表面とを、６０℃で１７ｋｇ
ｆ／ｃｍ²の条件で熱圧着することにより、前記導体パ
ターン４をアルミナシート５に埋め込み、その後有機フ
ィルムを剥離する。尚、導体パターン４をアルミナシー
ト５に埋め込む際に、導体パターン４が変形しないよう
に、アルミナシート５は十分な変形能を有することが望
ましい。アルミナシート５は、ガラスセラミックシート
２の焼成処理後に取り除かれるものであるため変形して
も差し支えない。また有機バインダ及び可塑剤の種類及
び量を調整すること等により、アルミナシート５の変形
能を調整することができる。

【００２５】図１（ａ）に示すように、上述のように作
製した２枚のアルミナシート５，５の夫々導体パターン
４が埋め込まれた面（導体パターン４が貼付された有機
フィルムを熱圧着した面）を、ガラスセラミックシート
２の表裏面の夫々に向き合うように配置し、所定位置で
正確に重ね合わせ、８０℃で８０ｋｇｆ／ｃｍ²の条件
で荷重を加えることにより、図１（ｂ）に示すような積
層体６を形成する。積層体６を両面から多孔質のアルミ
ナ９２％基板（図示せず）により挟み、７ｋｇｆ／ｃｍ
²の荷重を加えながら９００℃で２時間焼成処理を行
い、焼成処理後に、焼結しなかったアルミナを除去す
る。

【００２６】上述のように焼成処理中に積層体６に荷重
が加えられた場合でも、アルミナシート５が十分な変形
能を有しているため、導体パターン４は、ガラスセラミ
ックシート２には埋没せず、アルミナシート５に埋没す
る。従って、焼結しなかったアルミナを除去すると、図
１（ｃ）に示すように、導体パターン４を構成する銀箔
が、ガラスセラミックシート２の表裏面から突出して形
成される。上述のようにガラスセラミックシート２の表
裏面に導体パターン４を形成することにより作製された
セラミック回路基板１は、必要箇所にワイヤーボンディ
ング等で半導体素子と接続することにより電子回路を構
成する。

【００２７】本実施の形態では、ガラスセラミックの焼
成温度で焼結しないセラミックとしてアルミナを用いて
いるが、これに限定されるものではない。また、圧延に
より作製した銀箔により導体パターンを形成している
が、金，銅又はニッケルを用いても同様の効果が得ら
れ、メッキ等により形成した金属薄膜により導体パター
ンを形成するようにしてもよい。また、セラミック回路
基板１は単層構造としているが、セラミック回路基板１
を複数枚積層することにより多層構造としてもよい。こ
の場合、内層に形成される導体パターンとしては、金属
薄膜による導体パターンの他、金属粉末、バインダ及び
ビヒクルからなる導体ペーストを用いて形成されたもの
でもよい。

【００２８】従来技術及び本発明に係る製造方法により
試験用のセラミック回路基板を作製し、夫々のセラミッ
ク回路基板の厚み及び特性インピーダンスの測定を行っ
た。セラミック回路基板は夫々、厚みが５００μｍのガ
ラスセラミックシートに、１５μｍの厚みを有する銀箔
により導体パターンを形成することにより作製した。

【００２９】

【表１】

【００３０】表１は、作製されたセラミック回路基板に
おいて、導体パターンが埋没していない部分での基板の
厚み、導体パターンが埋没している部分での基板の厚
み、基板の平面方向における寸法のばらつき及び特性イ
ンピーダンスの測定結果をまとめた表である。表中のサ
ンプル１は本発明に係る製造方法により製造されたセラ
ミック回路基板であり、サンプル２は従来技術に係る製
造方法により製造されたセラミック回路基板である。基
板の厚みは、断面をＳＥＭ（Scanning Electron Micros
cope）観察により測長し、基板の平面方向における寸法
のばらつきは、ビアホール間の２０箇所を光学顕微鏡で
測長し、そのばらつきから求め、特性インピーダンスは
形成した導体パターン中のコプレーナ線路の特性インピ
ーダンスをネットワークアナライザにより測定した。
尚、夫々のセラミック回路基板は、コプレーナ線路の特
性インピーダンスが５０Ωとなるように設計してある。

【００３１】本発明に係るセラミック回路基板であるサ
ンプル１は、導体パターンの有無にかかわらず基板の厚
みが略一定であり、導体パターンが基板表面から突出し
て形成されていることが分かる。また、従来技術に係る
セラミック回路基板であるサンプル２に比べ、基板の平
面方向における寸法のばらつきが少なく、インピーダン
スの値も略所定の設計通りとなっている。

【００３２】次に、上述と同様に作製された２５０μｍ
の厚みを有するガラスセラミックシートを５枚積層して
積層体を形成し、導体パターンが埋め込まれたアルミナ
シートを配置し、該積層体に荷重を加えながら焼成処理
を行った多層基板と、同様に積層体を形成し、荷重を加
えずに焼成処理を行った多層基板とを比較する。荷重を
加えながら焼成処理を行った多層基板及び荷重を加えず
に焼成処理を行った多層基板は共に、厚みが７５０μｍ
程度、厚みのばらつきが±０．０６％程度であった。し
かし、ビアホールの近傍に形成された空洞の状態に差が
現れた。

【００３３】

【表２】

【００３４】表２は、作製された多層基板において、近
傍に空洞が形成されたビアホールの数及び近傍に空洞が
形成されなかったビアホールの数の測定結果をまとめた
表である。表中のサンプル３は積層体に荷重を加えなが
ら焼成処理を行った多層基板であり、サンプル４は積層
体に荷重を加えずに焼成処理を行った多層基板である。
また夫々の多層基板において５０個のビアホールについ
て測定した。

【００３５】荷重を加えながら焼成処理を行った多層基
板であるサンプル３は、ビアホールの近傍に空洞が形成
されず、荷重を加えずに焼成処理を行った多層基板であ
るサンプル４は、近傍に空洞が形成されたビアホールが
４個測定された。従って、特に多層構造のような厚みの
厚い回路基板の焼成処理は、積層体に荷重を加えながら
行うことが望ましい。

【００３６】

【発明の効果】第１発明による場合は、導体パターンを
構成する金属薄膜を、ガラスセラミックからなる基板の
焼成時に一体的に形成し、前記基板に埋没させず、該基
板の表面から突出させて形成することにより、導体パタ
ーンをマイクロストリップライン又はコプレーナライン
として容易に設計することができる。また前記導体パタ
ーンを構成する金属薄膜の埋没による基板の変形が生じ
ず、寸法精度の高いセラミック回路基板を実現すること
ができる。

【００３７】第２発明による場合は、低抵抗の金属を用
いることにより、伝送効率が良い導体パターンを形成す
ることができ、マイクロ波からミリ波帯に及ぶ高周波で
動作する電子回路の構成に適したセラミック回路基板を
実現することができる。

【００３８】第３発明による場合は、圧延により作製し
た金属薄膜を用いることにより、蒸着又はスパッタリン
グで形成する場合に比べ安価で、空洞がなく緻密な導体
パターンを形成することができ、伝送効率が良く、マイ
クロ波からミリ波帯に及ぶ高周波で動作する電子回路の
構成に適したセラミック回路基板を実現することができ
る。

【００３９】第４発明による場合は、導体パターンは、
焼成処理時にガラスセラミックの焼成温度では焼結しな
いセラミックからなるシートに埋没し、ガラスセラミッ
クシートには埋没しない。従って、焼成処理後に焼結し
なかったセラミックを取り除くと、前記導体パターンを
構成する金属薄膜が、前記ガラスセラミックシートの表
面から突出して形成されるため、前記ガラスセラミック
シートは変形しない。これにより、導体パターンの設計
が容易となるとともに、寸法精度の高いセラミック回路
基板を実現することができる。

【００４０】第５発明による場合は、積層体の両面から
荷重を加えることにより、焼成処理時のガラスセラミッ
ク、特にビアホール周辺に生成しやすい空洞の生成を防
止することができ、信頼性の高いセラミック回路基板を
実現することができる。

【図面の簡単な説明】

【図１】本発明に係るセラミック回路基板の製造過程の
説明図である。

【図２】従来のセラミック回路基板の断面図である。

【符号の説明】

１セラミック回路基板２ガラスセラミックシート３ビアホール４導体パターン５アルミナシート６積層体

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5E338 AA01 AA02 AA18 CC01 CD01 CD11 EE11 EE21 EE32 5E343 AA02 AA24 AA39 BB06 BB15 BB23 BB24 BB25 BB44 BB66 DD54 DD56 DD62 ER35 ER39 ER47 ER52 GG06 GG08 GG13

Claims

【特許請求の範囲】

【請求項１】ガラスセラミックからなる基板の片面又
は両面に金属薄膜による導体パターンを備えたセラミッ
ク回路基板において、前記金属薄膜による導体パターン
が、前記基板の焼成時に一体的に形成されたものであ
り、前記基板の表面から突出していることを特徴とする
セラミック回路基板。
【請求項２】前記金属薄膜が、金，銀，銅又はニッケ
ルのいずれかを主成分とすることを特徴とする請求項１
に記載のセラミック回路基板。
【請求項３】前記金属薄膜が、圧延により作製された
金属箔であることを特徴とする請求項１又は２に記載の
セラミック回路基板。
【請求項４】ガラスセラミックからなるシートを形成
する第１工程と、前記シートの焼成温度では焼結しない
セラミックからなるシートの表面に金属薄膜を埋め込む
第２工程と、第１工程で形成されたシートの片面又は両
面に、第２工程で金属薄膜を埋め込まれたシートの前記
表面を圧着して積層体を形成し、該積層体に焼成処理を
行う第３工程とを備えることを特徴とするセラミック回
路基板の製造方法。
【請求項５】第３工程の焼成処理は、前記積層体に、
両面から荷重を加えながら行うことを特徴とする請求項
４に記載のセラミック回路基板の製造方法。