JP2002084066A - 多層セラミック基板およびその製造方法ならびに電子装置 - Google Patents
多層セラミック基板およびその製造方法ならびに電子装置Info
- Publication number
- JP2002084066A JP2002084066A JP2000271322A JP2000271322A JP2002084066A JP 2002084066 A JP2002084066 A JP 2002084066A JP 2000271322 A JP2000271322 A JP 2000271322A JP 2000271322 A JP2000271322 A JP 2000271322A JP 2002084066 A JP2002084066 A JP 2002084066A
- Authority
- JP
- Japan
- Prior art keywords
- green layer
- laminate
- green
- temperature
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
- C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
- C04B2235/656—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
- C04B2235/6567—Treatment time
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/32—Ceramic
- C04B2237/34—Oxidic
- C04B2237/341—Silica or silicates
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/32—Ceramic
- C04B2237/34—Oxidic
- C04B2237/343—Alumina or aluminates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 多層セラミック基板をいわゆる無収縮プロセ
スに基づいて製造する際、焼成工程において、基体用グ
リーン層が拘束用グリーン層によって拘束されるため、
基体用グリーン層に含まれるガラス成分の流動性が阻害
され、基体用グリーン層から得られるセラミック層にお
いて十分な緻密化状態を達成できないことがある。 【解決手段】 基体用グリーン層１４に含まれるバイン
ダを除去する脱バインダ工程から基体用グリーン層１４
に含まれる低温焼結セラミック材料の焼結状態を得るた
めの焼結工程までの昇温速度を、１分あたり２０℃より
大きくすることにより、基体用グリーン層１４に含まれ
るガラス成分をより早く流動状態にし、基体用グリーン
層１４に含まれるセラミック粉末の緻密化をより早い時
期に開始させ、焼結の最終段階に至るまでの間にセラミ
ック粉末を十分に緻密化させる。
スに基づいて製造する際、焼成工程において、基体用グ
リーン層が拘束用グリーン層によって拘束されるため、
基体用グリーン層に含まれるガラス成分の流動性が阻害
され、基体用グリーン層から得られるセラミック層にお
いて十分な緻密化状態を達成できないことがある。 【解決手段】 基体用グリーン層１４に含まれるバイン
ダを除去する脱バインダ工程から基体用グリーン層１４
に含まれる低温焼結セラミック材料の焼結状態を得るた
めの焼結工程までの昇温速度を、１分あたり２０℃より
大きくすることにより、基体用グリーン層１４に含まれ
るガラス成分をより早く流動状態にし、基体用グリーン
層１４に含まれるセラミック粉末の緻密化をより早い時
期に開始させ、焼結の最終段階に至るまでの間にセラミ
ック粉末を十分に緻密化させる。
Description
【０００１】
【発明の属する技術分野】この発明は、多層セラミック
基板およびその製造方法、ならびにこのような多層セラ
ミック基板を備える電子装置に関するもので、特に、い
わゆる無収縮プロセスによって製造される多層セラミッ
ク基板の緻密化を図るための改良に関するものである。
基板およびその製造方法、ならびにこのような多層セラ
ミック基板を備える電子装置に関するもので、特に、い
わゆる無収縮プロセスによって製造される多層セラミッ
ク基板の緻密化を図るための改良に関するものである。
【０００２】
【従来の技術】多層セラミック基板は、複数の積層され
たセラミック層を備えている。このような多層セラミッ
ク基板には、種々の形態の配線導体が設けられている。
配線導体としては、たとえば、多層セラミック基板の内
部において、セラミック層間の特定の界面に沿って延び
る内部導体膜が形成されたり、特定のセラミック層を貫
通するように延びるビアホール導体が形成されたり、ま
た、多層セラミック基板の外表面上において延びる外部
導体膜が形成されたりしている。
たセラミック層を備えている。このような多層セラミッ
ク基板には、種々の形態の配線導体が設けられている。
配線導体としては、たとえば、多層セラミック基板の内
部において、セラミック層間の特定の界面に沿って延び
る内部導体膜が形成されたり、特定のセラミック層を貫
通するように延びるビアホール導体が形成されたり、ま
た、多層セラミック基板の外表面上において延びる外部
導体膜が形成されたりしている。
【０００３】多層セラミック基板は、半導体チップ部品
やその他のチップ部品等を搭載し、これらの電子部品を
相互に配線するために用いられている。上述した配線導
体は、この相互配線のための電気的経路を与えている。
やその他のチップ部品等を搭載し、これらの電子部品を
相互に配線するために用いられている。上述した配線導
体は、この相互配線のための電気的経路を与えている。
【０００４】また、多層セラミック基板には、たとえば
コンデンサ素子やインダクタ素子のような受動部品が内
蔵されることがある。この場合には、上述した配線導体
としての内部導体膜やビアホール導体の一部によって、
これらの受動部品が与えられる。
コンデンサ素子やインダクタ素子のような受動部品が内
蔵されることがある。この場合には、上述した配線導体
としての内部導体膜やビアホール導体の一部によって、
これらの受動部品が与えられる。
【０００５】多層セラミック基板は、たとえば、移動体
通信端末機器の分野において、ＬＣＲ複合化高周波部品
として用いられたり、コンピュータの分野において、半
導体ＩＣチップのような能動素子とコンデンサやインダ
クタや抵抗のような受動素子とを複合化した部品とし
て、あるいは単なる半導体ＩＣパッケージとして用いら
れたりしている。
通信端末機器の分野において、ＬＣＲ複合化高周波部品
として用いられたり、コンピュータの分野において、半
導体ＩＣチップのような能動素子とコンデンサやインダ
クタや抵抗のような受動素子とを複合化した部品とし
て、あるいは単なる半導体ＩＣパッケージとして用いら
れたりしている。
【０００６】より具体的には、多層セラミック基板は、
ＰＡモジュール基板、ＲＦダイオードスイッチ、フィル
タ、チップアンテナ、各種パッケージ部品、複合デバイ
ス等の種々の電子部品を構成するために広く用いられて
いる。
ＰＡモジュール基板、ＲＦダイオードスイッチ、フィル
タ、チップアンテナ、各種パッケージ部品、複合デバイ
ス等の種々の電子部品を構成するために広く用いられて
いる。
【０００７】多層セラミック基板をより多機能化、高密
度化、高性能化するためには、上述したような配線導体
を高密度に配置することが有効である。
度化、高性能化するためには、上述したような配線導体
を高密度に配置することが有効である。
【０００８】しかしながら、多層セラミック基板を得る
ためには、必ず、焼成工程を経なければならないが、こ
のような焼成工程においては、セラミックの焼結による
収縮が生じ、この収縮は多層セラミック基板全体におい
て均一に生じにくく、そのため、配線導体において不所
望な変形や歪みがもたらされることがある。このような
配線導体において生じる変形や歪みは、上述のような配
線導体の高密度化を阻害してしまう。
ためには、必ず、焼成工程を経なければならないが、こ
のような焼成工程においては、セラミックの焼結による
収縮が生じ、この収縮は多層セラミック基板全体におい
て均一に生じにくく、そのため、配線導体において不所
望な変形や歪みがもたらされることがある。このような
配線導体において生じる変形や歪みは、上述のような配
線導体の高密度化を阻害してしまう。
【０００９】そこで、多層セラミック基板を製造するに
あたって、焼成工程において多層セラミック基板の主面
方向での収縮を実質的に生じさせないようにすることが
できる、いわゆる無収縮プロセスを適用することが提案
されている。
あたって、焼成工程において多層セラミック基板の主面
方向での収縮を実質的に生じさせないようにすることが
できる、いわゆる無収縮プロセスを適用することが提案
されている。
【００１０】無収縮プロセスによる多層セラミック基板
の製造方法においては、たとえば１０００℃以下の温度
で焼結可能な低温焼結セラミック材料が用意されるとと
もに、上述の低温焼結セラミック材料の焼結温度では焼
結しない、収縮抑制用として機能する無機材料粉末が用
意される。そして、焼成することによって目的とする多
層セラミック基板となる生の積層体を作製するにあたっ
ては、低温焼結セラミック材料を含み、かつ積層され
た、複数の基体用グリーン層の特定のものの主面に接す
るように、無機材料粉末を含む拘束用グリーン層が配置
され、また、基体用グリーン層に関連して、配線導体が
設けられる。
の製造方法においては、たとえば１０００℃以下の温度
で焼結可能な低温焼結セラミック材料が用意されるとと
もに、上述の低温焼結セラミック材料の焼結温度では焼
結しない、収縮抑制用として機能する無機材料粉末が用
意される。そして、焼成することによって目的とする多
層セラミック基板となる生の積層体を作製するにあたっ
ては、低温焼結セラミック材料を含み、かつ積層され
た、複数の基体用グリーン層の特定のものの主面に接す
るように、無機材料粉末を含む拘束用グリーン層が配置
され、また、基体用グリーン層に関連して、配線導体が
設けられる。
【００１１】上述のようにして得られた生の積層体は、
次いで、焼成される。この焼成工程において、拘束用グ
リーン層に含まれる無機材料は実質的に焼結しないた
め、拘束用グリーン層においては、収縮が実質的に生じ
ない。このようなことから、拘束用グリーン層が基体用
グリーン層を拘束し、それによって、基体用グリーン層
は、厚み方向にのみ実質的に収縮するが、主面方向での
収縮が抑制される。その結果、生の積層体を焼成して得
られた多層セラミック基板において不均一な変形がもた
らされにくくなり、そのため、配線導体において不所望
な変形や歪みがもたらされにくくすることができ、配線
導体の高密度化を可能にする。
次いで、焼成される。この焼成工程において、拘束用グ
リーン層に含まれる無機材料は実質的に焼結しないた
め、拘束用グリーン層においては、収縮が実質的に生じ
ない。このようなことから、拘束用グリーン層が基体用
グリーン層を拘束し、それによって、基体用グリーン層
は、厚み方向にのみ実質的に収縮するが、主面方向での
収縮が抑制される。その結果、生の積層体を焼成して得
られた多層セラミック基板において不均一な変形がもた
らされにくくなり、そのため、配線導体において不所望
な変形や歪みがもたらされにくくすることができ、配線
導体の高密度化を可能にする。
【００１２】
【発明が解決しようとする課題】基体用グリーン層は、
上述した低温焼結セラミック材料およびバインダを含
み、低温焼結セラミック材料は、セラミック粉末とガラ
ス成分とを含有している。なお、低温焼結セラミック材
料に含有されるガラス成分は、当初からガラス粉末とし
て含有される場合と、焼成工程においてガラス質を析出
する場合とがある。また、このようなガラス成分は、焼
成工程の少なくとも最終段階において、結晶質を析出さ
せ、それによって結晶化するものがある。
上述した低温焼結セラミック材料およびバインダを含
み、低温焼結セラミック材料は、セラミック粉末とガラ
ス成分とを含有している。なお、低温焼結セラミック材
料に含有されるガラス成分は、当初からガラス粉末とし
て含有される場合と、焼成工程においてガラス質を析出
する場合とがある。また、このようなガラス成分は、焼
成工程の少なくとも最終段階において、結晶質を析出さ
せ、それによって結晶化するものがある。
【００１３】いずれにしても、基体用グリーン層を焼成
して得られるセラミック層において緻密な状態が得られ
なければならない。そのためには、基体用グリーン層に
含まれるセラミック粉末を緻密化させなければならず、
このようなセラミック粉末の緻密化にとって、ガラス成
分の流動性が焼成工程において確保されていることが重
要である。
して得られるセラミック層において緻密な状態が得られ
なければならない。そのためには、基体用グリーン層に
含まれるセラミック粉末を緻密化させなければならず、
このようなセラミック粉末の緻密化にとって、ガラス成
分の流動性が焼成工程において確保されていることが重
要である。
【００１４】しかしながら、前述したように、基体用グ
リ−ン層は、厚み方向にしか実質的に収縮しないよう
に、拘束用グリーン層によって拘束されているので、焼
成工程において、ガラス成分の流動性が阻害される傾向
にある。それだけに、ガラス成分の流動性が確保されて
いることが重要となってくる。
リ−ン層は、厚み方向にしか実質的に収縮しないよう
に、拘束用グリーン層によって拘束されているので、焼
成工程において、ガラス成分の流動性が阻害される傾向
にある。それだけに、ガラス成分の流動性が確保されて
いることが重要となってくる。
【００１５】また、前述したように、低温焼結セラミッ
ク材料に含有されるガラス成分が、焼成工程の少なくと
も最終段階において、結晶質を析出するものである場
合、このような結晶質が析出されるに従って、ガラス成
分の粘度が上昇し、その結果、ガラス成分の流動性が失
われていく。そのため、セラミック粉末の緻密化が進み
にくい状態となってしまう。
ク材料に含有されるガラス成分が、焼成工程の少なくと
も最終段階において、結晶質を析出するものである場
合、このような結晶質が析出されるに従って、ガラス成
分の粘度が上昇し、その結果、ガラス成分の流動性が失
われていく。そのため、セラミック粉末の緻密化が進み
にくい状態となってしまう。
【００１６】そこで、この発明の目的は、いわゆる無収
縮プロセスによって製造される多層セラミック基板にお
いて、緻密なセラミック層を与えることができる、多層
セラミック基板の製造方法、この製造方法によって得ら
れた多層セラミック基板、ならびに多層セラミック基板
を備える電子装置を提供しようとすることである。
縮プロセスによって製造される多層セラミック基板にお
いて、緻密なセラミック層を与えることができる、多層
セラミック基板の製造方法、この製造方法によって得ら
れた多層セラミック基板、ならびに多層セラミック基板
を備える電子装置を提供しようとすることである。
【００１７】
【課題を解決するための手段】この発明は、セラミック
粉末とガラス成分とを含有する低温焼結セラミック材料
およびバインダを含む、かつ積層された、複数の基体用
グリーン層と、基体用グリーン層の特定のものの主面に
接するように配置され、かつ低温焼結セラミック材料の
焼結温度では焼結しない無機材料粉末を含む、拘束用グ
リーン層と、基体用グリーン層に関連して設けられる、
配線導体とを備える、生の積層体を作製する、積層体作
製工程と、生の積層体を、低温焼結セラミック材料が焼
結する温度条件下で焼成する、焼成工程とを備え、この
焼成工程が、基体用グリーン層に含まれるバインダを除
去する脱バインダ工程と、次いで、基体用グリーン層に
おいて、ガラス成分を流動させながらセラミック粉末を
緻密化させた、低温焼結セラミック材料の焼結状態を得
るための焼結工程とを備える、多層セラミック基板の製
造方法にまず向けられるものであって、上述した技術的
課題を解決するため、脱バインダ工程から焼結工程まで
の昇温速度を、１分あたり２０℃より大きくすることを
特徴としている。
粉末とガラス成分とを含有する低温焼結セラミック材料
およびバインダを含む、かつ積層された、複数の基体用
グリーン層と、基体用グリーン層の特定のものの主面に
接するように配置され、かつ低温焼結セラミック材料の
焼結温度では焼結しない無機材料粉末を含む、拘束用グ
リーン層と、基体用グリーン層に関連して設けられる、
配線導体とを備える、生の積層体を作製する、積層体作
製工程と、生の積層体を、低温焼結セラミック材料が焼
結する温度条件下で焼成する、焼成工程とを備え、この
焼成工程が、基体用グリーン層に含まれるバインダを除
去する脱バインダ工程と、次いで、基体用グリーン層に
おいて、ガラス成分を流動させながらセラミック粉末を
緻密化させた、低温焼結セラミック材料の焼結状態を得
るための焼結工程とを備える、多層セラミック基板の製
造方法にまず向けられるものであって、上述した技術的
課題を解決するため、脱バインダ工程から焼結工程まで
の昇温速度を、１分あたり２０℃より大きくすることを
特徴としている。
【００１８】この発明に係る多層セラミック基板の製造
方法は、他の局面から見たとき、次のように規定するこ
ともできる。
方法は、他の局面から見たとき、次のように規定するこ
ともできる。
【００１９】すなわち、この他の局面では、低温焼結セ
ラミック材料に含有されるガラス成分が結晶質を析出さ
せ得るものであり、焼結工程において、セラミック粉末
を緻密化させた後に、ガラス成分が結晶質を析出するよ
うに、昇温速度が制御されることを特徴としている。
ラミック材料に含有されるガラス成分が結晶質を析出さ
せ得るものであり、焼結工程において、セラミック粉末
を緻密化させた後に、ガラス成分が結晶質を析出するよ
うに、昇温速度が制御されることを特徴としている。
【００２０】前述した積層体作製工程において作製され
る生の積層体に備える拘束用グリーン層として、積層体
の積層方向における両端に位置するように配置されるも
のがある場合には、焼成工程の後、この積層体の積層方
向における両端に位置するように配置された拘束用グリ
ーン層は除去されてもよい。
る生の積層体に備える拘束用グリーン層として、積層体
の積層方向における両端に位置するように配置されるも
のがある場合には、焼成工程の後、この積層体の積層方
向における両端に位置するように配置された拘束用グリ
ーン層は除去されてもよい。
【００２１】また、この発明に係る多層セラミック基板
の製造方法は、焼成工程の後、積層体の外表面上に搭載
されるべき電子部品を実装する工程をさらに備えていて
もよい。
の製造方法は、焼成工程の後、積層体の外表面上に搭載
されるべき電子部品を実装する工程をさらに備えていて
もよい。
【００２２】この発明は、また、上述したような製造方
法によって得られた多層セラミック基板にも向けられ
る。
法によって得られた多層セラミック基板にも向けられ
る。
【００２３】さらに、この発明は、上述の多層セラミッ
ク基板と、この多層セラミックを実装するマザーボード
とを備える、電子装置にも向けられる。
ク基板と、この多層セラミックを実装するマザーボード
とを備える、電子装置にも向けられる。
【００２４】
【発明の実施の形態】図１は、この発明の一実施形態に
よる多層セラミック基板１を図解的に示す断面図であ
る。図示した多層セラミック基板１は、セラミック多層
モジュールを構成するものである。
よる多層セラミック基板１を図解的に示す断面図であ
る。図示した多層セラミック基板１は、セラミック多層
モジュールを構成するものである。
【００２５】多層セラミック基板１は、積層された複数
のセラミック層２をもって構成される積層体３を備えて
いる。この積層体３において、セラミック層２に関連し
て種々の配線導体が設けられている。
のセラミック層２をもって構成される積層体３を備えて
いる。この積層体３において、セラミック層２に関連し
て種々の配線導体が設けられている。
【００２６】上述した配線導体としては、積層体３の積
層方向における端面上に形成されるいくつかの外部導体
膜４および５、セラミック層２の間の界面に沿って形成
されるいくつかの内部導体膜６、ならびにセラミック層
２の特定のものを貫通するように形成されるいくつかの
ビアホール導体７等がある。
層方向における端面上に形成されるいくつかの外部導体
膜４および５、セラミック層２の間の界面に沿って形成
されるいくつかの内部導体膜６、ならびにセラミック層
２の特定のものを貫通するように形成されるいくつかの
ビアホール導体７等がある。
【００２７】上述した外部導体膜４は、積層体３の外表
面上に搭載されるべき電子部品８および９への接続のた
めに用いられる。図１では、たとえば半導体デバイスの
ように、バンプ電極１０を備える電子部品８、およびた
とえばチップコンデンサのように面状の端子電極１１を
備える電子部品９が図示されている。
面上に搭載されるべき電子部品８および９への接続のた
めに用いられる。図１では、たとえば半導体デバイスの
ように、バンプ電極１０を備える電子部品８、およびた
とえばチップコンデンサのように面状の端子電極１１を
備える電子部品９が図示されている。
【００２８】電子部品８は、バンプ電極１０に対して半
田リフロー工程を適用したり超音波付与工程や熱圧着工
程を適用したりすることによって、バンプ電極１０を介
して外部導体膜４に接合される。他方、電子部品９は、
外部導体膜４に対して端子電極１１を面対向させた状態
で、端子電極１１をたとえば半田または導電性接着剤を
用いて外部導体膜４に接合することによって、積層体３
上に搭載された状態とされる。
田リフロー工程を適用したり超音波付与工程や熱圧着工
程を適用したりすることによって、バンプ電極１０を介
して外部導体膜４に接合される。他方、電子部品９は、
外部導体膜４に対して端子電極１１を面対向させた状態
で、端子電極１１をたとえば半田または導電性接着剤を
用いて外部導体膜４に接合することによって、積層体３
上に搭載された状態とされる。
【００２９】また、外部導体膜５は、図１において想像
線で示すように、この多層セラミック基板１を実装する
マザーボード１２への接続のために用いられる。すなわ
ち、多層セラミック基板１は、外部導体膜５を介して電
気的に接続された状態で、マザーボード１２上に実装さ
れ、所望の電子装置を構成する。
線で示すように、この多層セラミック基板１を実装する
マザーボード１２への接続のために用いられる。すなわ
ち、多層セラミック基板１は、外部導体膜５を介して電
気的に接続された状態で、マザーボード１２上に実装さ
れ、所望の電子装置を構成する。
【００３０】図１に示した多層セラミック基板１に備え
る積層体３は、図２に示すような生の積層体１３を焼成
することによって得られるものである。
る積層体３は、図２に示すような生の積層体１３を焼成
することによって得られるものである。
【００３１】生の積層体１３は、前述したセラミック層
２となるべき積層された複数の基体用グリーン層１４を
備えている。基体用グリーン層１４は、セラミック粉末
とガラス成分とを含有する低温焼結セラミック材料およ
びバインダを含んでいる。
２となるべき積層された複数の基体用グリーン層１４を
備えている。基体用グリーン層１４は、セラミック粉末
とガラス成分とを含有する低温焼結セラミック材料およ
びバインダを含んでいる。
【００３２】セラミック粉末としては、たとえばアルミ
ナ粉末が用いられる。また、低温焼結セラミック材料に
含有されるガラス成分は、当初からガラス粉末として含
有されていても、焼成工程においてガラス質を析出する
ものであってもよい。
ナ粉末が用いられる。また、低温焼結セラミック材料に
含有されるガラス成分は、当初からガラス粉末として含
有されていても、焼成工程においてガラス質を析出する
ものであってもよい。
【００３３】また、このようなガラス成分は、焼成工程
の少なくとも最終段階において、結晶質を析出させ、そ
れによって結晶化するものであってもよい。低温焼結セ
ラミック材料に含有されるガラス成分として、たとえ
ば、フォルステライト、アケルマナイトまたはディオプ
サイトといった誘電損失の小さい結晶質を析出させ得る
ホウケイ酸系のガラス粉末を有利に用いることができ
る。
の少なくとも最終段階において、結晶質を析出させ、そ
れによって結晶化するものであってもよい。低温焼結セ
ラミック材料に含有されるガラス成分として、たとえ
ば、フォルステライト、アケルマナイトまたはディオプ
サイトといった誘電損失の小さい結晶質を析出させ得る
ホウケイ酸系のガラス粉末を有利に用いることができ
る。
【００３４】生の積層体１３は、また、基体用グリーン
層１４の特定のものの主面に接するように配置される拘
束用グリーン層１５を備えている。拘束用グリーン層１
５は、上述した低温焼結セラミック材料の焼結温度では
焼結しない無機材料粉末を含む。この無機材料粉末とし
ては、たとえば、アルミナ粉末を有利に用いることがで
きる。なお、この実施形態では、拘束用グリーン層１５
は、生の積層体１３の積層方向における両端に位置する
ように配置される。
層１４の特定のものの主面に接するように配置される拘
束用グリーン層１５を備えている。拘束用グリーン層１
５は、上述した低温焼結セラミック材料の焼結温度では
焼結しない無機材料粉末を含む。この無機材料粉末とし
ては、たとえば、アルミナ粉末を有利に用いることがで
きる。なお、この実施形態では、拘束用グリーン層１５
は、生の積層体１３の積層方向における両端に位置する
ように配置される。
【００３５】生の積層体１３は、さらに、基体用グリー
ン層１４に関連して設けられる配線導体を備えている。
この配線導体としては、前述したように、外部導体膜４
および５、内部導体膜６ならびにビアホール導体７等を
備えている。
ン層１４に関連して設けられる配線導体を備えている。
この配線導体としては、前述したように、外部導体膜４
および５、内部導体膜６ならびにビアホール導体７等を
備えている。
【００３６】このような生の積層体１３を作製するた
め、たとえば、次のような各工程が実施される。
め、たとえば、次のような各工程が実施される。
【００３７】まず、基体用グリーン層１４を得るため、
セラミック粉末とガラス粉末とを混合して得られた混合
粉末に、バインダ、分散剤、可塑剤および有機溶剤等を
各々適量添加し、これらを混合することによって、セラ
ミックスラリーを作製する。次いで、このセラミックス
ラリーをドクターブレード法等によってシート状に成形
して、基体用グリーン層１４となるべき基体用セラミッ
クグリーンシートを得る。
セラミック粉末とガラス粉末とを混合して得られた混合
粉末に、バインダ、分散剤、可塑剤および有機溶剤等を
各々適量添加し、これらを混合することによって、セラ
ミックスラリーを作製する。次いで、このセラミックス
ラリーをドクターブレード法等によってシート状に成形
して、基体用グリーン層１４となるべき基体用セラミッ
クグリーンシートを得る。
【００３８】次いで、得られた基体用セラミックグリー
ンシートに、必要に応じて、ビアホール導体７を形成す
るための貫通孔を設け、この貫通孔に導電性ペーストま
たは導体粉を充填することによって、ビアホール導体７
を形成する。また、基体用セラミックグリーンシート上
に、必要に応じて、たとえば銀系導電性ペーストを印刷
することによって、外部導体膜４および５ならびに内部
導体膜６を形成する。
ンシートに、必要に応じて、ビアホール導体７を形成す
るための貫通孔を設け、この貫通孔に導電性ペーストま
たは導体粉を充填することによって、ビアホール導体７
を形成する。また、基体用セラミックグリーンシート上
に、必要に応じて、たとえば銀系導電性ペーストを印刷
することによって、外部導体膜４および５ならびに内部
導体膜６を形成する。
【００３９】そして、これら基体用セラミックグリーン
シートを所定の順序をもって積層する。
シートを所定の順序をもって積層する。
【００４０】他方、拘束用グリーン層１５を得るため、
アルミナ等からなる無機材料粉末に、バインダ、分散
剤、可塑剤および有機溶剤等を各々適量添加し、これら
を混合することによって、無機材料スラリーを作製す
る。そして、この無機材料スラリーをドクターブレード
法等によってシート状に成形して、拘束用グリーン層１
５のための拘束用セラミックグリーンシートを得る。
アルミナ等からなる無機材料粉末に、バインダ、分散
剤、可塑剤および有機溶剤等を各々適量添加し、これら
を混合することによって、無機材料スラリーを作製す
る。そして、この無機材料スラリーをドクターブレード
法等によってシート状に成形して、拘束用グリーン層１
５のための拘束用セラミックグリーンシートを得る。
【００４１】次に、前述のように積層された基体用セラ
ミックグリーンシートの上下に、拘束用セラミックグリ
ーンシートを積層し、プレスする。これによって、図２
に示すように、生の積層体１３が得られる。なお、必要
に応じて、この生の積層体１３を適当な大きさに切断し
てもよい。
ミックグリーンシートの上下に、拘束用セラミックグリ
ーンシートを積層し、プレスする。これによって、図２
に示すように、生の積層体１３が得られる。なお、必要
に応じて、この生の積層体１３を適当な大きさに切断し
てもよい。
【００４２】次に、生の積層体１３は、たとえば８００
〜１０００℃程度の温度で焼成される。この焼成工程に
おいて、拘束用グリーン層１５は、それ自身、実質的に
収縮しない。したがって、拘束用グリーン層１５は、基
体用グリーン層１４に対して、その主面方向での収縮を
抑制する拘束力を及ぼし、それによって、基体用グリー
ン層１４は、その主面方向での収縮が抑制されながら、
そこに含まれる低温焼結セラミック材料が焼結し、実質
的に厚み方向にのみ収縮し、得られた多層セラミック基
板１における積層体３に備えるセラミック層２を形成す
る。
〜１０００℃程度の温度で焼成される。この焼成工程に
おいて、拘束用グリーン層１５は、それ自身、実質的に
収縮しない。したがって、拘束用グリーン層１５は、基
体用グリーン層１４に対して、その主面方向での収縮を
抑制する拘束力を及ぼし、それによって、基体用グリー
ン層１４は、その主面方向での収縮が抑制されながら、
そこに含まれる低温焼結セラミック材料が焼結し、実質
的に厚み方向にのみ収縮し、得られた多層セラミック基
板１における積層体３に備えるセラミック層２を形成す
る。
【００４３】この実施形態では、上述した焼成工程にお
いて採用される昇温速度に特徴がある。すなわち、焼成
工程は、基体用グリーン層１４に含まれるバインダを除
去する脱バインダ工程と、次いで、基体用グリーン層１
４において、ガラス成分を流動させながらセラミック粉
末を緻密化させた、低温焼結セラミック材料の焼結状態
を得るための焼結工程とを備えているが、この脱バイン
ダ工程から焼結工程までの昇温速度が、１分あたり２０
℃より大きくされることを特徴としている。このよう
に、昇温速度を大きくすることにより、次のような効果
が奏される。
いて採用される昇温速度に特徴がある。すなわち、焼成
工程は、基体用グリーン層１４に含まれるバインダを除
去する脱バインダ工程と、次いで、基体用グリーン層１
４において、ガラス成分を流動させながらセラミック粉
末を緻密化させた、低温焼結セラミック材料の焼結状態
を得るための焼結工程とを備えているが、この脱バイン
ダ工程から焼結工程までの昇温速度が、１分あたり２０
℃より大きくされることを特徴としている。このよう
に、昇温速度を大きくすることにより、次のような効果
が奏される。
【００４４】基体用グリーン層１４において緻密な焼結
状態を得るためには、基体用グリーン層１４に含まれる
ガラス成分を十分に流動させ、それによって、セラミッ
ク粉末の緻密化を図らなければならない。
状態を得るためには、基体用グリーン層１４に含まれる
ガラス成分を十分に流動させ、それによって、セラミッ
ク粉末の緻密化を図らなければならない。
【００４５】前述したように、脱バインダ工程から焼結
工程までの昇温速度を、１分あたり２０℃より大きくす
ることによって、より早い時期において、ガラス成分の
粘度を下げ、流動性を高めることができる。その結果、
ガラス成分が流動状態にある時間を十分に長くすること
ができ、セラミック粉末を十分に緻密化させることがで
きる。
工程までの昇温速度を、１分あたり２０℃より大きくす
ることによって、より早い時期において、ガラス成分の
粘度を下げ、流動性を高めることができる。その結果、
ガラス成分が流動状態にある時間を十分に長くすること
ができ、セラミック粉末を十分に緻密化させることがで
きる。
【００４６】特に、ガラス成分が、焼結工程の少なくと
も最終段階において、結晶質を析出するものである場
合、このような結晶質の析出に従い、ガラス成分の粘度
が上昇し、その結果、ガラス成分の流動性が失われてし
まい、セラミック粉末の緻密化が進みにくい状態となっ
てしまう。
も最終段階において、結晶質を析出するものである場
合、このような結晶質の析出に従い、ガラス成分の粘度
が上昇し、その結果、ガラス成分の流動性が失われてし
まい、セラミック粉末の緻密化が進みにくい状態となっ
てしまう。
【００４７】このような状況において、前述したよう
に、昇温速度を、１分あたり２０℃より大きくすれば、
ガラス成分が結晶質を析出し始める前に、セラミック粉
末を十分に緻密化させることができる。したがって、結
晶質の析出によってセラミック粉末の緻密化が阻害され
ることを防止することができる。この点において、昇温
速度の制御は、ガラス成分が結晶質を析出させ得るもの
である場合、特に有効であると言うことができる。
に、昇温速度を、１分あたり２０℃より大きくすれば、
ガラス成分が結晶質を析出し始める前に、セラミック粉
末を十分に緻密化させることができる。したがって、結
晶質の析出によってセラミック粉末の緻密化が阻害され
ることを防止することができる。この点において、昇温
速度の制御は、ガラス成分が結晶質を析出させ得るもの
である場合、特に有効であると言うことができる。
【００４８】以上のような焼成工程を終えた後、拘束用
グリーン層１５が除去される。拘束用グリーン層１５の
除去は、これら拘束用グリーン層１５が焼結されないた
め、容易に行なうことができる。
グリーン層１５が除去される。拘束用グリーン層１５の
除去は、これら拘束用グリーン層１５が焼結されないた
め、容易に行なうことができる。
【００４９】このようにして、図１に示した多層セラミ
ック基板１における積層体３が得られる。この積層体３
の外表面上に、電子部品８および９を実装すれば、図１
に示すような多層セラミック基板１が完成される。
ック基板１における積層体３が得られる。この積層体３
の外表面上に、電子部品８および９を実装すれば、図１
に示すような多層セラミック基板１が完成される。
【００５０】なお、以上説明した実施形態では、拘束用
グリーン層１５が、生の積層体１３の積層方向における
両端に位置するように配置されたが、このような拘束用
グリーン層１５に代えて、あるいは拘束用グリーン層１
５に加えて、基体用グリーン層１４の間に位置するよう
に、拘束用グリーン層が配置されてもよい。このよう
に、基体用グリーン層１４の間に配置される拘束用グリ
ーン層には、焼成工程において、基体用グリーン層１４
に含まれていたガラス成分等の一部が浸透し、それによ
って、拘束用グリーン層が固化されるように、そこに含
まれる無機材料粉末が固着される。このような拘束用グ
リーン層は、焼成工程の後、除去されず、製品となる多
層セラミック基板に備える積層体中に存在することにな
る。
グリーン層１５が、生の積層体１３の積層方向における
両端に位置するように配置されたが、このような拘束用
グリーン層１５に代えて、あるいは拘束用グリーン層１
５に加えて、基体用グリーン層１４の間に位置するよう
に、拘束用グリーン層が配置されてもよい。このよう
に、基体用グリーン層１４の間に配置される拘束用グリ
ーン層には、焼成工程において、基体用グリーン層１４
に含まれていたガラス成分等の一部が浸透し、それによ
って、拘束用グリーン層が固化されるように、そこに含
まれる無機材料粉末が固着される。このような拘束用グ
リーン層は、焼成工程の後、除去されず、製品となる多
層セラミック基板に備える積層体中に存在することにな
る。
【００５１】次に、前述した脱バインダ工程から焼結工
程までの昇温速度を、１分あたり２０℃より大きくする
ことによる効果を確認するために実施した実験例につい
て説明する。
程までの昇温速度を、１分あたり２０℃より大きくする
ことによる効果を確認するために実施した実験例につい
て説明する。
【００５２】この実験例では、図１および図２を参照し
て前述した製造方法に従って、生の積層体１３を作製
し、この生の積層体１３を焼成することによって、焼結
された積層体３を得た。
て前述した製造方法に従って、生の積層体１３を作製
し、この生の積層体１３を焼成することによって、焼結
された積層体３を得た。
【００５３】上述した焼成工程では、前述したように、
脱バインダ工程と、焼結工程とを順次実施し、脱バイン
ダ工程から焼結工程までの昇温速度を、表１に示すよう
に、５℃／分〜４０℃／分の範囲で種々に変更した。
脱バインダ工程と、焼結工程とを順次実施し、脱バイン
ダ工程から焼結工程までの昇温速度を、表１に示すよう
に、５℃／分〜４０℃／分の範囲で種々に変更した。
【００５４】また、基体用グリーン層１４に含まれる低
温焼結セラミック材料として、アルミナ粉末とＳｉ−Ｍ
ｇ−Ｃａ−Ｏ系ガラス粉末とを含有するものを用いなが
ら、表１に示すように、試料１〜８では、結晶質とし
て、フォルステライトを析出させるようにし、試料９〜
１６では、ディオプサイトを析出させるようにした。
温焼結セラミック材料として、アルミナ粉末とＳｉ−Ｍ
ｇ−Ｃａ−Ｏ系ガラス粉末とを含有するものを用いなが
ら、表１に示すように、試料１〜８では、結晶質とし
て、フォルステライトを析出させるようにし、試料９〜
１６では、ディオプサイトを析出させるようにした。
【００５５】また、拘束用グリーン層１５に含まれる無
機材料粉末としては、アルミナ粉末を用いた。
機材料粉末としては、アルミナ粉末を用いた。
【００５６】このようにして得られた各試料に係る焼結
後の積層体３に備えるセラミック層２について、相対密
度を求めるとともに、５ＧＨｚ下において、誘電損失を
求めた。これら相対密度および誘電損失の逆数が表１に
示されている。
後の積層体３に備えるセラミック層２について、相対密
度を求めるとともに、５ＧＨｚ下において、誘電損失を
求めた。これら相対密度および誘電損失の逆数が表１に
示されている。
【００５７】
【表１】
【００５８】表１において、試料番号に＊を付したもの
は、この発明の範囲外の比較例に相当している。
は、この発明の範囲外の比較例に相当している。
【００５９】表１を参照して、昇温速度が１分あたり２
０℃より大きい試料５〜８および１３〜１６によれば、
昇温速度が１分あたり２０℃以下の試料１〜４および９
〜１２に比べて、相対密度が高く、かつ誘電損失におい
て優れている。このことから、試料５〜８および１３〜
１６においては、セラミック層２の緻密化が十分に達成
されていることがわかる。
０℃より大きい試料５〜８および１３〜１６によれば、
昇温速度が１分あたり２０℃以下の試料１〜４および９
〜１２に比べて、相対密度が高く、かつ誘電損失におい
て優れている。このことから、試料５〜８および１３〜
１６においては、セラミック層２の緻密化が十分に達成
されていることがわかる。
【００６０】
【発明の効果】以上のように、この発明によれば、多層
セラミック基板を製造するにあたって、いわゆる無収縮
プロセスを適用するため、焼成工程において、拘束用グ
リーン層による拘束作用の結果、基体用グリーン層に含
まれるガラス成分の流動性が阻害される傾向にあるが、
焼成工程における脱バインダ工程から焼結工程までの昇
温速度を、１分あたり２０℃より大きくすることが行な
われるので、比較的早い時期にガラス成分を流動させ、
このガラス成分が流動状態にある時間を十分に長くする
ことができる。その結果、基体用グリーン層に含まれる
セラミック粉末の緻密化が比較的早い時期に開始され、
したがって、基体用グリーン層の焼成によって得られた
セラミック層において良好な緻密化状態を得ることがで
きる。
セラミック基板を製造するにあたって、いわゆる無収縮
プロセスを適用するため、焼成工程において、拘束用グ
リーン層による拘束作用の結果、基体用グリーン層に含
まれるガラス成分の流動性が阻害される傾向にあるが、
焼成工程における脱バインダ工程から焼結工程までの昇
温速度を、１分あたり２０℃より大きくすることが行な
われるので、比較的早い時期にガラス成分を流動させ、
このガラス成分が流動状態にある時間を十分に長くする
ことができる。その結果、基体用グリーン層に含まれる
セラミック粉末の緻密化が比較的早い時期に開始され、
したがって、基体用グリーン層の焼成によって得られた
セラミック層において良好な緻密化状態を得ることがで
きる。
【００６１】また、基体用グリーン層に含まれるガラス
成分が結晶質を析出させ得るものである場合には、結晶
質が析出し、ガラス成分の流動性が失われる前の段階
で、セラミック粉末を十分に緻密化させることができ、
応じて、得られたセラミック層を良好に緻密化させるこ
とができる。
成分が結晶質を析出させ得るものである場合には、結晶
質が析出し、ガラス成分の流動性が失われる前の段階
で、セラミック粉末を十分に緻密化させることができ、
応じて、得られたセラミック層を良好に緻密化させるこ
とができる。
【００６２】このようなことから、この発明に係る製造
方法によって得られた多層セラミック基板によれば、優
れた電気的特性および信頼性を与えることができる。そ
のため、この多層セラミック基板を、マザーボード上に
実装して電子装置を構成すると、この電子装置の電気的
特性および信頼性をも高めることができる。
方法によって得られた多層セラミック基板によれば、優
れた電気的特性および信頼性を与えることができる。そ
のため、この多層セラミック基板を、マザーボード上に
実装して電子装置を構成すると、この電子装置の電気的
特性および信頼性をも高めることができる。
【図１】この発明の一実施形態による多層セラミック基
板１を図解的に示す断面図である。
板１を図解的に示す断面図である。
【図２】図１に示した積層体３を得るために用意される
生の積層体１３を図解的に示す断面図である。
生の積層体１３を図解的に示す断面図である。
１ 多層セラミック基板 ２ セラミック層 ３ 積層体 ４，５ 外部導体膜（配線導体） ６ 内部導体膜（配線導体） ７ ビアホール導体（配線導体） ８，９ 電子部品 １２ マザーボード １３ 生の積層体 １４ 基体用グリーン層 １５ 拘束用グリーン層
Claims (6)
- 【請求項１】 セラミック粉末とガラス成分とを含有す
る低温焼結セラミック材料およびバインダを含み、かつ
積層された、複数の基体用グリーン層と、前記基体用グ
リーン層の特定のものの主面に接するように配置され、
かつ前記低温焼結セラミック材料の焼結温度では焼結し
ない無機材料粉末を含む、拘束用グリーン層と、前記基
体用グリーン層に関連して設けられる、配線導体とを備
える、生の積層体を作製する、積層体作製工程と、 前記生の積層体を、前記低温焼結セラミック材料が焼結
する温度条件下で焼成する、焼成工程とを備え、 前記焼成工程は、前記基体用グリーン層に含まれる前記
バインダを除去する脱バインダ工程と、次いで、前記基
体用グリーン層において、前記ガラス成分を流動させな
がら前記セラミック粉末を緻密化させた、前記低温焼結
セラミック材料の焼結状態を得るための焼結工程とを備
え、 前記脱バインダ工程から前記焼結工程までの昇温速度
を、１分あたり２０℃より大きくすることを特徴とす
る、多層セラミック基板の製造方法。 - 【請求項２】 セラミック粉末と結晶質を析出させ得る
ガラス成分とを含有する低温焼結セラミック材料および
バインダを含み、かつ積層された、複数の基体用グリー
ン層と、前記基体用グリーン層の特定のものの主面に接
するように配置され、かつ前記低温焼結セラミック材料
の焼結温度では焼結しない無機材料粉末を含む、拘束用
グリーン層と、前記基体用グリーン層に関連して設けら
れる、配線導体とを備える、生の積層体を作製する、積
層体作製工程と、 前記生の積層体を、前記低温焼結セラミック材料が焼結
する温度条件下で焼成する、焼成工程とを備え、 前記焼成工程は、前記基体用グリーン層に含まれる前記
バインダを除去する脱バインダ工程と、次いで、前記基
体用グリーン層において、前記ガラス成分を流動させな
がら前記セラミック粉末を緻密化させた、前記低温焼結
セラミック材料の焼結状態を得るための焼結工程とを備
え、 前記焼結工程において、前記セラミック粉末を緻密化さ
せた後に、前記ガラス成分が結晶質を析出するように、
昇温速度が制御されることを特徴とする、多層セラミッ
ク基板の製造方法。 - 【請求項３】 前記積層体作製工程において作製される
前記生の積層体に備える前記拘束用グリーン層は、前記
積層体の積層方向における両端に位置するように配置さ
れるものを含み、前記焼成工程の後、前記積層体の積層
方向における両端に位置するように配置された前記拘束
用グリーン層を除去する工程をさらに備える、請求項１
または２に記載の多層セラミック基板の製造方法。 - 【請求項４】 前記焼成工程の後、前記積層体の外表面
上に搭載されるべき電子部品を実装する工程をさらに備
える、請求項１ないし３のいずれかに記載の多層セラミ
ック基板の製造方法。 - 【請求項５】 請求項１ないし４のいずれかに記載の製
造方法によって得られた、多層セラミック基板。 - 【請求項６】 請求項５に記載の多層セラミック基板
と、前記多層セラミック基板を実装するマザーボードと
を備える、電子装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000271322A JP3591437B2 (ja) | 2000-09-07 | 2000-09-07 | 多層セラミック基板およびその製造方法ならびに電子装置 |
| US09/942,461 US6776862B2 (en) | 2000-09-07 | 2001-08-29 | Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000271322A JP3591437B2 (ja) | 2000-09-07 | 2000-09-07 | 多層セラミック基板およびその製造方法ならびに電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002084066A true JP2002084066A (ja) | 2002-03-22 |
| JP3591437B2 JP3591437B2 (ja) | 2004-11-17 |
Family
ID=18757629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000271322A Expired - Fee Related JP3591437B2 (ja) | 2000-09-07 | 2000-09-07 | 多層セラミック基板およびその製造方法ならびに電子装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6776862B2 (ja) |
| JP (1) | JP3591437B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003055034A (ja) * | 2001-08-21 | 2003-02-26 | Nippon Electric Glass Co Ltd | 積層ガラスセラミック材料及び積層ガラスセラミック焼結体 |
| JP2008186840A (ja) * | 2007-01-26 | 2008-08-14 | Ngk Insulators Ltd | セラミックス積層基板の製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6852429B1 (en) * | 2003-08-06 | 2005-02-08 | Canon Kabushiki Kaisha | Organic electroluminescent device based on pyrene derivatives |
| EP2026642B1 (en) * | 2006-06-02 | 2017-12-27 | Murata Manufacturing Co. Ltd. | Multilayer ceramic substrate, method for producing the same and electronic component |
| JP4793447B2 (ja) * | 2007-04-20 | 2011-10-12 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法ならびに電子部品 |
| KR20100014344A (ko) * | 2007-04-25 | 2010-02-10 | 아사히 가라스 가부시키가이샤 | 적층 유전체 제조 방법 |
| KR100930165B1 (ko) * | 2007-11-29 | 2009-12-07 | 삼성전기주식회사 | 구속용 그린시트 및 이를 이용한 다층 세라믹 기판의 제조방법 |
| CN101683011B (zh) * | 2008-03-28 | 2013-01-09 | 株式会社村田制作所 | 多层陶瓷基板的制造方法及复合片材 |
| KR101079381B1 (ko) * | 2009-09-11 | 2011-11-02 | 삼성전기주식회사 | 세라믹 기판의 제조 방법 및 이를 이용하여 제작한 세라믹 기판 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60260465A (ja) * | 1984-06-01 | 1985-12-23 | 鳴海製陶株式会社 | 低温焼成セラミツクス |
| JPS61117163A (ja) * | 1984-06-01 | 1986-06-04 | 鳴海製陶株式会社 | 低温焼成セラミツクスの製造方法並びに装置 |
| US4853349A (en) * | 1988-05-26 | 1989-08-01 | Corning Glass Works | Glass-ceramics suitable for dielectric substrates |
| US5254191A (en) | 1990-10-04 | 1993-10-19 | E. I. Du Pont De Nemours And Company | Method for reducing shrinkage during firing of ceramic bodies |
| US5370759A (en) * | 1992-05-20 | 1994-12-06 | Matsushita Electric Industrial Co., Ltd. | Method for producing multilayered ceramic substrate |
| US5456778A (en) * | 1992-08-21 | 1995-10-10 | Sumitomo Metal Ceramics Inc. | Method of fabricating ceramic circuit substrate |
| US5468694A (en) * | 1992-11-21 | 1995-11-21 | Yamamura Glass Co. Ltd. | Composition for producing low temperature co-fired substrate |
| DE69623930T2 (de) * | 1995-01-27 | 2003-05-15 | Sarnoff Corp., Princeton | Gläser mit niedrigem dielektrischem verlust |
| US6042667A (en) * | 1996-03-13 | 2000-03-28 | Sumotomo Metal Electronics Devices, Inc. | Method of fabricating ceramic multilayer substrate |
| US6232251B1 (en) * | 1998-09-29 | 2001-05-15 | Kyocera Corporation | Dielectric ceramics |
| JP3890779B2 (ja) * | 1998-10-26 | 2007-03-07 | 日本電気硝子株式会社 | ガラスセラミックス組成物 |
| JP3387458B2 (ja) * | 1999-09-13 | 2003-03-17 | 株式会社村田製作所 | 絶縁体組成物、絶縁体ペーストおよび積層電子部品 |
| JP3407716B2 (ja) * | 2000-06-08 | 2003-05-19 | 株式会社村田製作所 | 複合積層電子部品 |
-
2000
- 2000-09-07 JP JP2000271322A patent/JP3591437B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-29 US US09/942,461 patent/US6776862B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003055034A (ja) * | 2001-08-21 | 2003-02-26 | Nippon Electric Glass Co Ltd | 積層ガラスセラミック材料及び積層ガラスセラミック焼結体 |
| JP2008186840A (ja) * | 2007-01-26 | 2008-08-14 | Ngk Insulators Ltd | セラミックス積層基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3591437B2 (ja) | 2004-11-17 |
| US6776862B2 (en) | 2004-08-17 |
| US20020048666A1 (en) | 2002-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3669255B2 (ja) | セラミック多層基板の製造方法および未焼成セラミック積層体 | |
| JP2001060767A (ja) | セラミック基板の製造方法および未焼成セラミック基板 | |
| JP2001351827A (ja) | 複合積層電子部品 | |
| JP2001291955A (ja) | 多層セラミック基板、その製造方法および設計方法、ならびに電子装置 | |
| WO1998012744A1 (fr) | Composants electroniques passifs, elements de circuit integre et plaquette | |
| JP2002520878A (ja) | 組み込まれた受動電子素子を備えたセラミック成形体の製造方法、この種の成形体及び成形体の使用 | |
| CN104589738A (zh) | 多层陶瓷基板及其制造方法 | |
| JP2002084065A (ja) | 多層セラミック基板およびその製造方法ならびに電子装置 | |
| KR100462499B1 (ko) | 다층 세라믹 기판 및 그 제조방법, 미소결 세라믹 적층체및 전자 장치 | |
| JP3591437B2 (ja) | 多層セラミック基板およびその製造方法ならびに電子装置 | |
| WO2008053956A1 (en) | Ceramic substrate, electronic device and method for producing ceramic substrate | |
| JP2003188538A (ja) | 多層基板、および多層モジュール | |
| KR101175412B1 (ko) | 적층형 세라믹 전자부품의 제조방법 | |
| US20090107616A1 (en) | Manufacturing method of multi-layer ceramic substrate | |
| JPH10308584A (ja) | セラミック多層基板およびその製造方法 | |
| JP4565383B2 (ja) | キャビティを備えた多層セラミック基板およびその製造方法 | |
| JP4826253B2 (ja) | セラミック多層基板の製造方法およびセラミック多層基板 | |
| JP2006108483A (ja) | キャビティを備えた多層セラミック基板およびその製造方法 | |
| JP4595199B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3994795B2 (ja) | 積層型セラミック電子部品およびその製造方法 | |
| KR100289959B1 (ko) | 저온동시소성세라믹의 내장 커패시터 제조방법 | |
| KR100956212B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
| JP2002368421A (ja) | 多層セラミック基板の製造方法および多層セラミック基板 | |
| JP2004207592A (ja) | 多層セラミック基板の製造方法 | |
| JP2004119547A (ja) | セラミック配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040816 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |