JP2003174261A - セラミック多層基板 - Google Patents

セラミック多層基板

Info

Publication number
JP2003174261A
JP2003174261A JP2001371709A JP2001371709A JP2003174261A JP 2003174261 A JP2003174261 A JP 2003174261A JP 2001371709 A JP2001371709 A JP 2001371709A JP 2001371709 A JP2001371709 A JP 2001371709A JP 2003174261 A JP2003174261 A JP 2003174261A
Authority
JP
Japan
Prior art keywords
ceramic
layer
multilayer substrate
conductor wiring
ceramic multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001371709A
Other languages
English (en)
Inventor
Ryoji Nakamura
良二 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2001371709A priority Critical patent/JP2003174261A/ja
Publication of JP2003174261A publication Critical patent/JP2003174261A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 セラミックスとの接合強度に優れた導体配線
を有し、かつ高周波電流を流した場合の導体損失が少な
い、高周波用途に適したセラミック多層基板を得る。 【解決手段】 複数枚のセラミックグリーンシートを積
層し、焼成することにより得られたセラミック多層基板
本体2の表面及び/または内部に、導電率が1.0×1
5Ω-1・cm-1以上の金属からなる導体配線層51〜
66が形成されており、導体配線層の配線方向に対して
直角方向の断面形状が逆台形形状であり、逆台形の下辺
と側辺とのなす角度が95〜150°の範囲にあり、側
辺の上辺と接する部分近傍が曲率半径5〜1000μm
の曲線状とされている、セラミック多層基板。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、セラミックス一体
焼成技術により得られるセラミック多層基板及びその製
造方法に関し、より詳細には、セラミック多層基板内ま
たは表面に金属からなる導体配線層が形成されているセ
ラミック多層基板及びその製造方法に関する。
【0002】
【従来の技術】近年、高周波化及び高密度化が進んでい
る半導体素子搭載用の配線基板では、信号の高速伝播を
可能とするために小型化が強く求められている。この種
の配線基板としては、従来アルミナからなる基板が多様
されていた。しかしながら、近年、アルミナよりもさら
に低い誘電率を有することが求められており、配線抵抗
の一層の低減が求められている。そこで、BaO−Al
23−SiO2混合セラミックスなどの低温で焼成し得
るセラミックスからなる配線基板が注目されている。ま
た、このような低温焼成可能なセラミックスと同時に焼
成され得る、焼成温度が低い低抵抗の導体材料として、
銅(Cu)、金(Au)あるいは銀(Ag)などが用い
られている。
【0003】低温焼成可能なセラミックスからなる基板
を用いた配線基板の製造は、以下のようにして行われて
いた。すなわち、低温焼成可能なセラミック原料粉末
と、有機バインダーと、溶媒とを用いてセラミックスラ
リーが調製される。このセラミックスラリーから、ドク
ターブレード法などのシート成形方法によりセラミック
グリーンシートが成形される。得られたセラミックグリ
ーンシートにビアホールなどが必要に応じて形成され、
該ビアホールに銅メタライズ組成物を含む銅ペーストが
充填される。しかる後、セラミックグリーンシート上
に、同様の銅ペーストを用いて所定の配線パターンがス
クリーン印刷法などの厚膜形成方法により形成される。
【0004】上記配線パターンが形成されたセラミック
グリーンシート、あるいはビアホール電極が形成された
セラミックグリーンシートを含む複数枚のセラミックグ
リーンシートが積層され、積層体が得られる。この積層
体を厚み方向に加圧した後、バインダーを加熱により除
去し、次に焼成することにより、配線基板が得られる。
【0005】上記配線基板を用いて配線基板内の配線に
電気信号を送ると、表皮効果により導体表面に高周波電
流が集中する。従って、導体表面に近づくほど表面抵抗
が大きくなり、ジュール損失が大きくなる。よって、こ
の種の配線基板で導体配線の膜厚を厚くすることが求め
られている。
【0006】他方、特開2001−15895号公報に
記載の配線基板では、金属箔からなる高純度の金属導体
が導体配線として用いられている。ここでは、導体配線
の横断面形状は逆台形とされており、それによってセラ
ミックからなる基板と導体配線との接合強度が高められ
るとされている。
【0007】
【発明が解決しようとする課題】しかしながら、特開2
001−15895号公報に開示されているようなセラ
ミック系配線基板では、焼成に際してセラミックスの収
縮応力が大きく、これに対して、金属箔からなる配線導
体は焼成工程において収縮挙動を示さない。従って、導
体配線は横断面が逆台形の形状を有するものの、実際に
は、焼成工程においてセラミックスが収縮し、金属箔か
らなる導体配線が変形したり、あるいは剥離するという
問題があった。
【0008】さらに、上記先行技術に記載の横断面が逆
台形の導体配線では、逆台形の上辺と側辺とのなす角度
が45〜80°の範囲とされている。なお、ここで上辺
とは、逆台形の互いに平行に延びる一対の辺のうち、長
さの長い方の辺をいうものとする。上辺と側辺とのなす
角度が45〜80°である場合、逆台形の形状におい
て、上辺と側辺とで構成されるコーナー部分が鋭利な形
状となる。従って、上辺の両端では、導体配線の厚みが
薄くされている。よって、高周波電気信号を伝送した場
合、上辺の両端の厚みの薄い部分において、表皮深さよ
りも下方の部分において表面抵抗が大きくならざるを得
なかった。その結果、ジュール損失が大きくなるため、
上記先行技術に記載の配線基板は高周波信号を伝送する
用途に用いるのには不適切であった。
【0009】なお、表皮効果が生じる表皮深さは、信号
の周波数と材料によって異なる。例えば、Cuからなる
導体配線において3GHzの信号を伝送した場合、表皮
効果が生じる表皮深さは1.2μmである。従って、厚
みが2.4μmよりも薄い導体配線の場合には、表面抵
抗が増加し、導体損失が大きくなる。特開2001−1
5895号公報に記載されている横断面が逆台形の導体
配線では、上記のように逆台形の上辺の両端が鋭利な形
状を有するため、両端近傍において上記のように表面抵
抗が増加することになる。
【0010】本発明の目的は、上述した従来技術の現状
に鑑み、高周波信号を伝送した場合の表面抵抗を小さく
することができ、高周波用途に適した導体配線を備えた
セラミック多層基板及びその製造方法を提供することに
ある。
【0011】
【課題を解決するための手段】本願の第1の発明の広い
局面によれば、複数枚のセラミックグリーンシートを積
層し、焼成することにより得られたセラミック多層基板
本体と、前記セラミック多層基板本体の表面及び/また
は内部に形成されており、導電率が1.0×105Ω-1
・cm-1以上の金属からなる導体配線層とを備え、前記
導体配線層の配線方向に対して直角方向の断面形状が逆
台形形状であり、逆台形の下辺と側辺とのなす角度が9
5〜150°の範囲にあり、逆台形の側辺の上辺と接す
る部分が下方に膨出した曲線状とされているセラミック
多層基板が提供される。なお、配線方向とは、導体配線
の延びる方向をいい、例えば直線状の場合には長さ方向
となるが、必ずしも長さ方向には限定されない。
【0012】上記曲線状部分は、好ましくは、その曲率
半径が5〜1000μmの範囲とされる。この場合に
は、逆台形の上辺の両端近傍において導体配線層の厚み
が十分に厚くなり、導体配線層の表面抵抗を確実に低減
することができる。
【0013】本発明に係るセラミック多層基板の特定の
局面では、上記導体配線層が、金属線、金属板または金
属箔により構成される。金属線、金属板または金属箔
は、高純度の金属導体であるため、導体損を低減するこ
とができる。好ましくは、導体配線層は、Cu、Au、
Ag、Al、Ni、Pt、及びPdからなる群から選択
された少なくとも1種を主成分とし、それによって、よ
り低抵抗の導体配線層を形成することができる。
【0014】本発明に係るセラミック多層基板のさらに
他の特定の局面では、前記セラミック多層基板本体の各
層間の界面及びセラミック多層基板本体の上面及び下面
に、前記セラミック層を構成しているセラミック材料の
焼成温度では焼結しない無機物とガラス材料とを含み、
焼成により前記ガラス材料が無機物内に浸透してセラミ
ックスの収縮を拘束する拘束層が設けられる。セラミッ
ク多層基板本体の各セラミック層間の界面及びセラミッ
ク多層基板本体の上面及び下面に拘束層が設けられてい
るため、焼成に際してのセラミックスの収縮応力が低減
される。従って、セラミック多層基板の表面またはセラ
ミック層間の界面に配置されている導体配線の変形や剥
離がより一層生じ難い。
【0015】本発明に係るセラミック多層基板のより限
定的な局面では、上記拘束層を構成するための無機物と
して、アルミナ、ムライト、窒化アルミニウム、ガラス
セラミックス、ジルコニア、アノーサイト、フォルステ
ライト及びコージライトからなる群から選択された少な
くとも1種が用いられ、上記ガラス材料として、ほう珪
酸ガラスまたは珪酸ガラスのうち少なくとも1種が用い
られる。これらの無機物及びガラス材料を用いることに
より、拘束層によるセラミックスの収縮応力の低減をよ
り効果的に果たすことができる。
【0016】本発明に係るセラミック多層基板において
セラミック多層基板本体を構成するセラミック材料とし
ては、好ましくは、BaO−Al23−SiO2混合セ
ラミックスが用いられる。この混合セラミックスは、ア
ルミナより低い誘電率を示し、かつ低温で焼成され得
る。
【0017】本願の第2の発明に係る製造方法の広い局
面によれば、少なくともセラミック材料を含むセラミッ
ク材料本体層用グリーンシートと、セラミック材料本体
層用グリーンシートの少なくとも片面に前記セラミック
材料の焼成温度では焼結しない無機物及びガラス材料を
含む拘束層形成用材料層とを有する複数枚のセラミック
グリーンシートが積層された積層体であって、複数枚の
セラミックグリーンシート間または積層体の上面もしく
は下面において前記拘束層形成用材料層と接するように
形成された少なくとも1つの導体配線層とを有する積層
体が用意される。ここで、前記導体配線層の配線方向に
対して直角方向の断面の形状は逆台形であり、逆台形に
おける下辺と側辺とのなす角度が95〜150°の範囲
とされている。次に、前記導体配線層を有する積層体が
焼成され、それによって逆台形の側辺の上辺と接する部
分が下方に膨出された曲線状とされる。
【0018】第2の発明によれば、第1の発明に係るセ
ラミック多層基板が得られ、かつ得られたセラミック多
層基板の表面及びセラミック層界面における収縮応力が
拘束層により低減され、それによって導体配線の変形や
剥がれをより確実に抑制することができる。
【0019】好ましくは、上記曲線状部分は、その曲率
半径が5〜1000μmの範囲とされ、それによって導
体配線層の配線方向と直交する方向の端部近傍の厚みが
確実に厚くされ、表面抵抗を確実に軽減することができ
る。
【0020】好ましくは、拘束層形成用材料層が、積層
される複数枚のセラミック材料本体層用グリーンシート
のセラミックグリーンシート間の界面及び積層体の上面
及び下面に位置するように、複数枚のセラミックグリー
ンシートが積層されている。
【0021】本発明に係る製造方法では、好ましくは、
導体配線層として、金属線、金属板または金属箔が用い
られる。金属線、金属板または金属箔は高純度金属であ
るため、導体損を低減することができる。
【0022】
【発明の実施の形態】以下、図面を参照しつつ本発明の
具体的な実施例を説明することにより、本発明を明らか
にする。
【0023】図1(a)及び(b)は、本発明の一実施
形態に係るセラミック多層基板を説明するための断面図
及び要部を示す部分切欠断面図である。セラミック多層
基板1は、セラミック多層基板本体2を有する。セラミ
ック多層基板本体2の製造に際しては、セラミック材料
本体層用グリーンシートと後述の拘束層とを有する複数
枚のセラミックグリーンシートが積層され、焼成され
る。
【0024】上記セラミックグリーンシートのセラミッ
ク材料本体層用グリーンシートは、本実施形態では、1
000℃以下の低温で焼成され得るセラミックスを用い
て構成されている。このような低温焼成可能なセラミッ
クスとしては、1000℃以下で焼成されることがで
き、CuやAgなどの金属と同時焼成され得るものであ
る限り、その組成は特に限定されない。すなわち、セラ
ミックスに対してガラス成分、酸化銅もしくは酸化マグ
ネシウムなどの焼結助剤を含有させることにより、低温
で焼結され得るセラミック組成であってもよく、また、
焼成時にガラス層を生成する低温焼成可能なセラミック
組成であってもよい。本実施形態では、上記セラミック
グリーンシートのセラミック材料本体層用グリーンシー
トを構成するセラミック材料として、BaO−Al23
−SiO2混合セラミック材料が用いられる。この混合
セラミックスは、1000℃以下の低温で焼結させるこ
とができ、かつ低い誘電率を示す。
【0025】製造に際しては、酸化バリウム、アルミ
ナ、酸化ケイ素、酸化カルボン酸及び酸化ホウ素の各粉
末を混合した原料に、樹脂バインダー、可塑剤及び溶剤
を混合し、セラミックスラリーを得る。このセラミック
スラリーをシート成形することにより、セラミック材料
本体層用グリーンシートが得られる。
【0026】本実施形態では、このセラミック材料本体
層用グリーンシートの上面及び/または下面に、拘束層
を形成するために、無機物粉末を含有している拘束層形
成用材料層としての拘束層形成用ペーストが塗布され
て、セラミックグリーンシートが完成される。この無機
物粉末としては、セラミック材料本体層用グリーンシー
トを構成するセラミック材料の焼成温度では焼結しない
無機物粉末が用いられ、例えば、アルミナなどが好適に
用いられる。また、上記拘束層形成用ペーストとして
は、アルミナのような無機物粉末に、ほう珪酸ガラス粉
末または珪酸ガラス粉末のうち少なくとも1種などから
なるガラス粉末を添加混合したものが用いられる。この
場合、無機物粉末とガラス粉末との割合は、通常、無機
物粉末40〜85体積%に対し、ガラス粉末15〜60
体積%程度とすればよい。また、ガラス粉末の粒径につ
いては、0.5〜3.0μm程度であればよく、無機物
粉末の粒径についても、0.1〜3.0程度の範囲のも
のが用いられる。
【0027】また、上記拘束層形成用ペーストには、ペ
ーストを構成するために、バインダー、可塑剤及び溶剤
が適宜混合される。上記のようにして、セラミック材料
本体層用グリーンシートの上面及び/または下面に拘束
層形成用ペーストが塗布されたセラミックグリーンシー
トが得られる。
【0028】なお、本実施形態では、セラミック材料本
体層用グリーンシートを形成した後に、上記拘束層形成
用ペーストを塗布したが、逆に、拘束層形成用ペースト
を用いて得られた拘束層形成用材料層上に、セラミック
材料本体層用グリーンシートを構成するためのセラミッ
クスラリーを塗布して、セラミックグリーンシートを形
成してもよい。
【0029】図1に示す、最終的に得られるセラミック
多層基板では、積層された複数枚の上記セラミックグリ
ーンシートが焼成されている。従って、上記のようにし
て用意されたセラミック材料本体層用グリーンシートか
らなるセラミック層21〜26と、拘束層形成用ペース
トが最終的に焼結することにより構成された拘束層21
a〜26bが構成されている。よって、以下において
は、セラミック材料本体層用グリーンシート及び拘束層
形成用材料層としての拘束層形成用ペーストを、図1の
セラミック層21〜26及び拘束層21a〜26bと同
一の参照番号を付することにより説明を行うこととす
る。
【0030】次に、セラミック材料本体層用グリーンシ
ート21〜26及び拘束層形成用ペースト21a〜25
a,26a,26bに、それぞれ、図1に示されている
貫通孔21b,21c,22b,23b,23c,24
b,24c,25b,25c及び26c〜26eを形成
する。そして、形成された各貫通孔に、導電ペーストを
スクリーン印刷により充填し、ビアホール電極31〜4
2を形成する。この場合の導電ペーストとしては、A
g、Au、Cu、Ni、Ag−Pd合金またはAg−P
t合金などの金属粉末を主成分とする導電ペーストが用
いられる。上記金属粉末の粒径及び粒子形状は特に限定
されないが、平均粒径0.3〜10μmであり、粒径分
布の狭いものが好適に用いられる。
【0031】また、上記ビアホール電極を形成するため
の導電ペーストには、バインダー樹脂と溶剤とを混合し
てなる有機ビヒクルが添加され得る。このバインダー樹
脂については特に限定されず、ポリビニルブチラール、
エチルセルロース、(メタ)アクリル系樹脂などが用い
られる。また、溶剤としても、特に限定されず、テレピ
ネオール、ブチルカルビトール、ブチルカルビトールア
セテート、またはアルコール類などが用いられる。さら
に、上記導電ペーストには、必要に応じて、各種分散
剤、可塑剤または活性剤が添加されてもよい。
【0032】好ましくは、導電ペーストとセラミックス
の焼成に際しての収縮度を近づけるために、導電ペース
トにガラスフリット、セラミック粉末または樹脂粉末を
導電ペースト100体積%に対し、70%以下の割合で
添加してもよい。なお、導電ペーストの粘度は、印刷性
を考慮した場合、25℃の温度で50〜700Pa・秒
-1の範囲が好ましい。
【0033】次に、拘束層形成用ペーストが塗布された
セラミック材料本体層用グリーンシート21〜26の拘
束層形成用ペースト上に、それぞれ、導体配線層51〜
63を形成する。また、セラミック材料本体層用グリー
ンシート26の下面の拘束層形成用ペースト上にも、導
体配線層64〜66を形成する。導体配線層の形成に際
しては、まず、フィルム基材上に導電率1.0×105
Ω-1・cm-1以上のCu箔及び感光性フィルムを順に積
層する。次に、所定の回路パターンが形成されたガラス
原板でマスクし、露光現像し、Cu箔をエッチングし、
さらに感光性フィルムを除去することにより、フィルム
基材上に導体配線層が形成される。
【0034】しかる後、上記のようにしてパターニング
された導体配線層が、上述したセラミックグリーンシー
トの拘束層形成用ペースト上に転写される。この場合、
Cu箔の片面を、好ましくは両面を、高周波特性で問題
とならない程度に荒しておくことが望ましい。
【0035】また、セラミックグリーンシートにCu箔
からなる導体配線層を転写する際には、100kg/c
2程度の圧力を加え圧接することが望ましい。本実施
形態では、導体配線層55の横断面、すなわち配線方向
と直交する方向の断面は、図1(b)に示すように、逆
台形形状とされ、逆台形の下辺55aと側辺55b,5
5cとのなす角度θが95〜150°の範囲とされる。
このような横断面形状を有するように上述したパターニ
ングに際し、Cu箔のパターニングが行われている。な
お、他の導体配線層51〜54,56〜66も同様に構
成されている。
【0036】なお、後述の焼成工程において消失する樹
脂製接着剤を、Cu箔の表面に予め塗布しておけば、転
写の際してのセラミックグリーンシートとの密着性がよ
り一層高められる。
【0037】本実施形態では、上記のようにフォトリソ
グラフィによりCu箔がパターニングされて導体配線層
が形成されていたが、めっきや打ち抜きにより形成され
た金属導体または金属線を同様にセラミックグリーンシ
ートに転写することにより導体配線層を形成してもよ
い。もっとも、導電率が1.0×105Ω-1・cm-1
上の材料が、導体損失を低減するために用いられる。
【0038】また、上記製造方法では、フィルム基材上
にCu箔を形成したが、転写部材を構成するための基材
については、樹脂フィルムに代えて、ガラスやアルミナ
基板などを用いてもよい。
【0039】さらに、転写法ではなく、セラミックグリ
ーンシート上に直接導体配線層51〜66を形成しても
よい。なお、最終的には、図1(a)に示すように、前
述したビアホール電極31〜42と導体配線層51〜6
6とが電気的に接続されるが、この電気的接続構造につ
いては、目的とするセラミック多層基板1に応じて適宜
変更し得る。
【0040】さらに、必要に応じて、上記拘束層形成用
ペーストに、あるいはセラミック材料本体層用グリーン
シートの拘束層形成用ペーストが形成されていない面上
に、スクリーン印刷法により導電ペーストを印刷し、ビ
アホール電極と接続してもよい。すなわち、上記横断面
が逆台形状の導体配線以外の導体層をセラミック多層基
板1内に形成してもよい。
【0041】このようにして形成した複数枚のセラミッ
クグリーンシートを積層し、温度80℃、圧力200k
g/cm2の条件で熱圧着し積層体を形成する。この積
層体を還元雰囲気中で温度900℃、1時間の条件で焼
成する。
【0042】上記焼成に際し、拘束層形成用ペーストを
形成している無機物粒子間に上記ガラス材料が浸透し、
拘束層21a〜26bがセラミック材料本体層用グリー
ンシート21〜26からなるセラミック層部分の収縮を
抑制する。従って、セラミック材料本体層用グリーンシ
ート21〜26の面方向の収縮が起こらず、導体配線層
51〜66の変形や剥離が生じ難い。なお、図1(a)
では拘束層を、拘束層形成用ペーストと同じ参照番号で
示すこととする。
【0043】焼成においては、まず昇温過程において温
度が780℃以上になると拘束層形成用ペースト中に含
有されているガラスの軟化点を超えるため、ガラスが流
動性をもつようになる。さらに温度上昇とともにガラス
の粘度が低下するため、流動性が一層高くなる。このと
き拘束層形成用ペーストと接しているCu箔とガラスは
濡れが良いため、ガラスがCu箔の表面を覆うようにな
る。このときのCu箔はもはや、セラミック材料本体層
用グリーンシートや拘束層形成用ペーストにガラスを介
して接触している状態である。さらに昇温が進み800
℃以上になるとCuの焼結が始まり、焼結収縮を起こし
はじめる。Cu箔が上記のように流動性の高いガラスに
接触しながら焼結が進むと、セラミック材料本体層用グ
リーンシートに拘束されていないので、Cu箔の端部に
おいては、表面張力によって、前記逆台形状の上辺と側
辺の接する部分において、曲率半径5〜1000μmを
有した円形に変形して焼結が進む。
【0044】さらに、900℃になると、セラミックス
の焼結が始まるが、拘束層が、セラミック材料本体層用
グリーンシートを拘束するため、少なくとも界面の面内
方向において、無収縮になり、収縮応力が発生しないた
め、Cu箔がセラミック面から剥がれたりするようなこ
とは起こらない。他の導体配線層51〜54,56〜6
6も同様となる。よって、断面が逆台形形状の導体配線
層51〜66において、逆台形の上辺の両端近傍におい
て、導体配線層の厚みが厚くなり、言い換えれば表皮深
さ未満の厚みの部分が少なくなり、それによって高周波
信号を伝送した場合の表面抵抗の増加が抑制される。よ
って、IL特性やQ値などの高周波特性を高めることが
できる。
【0045】上記のようにして、図1(a)に示すセラ
ミック多層基板1が得られる。なお、図1では、セラミ
ック多層基板本体2上に、導電性接着剤71,72を介
して電子部品素子73が固定されている。このように、
セラミック多層基板1は、多層基板本体2の上面2a上
に設けられた導体配線層51,52を利用して、電子部
品素子を積層し得るように構成され得る。
【0046】次に、具体的な実験例を説明することによ
り、本発明により、高周波特性が高められることを説明
する。酸化バリウム、酸化ケイ素、アルミナ、酸化カル
シウム及び酸化ホウ素を混合したセラミック原料に、ポ
リビニルブチラールからなる樹脂バインダーと、ジ−n
−ブチルフタレートからなる可塑剤と、溶剤としてのト
ルエン及びイソプロパノールとを混合し、セラミックス
ラリーを得た。このセラミックスラリーをドクターブレ
ード法によりシート成形し、乾燥後の厚みが125μm
のセラミック材料本体層用グリーンシートを得た。
【0047】アルミナ粉末35体積%に、軟化点が78
0℃でありかつ平均粒径が1.5μmのほう珪酸ガラス
粉末35体積%を添加し、さらにポリビニルブチラール
からなる樹脂バインダーと、ジ−n−ブチルフタレート
からなる可塑剤と、トルエン及びイソプロパノールから
なる溶剤とを混合して拘束層形成用スラリーを得た。こ
の拘束層形成用スラリーを、前記セラミック材料本体層
用グリーンシートの表面に塗布し、乾燥し、厚み5μm
の拘束層形成用材料層を形成し、セラミックグリーンシ
ートを完成させた。
【0048】次に、中心粒径3μmのCuを主成分とす
る金属粉末に有機バインダー及び溶剤を添加し導電ペー
ストを得た。この導電ペーストを、上記拘束層を有する
セラミックグリーンシートの拘束層形成用材料層上に、
スクリーン印刷法により全面に印刷した。このようにし
て、図2に示すように、全面が導電ペースト層82で覆
われた第1のグリーンシート81を用意した。なお、8
1aは拘束層形成用材料層を示す。
【0049】次に、アクリル系樹脂フィルム上に、厚み
18μmのCu箔及び20μmの厚みの感光性フィルム
を順に貼り付け、フォトリソグラフィにより、線幅28
0μm及び線路長20mmの直線状の導体配線層を形成
した。しかる後、図3に示すように、セラミック材料本
体層用グリーンシート83上に拘束層形成用材料層83
aが積層されているセラミックグリーンシートの拘束層
形成用材料層上に、導体配線層84を100kg/cm
2の圧力を加えて圧接し、アクリル系樹脂フィルムを剥
離することにより、図3に示す第2のグリーンシート8
3を用意した。なお、フォトリソグラフィにおけるエッ
チングに際しては、5〜30μm/分のエッチング速度
を有する過硫酸アンモニウム水溶液を用いて約3分間エ
ッチングを行った。
【0050】上記のようにして得られた第1,第2のグ
リーンシート81,83と、導体配線や導電ペースト層
が形成されていないが拘束層形成用材料層を有するセラ
ミックグリーンシートとを積層し、積層体を得た。積層
に際しては、第1のグリーンシート81の導電ペースト
層82が下面となるように第1のグリーンシート81を
配置し、該第1のグリーンシート81の上面に導電ペー
スト層及び導体配線層が形成されていないセラミックグ
リーンシートを任意の枚数積層し、最上部に第2のグリ
ーンシート83を導体配線層84が上面に位置するよう
に積層した。そして、焼成後の厚みが200μmとなる
ように、温度80℃及び圧力200kg/cm2の条件
で複数枚のセラミックグリーンシートを熱圧着し、図4
に示す積層体を得、該積層体を還元雰囲気中で900℃
の温度で1時間焼成した。このようにして、セラミック
多層基板を得た。
【0051】また、上記セラミック多層基板を得るにあ
たり、導体配線層を構成するCu箔として、導電率が下
記の表1に示すように異なる種々のものを用い、さらに
導体配線層84をCu箔ではなく、導電率が1.6×1
5Ω-1・cm-1及び6.0×105Ω-1・cm-1のAg
箔を用いたセラミック多層基板(試料番号16,17)
とを作製した。なお、表1において同じ金属で導電率が
異なるのは、含まれる不純物割合等が異なるためであ
る。このようにして得られた試料番号1〜17の各セラ
ミック多層基板について、以下の要領で試験を行った。
【0052】(インピーダンス)TDRオシロスコープ
を用いて、セラミック多層基板の導体配線層のインピー
ダンスが50Ωになっているか否かを確認した。
【0053】(導体配線損失)インピーダンスが50Ω
となっているセラミック多層基板について、sパラメー
タ測定用ネットワークアナライザーを用いて、6GHz
の周波数における導体配線損失を測定した。導体配線損
失が−1dBより低い配線は、使用不可と判断した。
【0054】(導体配線の断面形状)前記セラミック多
層基板を切断し、断面を金属顕微鏡を用いて倍率100
〜1000倍の範囲で観察し、導体配線の横断面形状に
おいて、逆台形形状の下辺と側辺とのなす角度θと、側
辺の上辺に接する部分近傍の曲率半径を測定した。ま
た、導体配線層とセラミックスとの界面におけるデラミ
ネーションの発生の有無を確認した。
【0055】結果を下記の表1に示す。
【0056】
【表1】
【0057】なお、表1において、試料番号に*を記し
たものは、本発明の範囲外の試料であることを示す。表
1から明らかなように、本発明の範囲内の試料番号2〜
7,9,10,12,13及び15,16の各セラミッ
ク多層基板では、導体損失が−1dB以上であり、かつ
導体配線層のデラミネーションが生じていなかった。従
って、高周波用途に優れているセラミック多層基板を提
供し得ることがわかる。
【0058】
【発明の効果】本発明に係るセラミック多層基板では、
セラミック多層基板の表面または内部に導電率が1.0
×105Ω-1・cm-1以上の金属からなる導体配線層が
形成されており、該導体配線層の配線方向に対して直角
方向の断面形状が逆台形形状であり、逆台形の下辺と側
辺とのなす角度が95〜150°の範囲とされており、
側辺の上辺と接する部分近傍が曲線状とされているた
め、導体配線層のセラミックスとの密着強度が優れてい
るだけでなく、導体配線層の幅方向端部における厚みが
十分な大きさとなる。従って、高周波電流を伝送した場
合であっても導体損失の低下が抑制される。よって、高
周波用途に優れたセラミックス多層基板を提供すること
ができる。
【0059】本発明に係る製造方法によれば、上記セラ
ミック材料本体層用グリーンシート及び拘束層形成用材
料層を有する複数枚のセラミックグリーンシートが積層
された積層体であって、セラミックグリーンシート間ま
たは得られる積層体の上面もしくは下面に、少なくとも
1つの導体配線層が形成された積層体が用意され、この
積層体が焼成される。そして、焼成に際し、前述したよ
うに、導体配線層の逆台形の横断面形状において、側辺
の上辺と接する部分及びその近傍が下方に膨出するよう
に変形され、かつ導体配線層の横断面形状における下辺
と側辺とのなす角度が95〜150°の範囲とされてい
るので、本発明に係るセラミック多層基板を得ることが
できる。よって、本発明に従って、セラミックスとの接
合強度に優れ、かつ高周波信号を伝送した場合であって
も、導体損失が少ない、セラミック多層基板を提供する
ことができる。
【図面の簡単な説明】
【図1】(a)及び(b)は、本発明の一実施形態で得
られるセラミック多層基板を説明するための断面図及び
その要部を示す部分切欠拡大断面図。
【図2】実験例で用意される第1のグリーンシートを示
す斜視図。
【図3】実験例で用意される第2のグリーンシートを示
す斜視図。
【図4】実験例で用意される積層体を示す斜視図。
【符号の説明】
1…セラミック多層基板 2…セラミック多層基板本体 21〜26…セラミック材料本体層用グリーンシート
(セラミック層) 21a〜26b…拘束層形成用材料層としての拘束層形
成用ペースト(拘束層) 31〜42…ビアホール電極 51〜66…導体配線層 55a…逆台形の上辺 55b…下辺 55c,55d…側辺 81,83…セラミック材料本体層用グリーンシート
(セラミック層) 81a,83a…拘束層形成用材料層 84…導体配線層
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E346 AA12 AA15 AA24 AA32 AA38 BB01 BB15 CC16 CC18 CC32 CC34 CC37 CC38 CC39 DD02 DD03 DD33 DD34 EE24 EE28 EE29 FF18 GG02 GG03 GG04 GG06 GG07 GG09 HH06 HH11

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 複数枚のセラミックグリーンシートを積
    層し、焼成することにより得られたセラミック多層基板
    本体と、 前記セラミック多層基板本体の表面及び/または内部に
    形成されており、導電率が1.0×105Ω-1・cm-1
    以上の金属からなる導体配線層とを備え、 前記導体配線層の配線方向に対して直角方向の断面形状
    が逆台形形状であり、逆台形の下辺と側辺とのなす角度
    が95〜150°の範囲にあり、逆台形の側辺の上辺と
    接する部分近傍が下方に膨出した曲線状とされているこ
    とを特徴とする、セラミック多層基板。
  2. 【請求項2】 前記曲線状の形状の曲率半径が5〜10
    00μmの範囲である、請求項1に記載のセラミック多
    層基板。
  3. 【請求項3】 前記導体配線層が、金属線、金属板また
    は金属箔からなることを特徴とする、請求項1または2
    に記載のセラミック多層基板。
  4. 【請求項4】 前記導体配線層が、Cu、Au、Ag、
    Al、Ni、Pt、及びPdからなる群から選択された
    少なくとも1種を主成分とする、請求項1〜3のいずれ
    かに記載のセラミック多層基板。
  5. 【請求項5】 前記セラミック多層基板本体の各層間の
    界面及びセラミック多層基板本体の上面及び下面に、前
    記セラミック層を構成しているセラミック材料の焼成温
    度では焼結しない無機物とガラス材料とを含み、焼成に
    より前記ガラス材料が無機物内に浸透してセラミックス
    の収縮を拘束する拘束層が設けられている、請求項1〜
    4のいずれかに記載のセラミック多層基板。
  6. 【請求項6】 前記無機物が、アルミナ、ムライト、窒
    化アルミニウム、ガラスセラミックス、ジルコニア、ア
    ノーサイト、フォルステライト及びコージライトからな
    る群から選択された少なくとも1種であり、前記ガラス
    材料が、ほう珪酸ガラスまたは珪酸ガラスのうち少なく
    とも1種である、請求項5に記載のセラミック多層基
    板。
  7. 【請求項7】 前記セラミック材料が、BaO−Al2
    3−SiO2混合セラミックスである、請求項5または
    6に記載のセラミック多層基板。
  8. 【請求項8】 少なくともセラミック材料を含むセラミ
    ック材料本体層用グリーンシートと、セラミック材料本
    体層用グリーンシートの少なくとも片面に前記セラミッ
    ク材料の焼成温度では焼結しない無機物及びガラス材料
    を含む拘束層形成用材料層とを有する複数枚のセラミッ
    クグリーンシートが積層された積層体であって、複数枚
    のセラミックグリーンシート間または積層体の上面もし
    くは下面において前記拘束層形成用材料層と接するよう
    に形成された少なくとも1つの導体配線層とを有する積
    層体を用意する工程とを備え、 前記導体配線層の配線方向に対して直角方向の断面の形
    状は逆台形であり、逆台形における下辺と側辺とのなす
    角度が95〜150°の範囲にあり、 前記導体配線層を有する積層体を焼成し、それによって
    逆台形の側辺の上辺と接する部分近傍が下方に膨出され
    た曲線状とされる工程をさらに備える、セラミック多層
    基板の製造方法。
  9. 【請求項9】 前記曲線状の形状の曲率半径が5〜10
    00μmの範囲である、請求項8に記載のセラミック多
    層基板の製造方法。
  10. 【請求項10】 前記拘束層形成用材料層が、積層され
    る複数枚のセラミックグリーンシートのセラミックグリ
    ーンシート間の界面及び積層体の上面及び下面に位置す
    るように前記複数枚のセラミックグリーンシートが積層
    されている、請求項8または9に記載の積層セラミック
    電子部品の製造方法。
  11. 【請求項11】 前記導体配線層として、金属線、金属
    板または金属箔を用いる、請求項8〜10のいずれかに
    記載のセラミック多層基板の製造方法。
JP2001371709A 2001-12-05 2001-12-05 セラミック多層基板 Pending JP2003174261A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001371709A JP2003174261A (ja) 2001-12-05 2001-12-05 セラミック多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001371709A JP2003174261A (ja) 2001-12-05 2001-12-05 セラミック多層基板

Publications (1)

Publication Number Publication Date
JP2003174261A true JP2003174261A (ja) 2003-06-20

Family

ID=19180718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001371709A Pending JP2003174261A (ja) 2001-12-05 2001-12-05 セラミック多層基板

Country Status (1)

Country Link
JP (1) JP2003174261A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005104639A1 (ja) * 2004-04-20 2005-11-03 Murata Manufacturing Co., Ltd. 多層セラミック基板およびその製造方法ならびに圧電共振部品
JP2007266112A (ja) * 2006-03-27 2007-10-11 Kyocera Corp 多層配線基板およびその製造方法
JP2013157402A (ja) * 2012-01-27 2013-08-15 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
JP2015117777A (ja) * 2013-12-18 2015-06-25 曙ブレーキ工業株式会社 プレッシャプレートおよびこれを用いたブレーキパッド、並びにこれらの製造方法
WO2017187753A1 (ja) * 2016-04-28 2017-11-02 株式会社村田製作所 多層セラミック基板
WO2018088191A1 (ja) * 2016-11-11 2018-05-17 株式会社村田製作所 セラミック基板及びセラミック基板の製造方法
US11051398B2 (en) 2016-08-10 2021-06-29 Murata Manufacturing Co., Ltd. Ceramic electronic component
WO2024247971A1 (ja) * 2023-06-02 2024-12-05 京セラ株式会社 多層基板およびアンテナ素子
WO2025164744A1 (ja) * 2024-01-31 2025-08-07 京セラ株式会社 配線基板および半導体デバイス

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005104639A1 (ja) * 2004-04-20 2005-11-03 Murata Manufacturing Co., Ltd. 多層セラミック基板およびその製造方法ならびに圧電共振部品
US7352116B2 (en) 2004-04-20 2008-04-01 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate, method for manufacturing the same, and piezoelectric resonator component
JP2007266112A (ja) * 2006-03-27 2007-10-11 Kyocera Corp 多層配線基板およびその製造方法
JP2013157402A (ja) * 2012-01-27 2013-08-15 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
JP2015117777A (ja) * 2013-12-18 2015-06-25 曙ブレーキ工業株式会社 プレッシャプレートおよびこれを用いたブレーキパッド、並びにこれらの製造方法
US10638603B2 (en) 2016-04-28 2020-04-28 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate
JPWO2017187753A1 (ja) * 2016-04-28 2019-02-14 株式会社村田製作所 多層セラミック基板
US10485099B2 (en) 2016-04-28 2019-11-19 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate
WO2017187753A1 (ja) * 2016-04-28 2017-11-02 株式会社村田製作所 多層セラミック基板
US11051398B2 (en) 2016-08-10 2021-06-29 Murata Manufacturing Co., Ltd. Ceramic electronic component
WO2018088191A1 (ja) * 2016-11-11 2018-05-17 株式会社村田製作所 セラミック基板及びセラミック基板の製造方法
US10999927B2 (en) 2016-11-11 2021-05-04 Murata Manufacturing Co., Ltd. Ceramic substrate and method for manufacturing ceramic substrate
WO2024247971A1 (ja) * 2023-06-02 2024-12-05 京セラ株式会社 多層基板およびアンテナ素子
WO2025164744A1 (ja) * 2024-01-31 2025-08-07 京セラ株式会社 配線基板および半導体デバイス

Similar Documents

Publication Publication Date Title
CN101268725B (zh) 陶瓷多层基板及其制造方法
JP3771099B2 (ja) グリーンシート及びその製造方法、多層配線基板の製造方法、両面配線基板の製造方法
JP2003174261A (ja) セラミック多層基板
JP2006060147A (ja) セラミック電子部品及びコンデンサ
JP4535098B2 (ja) 積層型セラミック電子部品の製造方法
CN101663924A (zh) 用于通路孔的导电组合物
JP2007273914A (ja) 配線基板および配線基板の製造方法
JP4029163B2 (ja) 積層型セラミック電子部品およびその製造方法
JP5229316B2 (ja) セラミック基板の製造方法
JP4038602B2 (ja) 導電性ペースト及びセラミック多層基板
CN102870210A (zh) 元件搭载用基板及其制造方法
JP3886791B2 (ja) 多層配線基板の製造方法
JP2002050865A (ja) ガラスセラミック配線基板及びその製造方法
JP3948411B2 (ja) 多層セラミック基板およびその製造方法
JP2000216545A (ja) セラミック多層配線基板の製造方法
JPH11284296A (ja) 配線基板
WO2001069991A1 (en) Method of manufacturing multilayer ceramic substrate, and conductor paste
JP2002134885A (ja) 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
JP2002084051A (ja) 銅メタライズ組成物、低温焼結セラミック配線基板、及びその製造方法
JP4610185B2 (ja) 配線基板並びにその製造方法
JP3426920B2 (ja) 配線基板
JP2004119547A (ja) セラミック配線基板およびその製造方法
JP4762564B2 (ja) 導体組成物及びこれを用いた配線基板とその製造方法
JPH08288643A (ja) 配線基板