JP2003037176A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003037176A
JP2003037176A JP2001224893A JP2001224893A JP2003037176A JP 2003037176 A JP2003037176 A JP 2003037176A JP 2001224893 A JP2001224893 A JP 2001224893A JP 2001224893 A JP2001224893 A JP 2001224893A JP 2003037176 A JP2003037176 A JP 2003037176A
Authority
JP
Japan
Prior art keywords
pads
bonding wire
semiconductor substrate
pad
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001224893A
Other languages
English (en)
Other versions
JP5214082B2 (ja
Inventor
Hiroshi Miyagi
弘 宮城
Akira Okamoto
明 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSC Co Ltd
Original Assignee
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nigata Semitsu Co Ltd filed Critical Nigata Semitsu Co Ltd
Priority to JP2001224893A priority Critical patent/JP5214082B2/ja
Priority to US10/482,012 priority patent/US6858946B2/en
Priority to PCT/JP2002/006400 priority patent/WO2003010824A1/ja
Priority to TW091114616A priority patent/TWI272700B/zh
Publication of JP2003037176A publication Critical patent/JP2003037176A/ja
Application granted granted Critical
Publication of JP5214082B2 publication Critical patent/JP5214082B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H01Q9/26—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole with folded element or elements, the folded parts being spaced apart a small fraction of operating wavelength
    • H01Q9/27—Spiral antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】 【課題】 半導体基板に大きなインダクタンスおよび高
いＱ値を有するコイルを形成することができる半導体装
置を提供すること。 【解決手段】 半導体装置１０は、矩形形状の半導体基
板１２と、この半導体基板１２の４箇所の角部近傍に形
成された複数のパッド２０と、角部以外の各辺に沿った
周辺領域に形成された複数のパッド３０と、隣接するパ
ッド２０間を接続するボンディングワイヤ４０とを含ん
で構成されている。角部に形成されたパッド２０を用い
て半導体基板１２の周辺に沿ってボンディングワイヤ４
０を周回させることにより、コイルが形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コイルやアンテナ
が半導体基板上に形成された半導体装置に関する。
【０００２】
【従来の技術】半導体基板上に薄膜成形技術を利用して
渦巻き形状のパターンを形成し、このパターンをコイル
として利用する半導体回路が知られている。図７は、半
導体基板上に形成されたコイルの具体例を示す図であ
る。図７に示すように、半導体基板１００の表面に金属
パターン（例えば銅や金の薄膜パターン）によって渦巻
き形状のコイル１１０が形成される。コイル１１０を半
導体基板１００の表面に形成することにより、コイルを
含んで構成される発振器等の全部品を半導体基板１１０
上に一体形成して、外付け部品をなくすことができるた
め、部品点数の低減や工程の簡略化が可能になり、大幅
にコストを削減することが可能になる。
【０００３】
【発明が解決しようとする課題】ところで、上述したよ
うに半導体基板１００上にコイル１１０を形成する場合
には、コイル１１０の直径を大きくすることができない
ため、大きなインダクタンスを確保することができない
という問題があった。また、コイル１１０の直下に半導
体基板が存在するため、この半導体基板の表面に渦電流
が発生し、高いＱ値を得ることができないという問題が
あった。
【０００４】本発明は、このような点に鑑みて創作され
たものであり、その目的は、半導体基板に大きなインダ
クタンスおよび高いＱ値を有するコイルを形成すること
ができる半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】上述した課題を解決する
ために、本発明の半導体装置は、矩形形状を有する半導
体基板の角部の近傍に形成された第１のパッドと、少な
くとも一方端がパッドに接続されたボンディングワイヤ
とを備えている。半導体基板の角部近傍に形成された第
１のパッドを用いることにより、コイルとして使用する
ボンディングワイヤを長くすることができ、大きなイン
ダクタンスを得ることができる。また、一般に半導体基
板の角部は、パッドが形成されていない空き領域となっ
ているため、この領域を用いて第１のパッドを形成する
ことにより、半導体基板表面の有効利用を図ることが可
能になる。また、一般にボンディングワイヤは、半導体
基板の表面から若干隔たった位置に形成されるため、こ
のボンディングワイヤをコイルとして用いた場合に半導
体基板表面に発生する渦電流を低減することができ、高
いＱ値を得ることが可能になる。
【０００６】また、上述した半導体基板は、角部を除く
周辺領域に、内部回路の配線用に用いられる第２のパッ
ドを備えることが望ましい。半導体基板の角部に上述し
た第１のパッドを配置するとともに、それ以外の周辺領
域に内部回路の配線用の第２のパッドを配置することに
より、第２のパッドを形成する領域を減らすことなく、
コイル形成用の第１のパッドおよびこの第１のパッドに
接続されるボンディングワイヤを形成することができ
る。
【０００７】また、上述したボンディングワイヤは、隣
接する角部に対応する２つの第１のパッド間を連続的に
つなぐ周回状に形成されていることが望ましい。各角部
に形成された第１のパッド間を周回状につなぐことによ
り、半導体基板の限られた表面積に対して大きなインダ
クタンスを得ることができる。
【０００８】また、一の角部に対応して複数個の第１の
パッドが形成されている場合に、上述したボンディング
ワイヤは、隣接する角部に対応する２つの第１のパッド
間を連続的かつ多重につなぐ周回状に形成されているこ
とが望ましい。これにより、さらに大きなインダクタン
スのコイルを形成することが可能になる。
【０００９】特に、上述した一つの角部に対応して形成
された複数の第１のパッドは、この角部に隣接する辺に
対して斜め方向に配置されていることが望ましい。一の
角部の形成する複数の第１のパッドを斜め方向に配置す
ることにより、隣接するボンディングワイヤの相互の接
触を回避することができる。
【００１０】また、上述したボンディングワイヤは、矩
形形状の対角線上に存在する角部に対応する２つの第１
のパッド間に形成されていることが望ましい。対角線上
に形成されたボンディングワイヤを用いることにより、
外周に沿って形成されたボンディングワイヤを用いた場
合に比べて、異なるインダクタンスのコイルを形成する
こと可能になる。
【００１１】また、上述した第１のパッドに接続される
ボンディングワイヤは、第２のパッドに接続されるそれ
以外のボンディングワイヤの形成が終了した後に形成さ
れることが望ましい。これにより、第１のパッドに対応
するボンディングワイヤの形成工程を最後に追加するだ
けでコイルの形成を行うことができるため、工程の変更
を最小限に抑えることができる。
【００１２】また、上述した第１のパッドに接続された
ボンディングワイヤを用いてアンテナ用コイルを形成す
るとともに、このアンテナ用コイルを半導体基板に形成
された回路に接続することが望ましい。これにより、ア
ンテナ用コイルとこれに接続される回路の全体を半導体
基板上に形成することが可能になり、外付け部品として
のアンテナを用いる場合に比べて、部品点数の減少によ
る部品コスト、製造コスト等の低減が可能になる。
【００１３】また、上述した第１のパッドに接続された
ボンディングワイヤを用いてインダクタ用コイルを形成
するとともに、このインダクタ用コイルを半導体基板に
形成された回路に接続することが望ましい。これによ
り、インダクタ用コイルとこれに接続される回路の全体
を半導体基板上に形成することが可能になり、外付け部
品としてのインダクタ用コイルを用いる場合に比べて、
部品点数の減少による部品コスト、製造コスト等の低減
が可能になる。
【００１４】
【発明の実施の形態】以下、本発明を適用した一実施形
態の半導体装置について、図面を参照しながら具体的に
説明する。図１は、本実施形態の半導体装置を示す平面
図である。また、図２は図１に示す半導体装置の部分的
な斜視図である。これらの図に示すように、本実施形態
の半導体装置１０は、矩形形状の半導体基板１２と、こ
の半導体基板１２の４箇所の角部近傍に形成された複数
のパッド２０と、角部以外の各辺に沿った周辺領域に形
成された複数のパッド３０と、隣接するパッド２０間を
接続するボンディングワイヤ４０とを含んで構成されて
いる。
【００１５】ボンディングワイヤ４０は、隣接する角部
に形成された２つのパッド２０間を連続的につないでい
る。具体的には、一の角部にパッド２０ａが、この角部
に隣接する角部にパッド２０ｂがそれぞれ形成されてお
り、これら２つのパッド２０ａ、２０ｂ間をつなぐよう
にボンディングワイヤ４０ａが形成されている。また、
パッド２０ｂが形成された角部に隣接する角部にパッド
２０ｃが形成されており、２つのパッド２０ｂ、２０ｃ
間をつなぐようにボンディングワイヤ４０ｂが形成され
ている。同様に、パッド２０ｃが形成された角部に隣接
する角部にパッド２０ｄが形成されており、２つのパッ
ド２０ｃ、２０ｄ間をつなぐようにボンディングワイヤ
４０ｃが形成されている。さらに、パッド２０ａとパッ
ド２０ｄの間であってパッド２０ａの近傍にパッド３２
が形成されており、パッド２０ｄ、３２間をつなぐよう
にボンディングワイヤ４０ｄが形成されている。このよ
うに、パッド２０ａ、３２によってボンディングワイヤ
４０ａ、４０ｄの各一方端を終端するとともに、パッド
２０ｂ、２０ｃ、２０ｄによってボンディングワイヤ４
０ａ、４０ｂ、４０ｃ、４０ｄのそれぞれを中継するす
ることにより、全体として半導体基板１２の外周に沿っ
てほぼ１周するコイルが形成されている。
【００１６】図３は、本実施形態の半導体装置１０にお
けるボンディングワイヤの形成順序を示す図である。本
実施形態の半導体装置１０が配線基板（図示せず）の所
定位置に固定されると、まず最初に、図３に示すよう
に、角部以外の周辺領域に形成されたパッド３０に対し
てボンディングワイヤ５０を用いたワイヤボンディング
による配線が行われる。この工程は、従来から行われて
いるワイヤボンディング工程と同じである。次に、図１
および図２に示すように、角部あるいは角部近傍に設け
られたパッド２０間あるいはパッド２０、３２間をつな
ぐワイヤボンディングによる配線が行われる。このとき
形成されるボンディングワイヤ４０は、隣接するパッド
２０間あるいはパッド２０とパッド３２との間を飛び越
すように形成されるため、その下側に形成されたパッド
３０やこのパッド３０に接続されたボンディングワイヤ
５０から離間した状態を維持することができる。
【００１７】ところで、上述したボンディングワイヤ４
０によって形成されるコイルは、アンテナ用コイルとし
て使用する場合が考えられる。これにより、アンテナ用
コイルとこれに接続される送信回路や受信回路等の全体
を半導体基板１２上に形成することが可能になり、外付
け部品としてのアンテナを用いる場合に比べて部品点数
の減少による部品コストや製造コストの低減が可能にな
る。
【００１８】あるいは、上述したボンディングワイヤ４
０によって形成されるコイルは、インダクタ用コイルと
して使用する場合が考えられる。これにより、インダク
タ用コイルとこれに接続される発振器や同調回路等の全
体を半導体基板１２上に形成することが可能になり、外
付け部品としてのインダクタ用コイルアンテナを用いる
場合に比べて部品点数の減少による部品コストや製造コ
ストの低減が可能になる。
【００１９】このように、半導体基板１２の４つの角部
近傍に形成されたパッド２０を用いることにより、コイ
ルとして使用するボンディングワイヤ４０を形成してい
るので、半導体基板１２の限られた表面積に対してボン
ディングワイヤ４０の長さを長くすることができ、大き
なインダクタンスを得ることができる。
【００２０】また、一般に半導体基板１２の角部は、内
部回路の配線に用いられるパッド３０が形成されていな
い空き領域となっているため、この領域を用いてコイル
として使用するボンディングワイヤ４０を形成するため
に用いられるパッド２０を形成することにより、半導体
基板１２表面の有効利用を図ることが可能になる。
【００２１】さらに、ボンディングワイヤ４０は、半導
体基板１２の表面から若干隔たった位置に形成されるた
め、このボンディングワイヤ４０をコイルとして用いた
場合に半導体基板１２表面に発生する渦電流を低減する
ことができ、高いＱ値を得ることが可能になる。
【００２２】なお、本発明は上記実施形態に限定される
ものではなく、本発明の要旨の範囲内において種々の変
形実施が可能である。例えば、上述した実施形態では、
半導体基板１２の周辺に沿ってほぼ１周するようにボン
ディングワイヤ４０を形成したが、この周回数を１周未
満あるいは２周以上に設定するようにしてもよい。
【００２３】図４は、ボンディングワイヤ４０の周回数
を２回に設定した半導体装置１０Ａを示す平面図であ
る。図４に示すように、半導体基板１２の一の角部近傍
には、パッド２０、２４、３２が形成されている。２つ
のパッド２０、３２は、一方がコイルの巻始めに、他方
が巻終わりに対応している。パッド２４は、外周側コイ
ルを構成するボンディングワイヤ４０と内周側コイルを
構成するボンディングワイヤ４２とが接続されており、
これらの各コイルを中継接続する。
【００２４】また、それ以外の角部近傍には、パッド２
０、２２が形成されている。これら２つのパッド２０、
２２は、対応する角部に隣接する辺に対して斜め方向に
配置されている。一方のパッド２０は、外周側コイルを
構成する２本のボンディングワイヤ４０が接続されてお
り、これらを中継する。他方のパッド２２は、内周側コ
イルを構成する２本のボンディングワイヤ４２が接続さ
れており、これらを中継する。
【００２５】このように、ボンディングワイヤの周回数
を２あるいはそれ以上に設定することにより、大きなイ
ンダクタンスを有するコイルを形成することが可能にな
る。また、図４に示すように、角部近傍においてパッド
２０、２２を斜め方向に配置することにより、これらの
パッド２０、２２を中継して形成される外周側コイルと
内周側コイルが重なることを防止して、隣接するボンデ
ィングワイヤ４０、４２の相互の接触を回避することが
できる。
【００２６】また、上述した実施形態では、半導体基板
１２の周辺に沿ってボンディングワイヤ４０を形成した
が、矩形形状を有する半導体基板１２の対角線上に存在
する角部に形成されたパッド２０をボンディングワイヤ
で接続するようにしてもよい。
【００２７】図５は、半導体基板１２の対角線上に存在
する２つのパッド２０間をボンディングワイヤ４０Ｂを
介して接続したコイルを有する半導体装置１０Ｂの概略
的な平面図である。図５に示すように、対角線に沿って
形成されたボンディングワイヤを用いることにより、あ
るいはこのボンディングワイヤと図１等に示したボンデ
ィングワイヤ４０等を組み合わせることにより、半導体
基板１２の周辺に沿ってボンディングワイヤ４０を単に
周回させた場合と異なるインダクタンスを有するコイル
を形成することが可能になり、用途に応じて使い分ける
ことができる。
【００２８】また、上述した実施形態では、半導体基板
１２上に１つのコイルを形成する場合を説明したが、半
導体基板１２の表面を区切って、２種類あるいはそれ以
上の数のコイルを形成するようにしてもよい。図６は、
半導体基板１２上に２種類のコイルが形成された半導体
装置１０Ｃの概略的な構成を示す平面図である。図６に
示すように、半導体基板１２の表面を２つの領域に分割
した場合を想定し、各分割領域の周辺に沿って別々にボ
ンディングワイヤを形成することにより、２種類のコイ
ルが形成することが可能になる。これらのコイルの用途
としては、一方をアンテナ用コイルとして使用し、他方
をインダクタ用コイルとして使用する場合や、一方を送
信用のアンテナ用コイルとして使用し、他方を受信用の
アンテナコイルとして使用する場合等が考えられる。
【００２９】
【発明の効果】以上詳細に説明したように、本発明によ
れば、半導体基板の角部近傍に形成された第１のパッド
を用いることにより、コイルとして使用するボンディン
グワイヤを長くすることができ、大きなインダクタンス
を得ることができる。また、一般に半導体基板の角部
は、パッドが形成されていない空き領域となっているた
め、この領域を用いて第１のパッドを形成することによ
り、半導体基板表面の有効利用を図ることが可能にな
る。また、一般にボンディングワイヤは、半導体基板の
表面から若干隔たった位置に形成されるため、このボン
ディングワイヤをコイルとして用いた場合に半導体基板
表面に発生する渦電流を低減することができ、高いＱ値
を得ることが可能になる。
【図面の簡単な説明】
【図１】一実施形態の半導体装置を示す平面図である。
【図２】図１に示す半導体装置の部分的な斜視図であ
る。
【図３】半導体装置におけるボンディングワイヤの形成
順序を示す図である。
【図４】ボンディングワイヤの周回数を２回に設定した
半導体装置を示す平面図である。
【図５】半導体基板の対角線上に存在する２つのパッド
間をボンディングワイヤを介して接続したコイルを有す
る半導体装置の概略的な平面図である。
【図６】半導体基板上に２種類のコイルが形成された半
導体装置の概略的な構成を示す平面図である。
【図７】半導体基板上に形成されたコイルの具体例を示
す図である。
【符号の説明】
１０ 半導体装置 １２ 半導体基板 ２０、２２、３０、３２ パッド ４０、４２、５０ ボンディングワイヤ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 矩形形状を有する半導体基板の角部の近
    傍に形成された第１のパッドと、 少なくとも一方端が前記パッドに接続されたボンディン
    グワイヤと、 を備えることを特徴とする半導体装置。
  2. 【請求項２】 請求項１において、 前記半導体基板は、前記角部を除く周辺領域に、内部回
    路の配線用に用いられる第２のパッドを備えることを特
    徴とする半導体装置。
  3. 【請求項３】 請求項１または２において、 前記ボンディングワイヤは、隣接する角部に対応する２
    つの前記第１のパッド間を連続的につなぐ周回状に形成
    されていることを特徴とする半導体装置。
  4. 【請求項４】 請求項１または２において、 前記第１のパッドは、一の前記角部に対応して複数個が
    形成されており、 前記ボンディングワイヤは、隣接する角部に対応する２
    つの前記第１のパッド間を連続的かつ多重につなぐ周回
    状に形成されていることを特徴とする半導体装置。
  5. 【請求項５】 請求項４において、 一つの前記角部に対応して形成された複数の前記第１の
    パッドは、この角部に隣接する辺に対して斜め方向に配
    置されていることを特徴とする半導体装置。
  6. 【請求項６】 請求項１または２において、 前記ボンディングワイヤは、前記矩形形状の対角線上に
    存在する角部に対応する２つの前記第１のパッド間に形
    成されていることを特徴とする半導体装置。
  7. 【請求項７】 請求項２において、 前記第１のパッドに接続される前記ボンディングワイヤ
    は、前記第２のパッドに接続されるそれ以外のボンディ
    ングワイヤの形成が終了した後に形成されることを特徴
    とする半導体装置。
  8. 【請求項８】 請求項１〜７のいずれかにおいて、 前記第１のパッドに接続された前記ボンディングワイヤ
    を用いてアンテナ用コイルを形成するとともに、このア
    ンテナ用コイルを前記半導体基板に形成された回路に接
    続することを特徴とする半導体装置。
  9. 【請求項９】 請求項１〜７のいずれかにおいて、 前記第１のパッドに接続された前記ボンディングワイヤ
    を用いてインダクタ用コイルを形成するとともに、この
    インダクタ用コイルを前記半導体基板に形成された回路
    に接続することを特徴とする半導体装置。
JP2001224893A 2001-07-25 2001-07-25 半導体装置 Expired - Fee Related JP5214082B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001224893A JP5214082B2 (ja) 2001-07-25 2001-07-25 半導体装置
US10/482,012 US6858946B2 (en) 2001-07-25 2002-06-26 Semiconductor device
PCT/JP2002/006400 WO2003010824A1 (fr) 2001-07-25 2002-06-26 Dispositif a semi-conducteur
TW091114616A TWI272700B (en) 2001-07-25 2002-07-02 Semiconductor device having a coil with large value of Q

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001224893A JP5214082B2 (ja) 2001-07-25 2001-07-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2003037176A true JP2003037176A (ja) 2003-02-07
JP5214082B2 JP5214082B2 (ja) 2013-06-19

Family

ID=19057980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001224893A Expired - Fee Related JP5214082B2 (ja) 2001-07-25 2001-07-25 半導体装置

Country Status (4)

Country Link
US (1) US6858946B2 (ja)
JP (1) JP5214082B2 (ja)
TW (1) TWI272700B (ja)
WO (1) WO2003010824A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295161B2 (en) 2004-08-06 2007-11-13 International Business Machines Corporation Apparatus and methods for constructing antennas using wire bonds as radiating elements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03263366A (ja) * 1990-03-13 1991-11-22 Fujitsu Ltd 半導体装置及びその製造方法
JPH04299565A (ja) * 1991-03-27 1992-10-22 Mitsubishi Electric Corp Ｉｃチップ
JPH1074625A (ja) * 1996-08-30 1998-03-17 Ikeda Takeshi インダクタ素子
JPH11177027A (ja) * 1997-09-15 1999-07-02 Microchip Technol Inc 集積回路半導体チップ及び誘導性コイルを含む片面パッケージ並びにその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795845A (en) * 1972-12-26 1974-03-05 Ibm Semiconductor chip having connecting pads arranged in a non-orthogonal array
JPS62145764A (ja) * 1985-12-19 1987-06-29 Mitsubishi Electric Corp 半導体集積回路
JP2594541B2 (ja) * 1986-03-31 1997-03-26 日本電気株式会社 半導体集積回路
JP2560805B2 (ja) * 1988-10-06 1996-12-04 三菱電機株式会社 半導体装置
IT1252136B (it) * 1991-11-29 1995-06-05 St Microelectronics Srl Struttura di dispositivo a semiconduttore con dissipatore metallico e corpo in plastica, con mezzi per una connessione elettrica al dissipatore di alta affidabilita'
US6091140A (en) * 1998-10-23 2000-07-18 Texas Instruments Incorporated Thin chip-size integrated circuit package
US6373447B1 (en) * 1998-12-28 2002-04-16 Kawasaki Steel Corporation On-chip antenna, and systems utilizing same
US6365978B1 (en) * 1999-04-02 2002-04-02 Texas Instruments Incorporated Electrical redundancy for improved mechanical reliability in ball grid array packages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03263366A (ja) * 1990-03-13 1991-11-22 Fujitsu Ltd 半導体装置及びその製造方法
JPH04299565A (ja) * 1991-03-27 1992-10-22 Mitsubishi Electric Corp Ｉｃチップ
JPH1074625A (ja) * 1996-08-30 1998-03-17 Ikeda Takeshi インダクタ素子
JPH11177027A (ja) * 1997-09-15 1999-07-02 Microchip Technol Inc 集積回路半導体チップ及び誘導性コイルを含む片面パッケージ並びにその製造方法

Also Published As

Publication number Publication date
WO2003010824A1 (fr) 2003-02-06
TWI272700B (en) 2007-02-01
US20040173911A1 (en) 2004-09-09
US6858946B2 (en) 2005-02-22
JP5214082B2 (ja) 2013-06-19

Similar Documents

Publication Publication Date Title
WO2007119294A1 (ja) インダクタ
US5839184A (en) Method for creating on-package inductors for use with integrated circuits
JPH1074625A (ja) インダクタ素子
JP2003037176A (ja) 半導体装置
WO1996042110A1 (fr) Dispositif a semi-conducteurs
JPH10289921A (ja) 半導体装置
JPH11111526A (ja) 巻線型チップインダクタ
JP2005333004A (ja) 半導体装置
JP2008072021A (ja) 磁気デバイス素子、それを含む電子デバイス及び磁気デバイス素子の製造方法
JPS59114807A (ja) プリント多層コイル
JP2003158021A (ja) 巻線型コモンモードチョークコイル
JPH0888313A (ja) 樹脂封止型半導体装置
JP2795251B2 (ja) 半導体装置
JP6662497B1 (ja) Ｒｆｉｄタグ及びその製造方法
JPH06290950A (ja) 薄膜インダクタ
JP2005039023A (ja) インダクタンス素子及びその製造方法
JP2003109824A (ja) 薄型インダクタ
JPH09190923A (ja) プリントインダクタ
JPH10135049A (ja) 伝送用トランス
JP2005259969A (ja) 半導体装置およびその製造方法
JPH0945533A (ja) 巻線チップインダクタ
JPS62154610A (ja) コイルの構造
JPH0531213U (ja) トランス
JP2007123463A (ja) 半導体装置
JP3430964B2 (ja) Ｌｃフィルタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080630

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110902

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120202

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120713

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121012

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees