JP2003023771A - 電流制限回路 - Google Patents
電流制限回路Info
- Publication number
- JP2003023771A JP2003023771A JP2001242974A JP2001242974A JP2003023771A JP 2003023771 A JP2003023771 A JP 2003023771A JP 2001242974 A JP2001242974 A JP 2001242974A JP 2001242974 A JP2001242974 A JP 2001242974A JP 2003023771 A JP2003023771 A JP 2003023771A
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- secondary winding
- voltage
- resistor
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 直流電流をトランスで検出する。
【解決手段】 スイッチング電源装置において、２次側
の整流平滑回路と負荷の間に、磁心に巻かれた第２のト
ランスの１次巻線を直列に挿入し、その２次巻線に直列
に抵抗を接続し、その２次巻線と抵抗からなる直列回路
の両端に信号発生器を接続し、抵抗両端に生じる電圧を
検出してスイッチ素子のオン期間を制御する第２の帰還
制御回路を付加する。
の整流平滑回路と負荷の間に、磁心に巻かれた第２のト
ランスの１次巻線を直列に挿入し、その２次巻線に直列
に抵抗を接続し、その２次巻線と抵抗からなる直列回路
の両端に信号発生器を接続し、抵抗両端に生じる電圧を
検出してスイッチ素子のオン期間を制御する第２の帰還
制御回路を付加する。
Description
【０００１】
【発明の属する技術分野】本発明はスイッチング電源装
置に関し、より具体的には、定電流制御回路及び過電流
保護回路に関する。
置に関し、より具体的には、定電流制御回路及び過電流
保護回路に関する。
【０００２】
【従来の技術】従来方式の１例として図２に示した抵抗
によって生じる電圧を検出してスイッチ素子のオン期間
を制御する方式がある。
によって生じる電圧を検出してスイッチ素子のオン期間
を制御する方式がある。
【０００３】
【発明が解決しようとする課題】図２に示した従来方式
において、抵抗１８両端に生じるドロップ電圧は基準電
源２０の電圧と比較され、ドロップ電圧が基準電源２０
の電圧より大きいときにオペアンプ１９の出力はハイに
なる。オペアンプ１９の出力信号はＰＷＭコンパレータ
８の反転入力に加えられるが、ＰＷＭコンパレータ８の
非反転入力には三角波発生器９から三角波が加えられて
おり、図３に示したように、オペアンプ１９の出力がハ
イになるとＰＷＭコンパレータ８の出力レベルのハイの
期間が短くなり、スイッチ素子２のオン期間が短くな
る。このように抵抗１８両端の電圧が基準電源２０の電
圧より大きくなるとパルス幅を制限して負荷７に流れる
電流を一定にし、または過電流から電源装置を保護して
いる。抵抗１８による電力の損失を小さくするためにド
ロップ電圧を小さく設定し、増幅した後で基準電源２０
の電圧と比較する。そのため、ゲインの高いオペアンプ
１９とそれに供給する電力が必要である。また、増幅率
を極端に大きくすることができないので抵抗１８による
電力損失は存在する。
において、抵抗１８両端に生じるドロップ電圧は基準電
源２０の電圧と比較され、ドロップ電圧が基準電源２０
の電圧より大きいときにオペアンプ１９の出力はハイに
なる。オペアンプ１９の出力信号はＰＷＭコンパレータ
８の反転入力に加えられるが、ＰＷＭコンパレータ８の
非反転入力には三角波発生器９から三角波が加えられて
おり、図３に示したように、オペアンプ１９の出力がハ
イになるとＰＷＭコンパレータ８の出力レベルのハイの
期間が短くなり、スイッチ素子２のオン期間が短くな
る。このように抵抗１８両端の電圧が基準電源２０の電
圧より大きくなるとパルス幅を制限して負荷７に流れる
電流を一定にし、または過電流から電源装置を保護して
いる。抵抗１８による電力の損失を小さくするためにド
ロップ電圧を小さく設定し、増幅した後で基準電源２０
の電圧と比較する。そのため、ゲインの高いオペアンプ
１９とそれに供給する電力が必要である。また、増幅率
を極端に大きくすることができないので抵抗１８による
電力損失は存在する。
【０００４】そこで本発明は電流を検出するために電力
の損失を伴うことがなく、さらに検出した信号を増幅し
たり、また増幅する回路のための直流電力を供給する必
要のない定電流制御回路及び過電流保護回路を提供する
ものである。
の損失を伴うことがなく、さらに検出した信号を増幅し
たり、また増幅する回路のための直流電力を供給する必
要のない定電流制御回路及び過電流保護回路を提供する
ものである。
【０００５】
【課題を解決するための手段】請求項１記載の発明にお
いて、第２のトランスの２次巻線はインダクタンスを有
しているので、この２次巻線と抵抗の直列回路に信号発
生器を接続したとき、抵抗両端には分圧された信号が現
れる。２次巻線のインダクタンスと信号発生器が出力す
る信号の周波数を適当に選べば２次巻線のインピーダン
スが抵抗に対して十分大きくなるので抵抗両端の電圧を
小さくすることができる。しかし、第２のトランスの１
次巻線に所定の値の電流が流れて磁心が磁気飽和を起こ
すと、この２次巻線のインダクタンスは急減し、抵抗両
端に生じる信号が大きくなる。第２の帰還制御回路は抵
抗両端に生じる信号を適当な回路によって処理してスイ
ッチ素子のオン期間を制限する。これによって負荷に流
れる電流は一定に制御され、また、スイッチング電源装
置は過電流から保護される。
いて、第２のトランスの２次巻線はインダクタンスを有
しているので、この２次巻線と抵抗の直列回路に信号発
生器を接続したとき、抵抗両端には分圧された信号が現
れる。２次巻線のインダクタンスと信号発生器が出力す
る信号の周波数を適当に選べば２次巻線のインピーダン
スが抵抗に対して十分大きくなるので抵抗両端の電圧を
小さくすることができる。しかし、第２のトランスの１
次巻線に所定の値の電流が流れて磁心が磁気飽和を起こ
すと、この２次巻線のインダクタンスは急減し、抵抗両
端に生じる信号が大きくなる。第２の帰還制御回路は抵
抗両端に生じる信号を適当な回路によって処理してスイ
ッチ素子のオン期間を制限する。これによって負荷に流
れる電流は一定に制御され、また、スイッチング電源装
置は過電流から保護される。
【０００６】請求項２記載の発明は第２のトランスの２
次巻線に生じる信号発生器の電圧が磁気飽和を起こした
ときに小さくなることを利用している。巻線両端の電圧
が下がるのを検出している点で請求項１記載の発明と異
なっているが、負荷に流れる電流が所定の値に達して磁
心が磁気飽和を起こすという原理は同じであるため、以
降は請求項１記載の発明内容を中心に説明する。
次巻線に生じる信号発生器の電圧が磁気飽和を起こした
ときに小さくなることを利用している。巻線両端の電圧
が下がるのを検出している点で請求項１記載の発明と異
なっているが、負荷に流れる電流が所定の値に達して磁
心が磁気飽和を起こすという原理は同じであるため、以
降は請求項１記載の発明内容を中心に説明する。
【０００７】
【発明の実施の形態】第２のトランスに用いる磁心は巻
線の電流に対して磁気飽和を起こす性質を持ち、かつ飽
和の前後の比透磁率の差が大きい特性のものを用いる。
そして、負荷に流れる電流が第２のトランスの１次巻線
を流れるので、この電流が所定の値に達したときに磁心
が磁気飽和を起こすように磁心と１次巻線の巻数を選ん
でおく。１次巻線に流れる電流は直流であるため磁心内
の磁束密度の変化はほとんどなく、鉄損はゼロと考えて
良い。
線の電流に対して磁気飽和を起こす性質を持ち、かつ飽
和の前後の比透磁率の差が大きい特性のものを用いる。
そして、負荷に流れる電流が第２のトランスの１次巻線
を流れるので、この電流が所定の値に達したときに磁心
が磁気飽和を起こすように磁心と１次巻線の巻数を選ん
でおく。１次巻線に流れる電流は直流であるため磁心内
の磁束密度の変化はほとんどなく、鉄損はゼロと考えて
良い。
【０００８】第２のトランスの１次巻線は整流平滑回路
と負荷の間に直列に挿入されているので、第２のトラン
スの２次巻線側から見たインピーダンスは、２次巻線そ
のもののインピーダンスに、１次巻線に直列につながっ
ているインピーダンスを２次巻線側から見たインピーダ
ンスが並列につながっていると考えて良い。後者のイン
ピーダンスは、１次巻線と２次巻線の巻数比を１：ｎと
して、１次巻線に直列につながっているインピーダンス
をＺとしたとき、ｎ２×Ｚと表すことができる。２次巻
線そのもののインピーダンスとは、Ｚが無限大、すなわ
ち１次巻線がオープンのときのインピーダンスである。
と負荷の間に直列に挿入されているので、第２のトラン
スの２次巻線側から見たインピーダンスは、２次巻線そ
のもののインピーダンスに、１次巻線に直列につながっ
ているインピーダンスを２次巻線側から見たインピーダ
ンスが並列につながっていると考えて良い。後者のイン
ピーダンスは、１次巻線と２次巻線の巻数比を１：ｎと
して、１次巻線に直列につながっているインピーダンス
をＺとしたとき、ｎ２×Ｚと表すことができる。２次巻
線そのもののインピーダンスとは、Ｚが無限大、すなわ
ち１次巻線がオープンのときのインピーダンスである。
【０００９】第２のトランスの１次巻線に直列につなが
っている回路は整流平滑回路と負荷であるが、整流平滑
回路は信号発生器の周波数に対してインピーダンスがほ
とんどゼロであるから、上のＺは負荷のインピーダンス
と考えて良い。第１の帰還制御回路は負荷に並列につな
がっているが、そのインピーダンスが負荷のインピーダ
ンスに対して十分大きいので無視して良い。よって、第
２のトランスの２次巻線側から見たインピーダンスを等
価的に示すと図４のようになる。
っている回路は整流平滑回路と負荷であるが、整流平滑
回路は信号発生器の周波数に対してインピーダンスがほ
とんどゼロであるから、上のＺは負荷のインピーダンス
と考えて良い。第１の帰還制御回路は負荷に並列につな
がっているが、そのインピーダンスが負荷のインピーダ
ンスに対して十分大きいので無視して良い。よって、第
２のトランスの２次巻線側から見たインピーダンスを等
価的に示すと図４のようになる。
【００１０】図４において、負荷のインピーダンスは小
さいが、ｎを適当な大きさに選べばｎ２×Ｚが大きくな
って、２次巻線側から見たインピーダンスは大きくな
る。ｎ２×Ｚが２次巻線そのもののインピーダンスに比
べて十分小さければ、２次巻線側から見たインピーダン
スはｎ２×Ｚが支配的になり、２次巻線そのもののイン
ピーダンスが磁気飽和によって変化してもそれを検出す
ることは難しいが、ｎ２×Ｚが２次巻線そのもののイン
ピーダンスに比べて無視できない値まで大きくなれば２
次巻線そのもののインピーダンスが磁気飽和によって変
化したときにそれを検出することができる。
さいが、ｎを適当な大きさに選べばｎ２×Ｚが大きくな
って、２次巻線側から見たインピーダンスは大きくな
る。ｎ２×Ｚが２次巻線そのもののインピーダンスに比
べて十分小さければ、２次巻線側から見たインピーダン
スはｎ２×Ｚが支配的になり、２次巻線そのもののイン
ピーダンスが磁気飽和によって変化してもそれを検出す
ることは難しいが、ｎ２×Ｚが２次巻線そのもののイン
ピーダンスに比べて無視できない値まで大きくなれば２
次巻線そのもののインピーダンスが磁気飽和によって変
化したときにそれを検出することができる。
【００１１】従って、第２のトランスの１次巻線に流れ
る直流電流によって磁心が磁気飽和を起こすと、２次巻
線そのもののインピーダンスが小さくなるので、２次巻
線側から見たインピーダンスが小さくなり、抵抗両端に
生じる信号発生器の信号レベルが大きくなる。そして、
抵抗両端の信号を検出して、これを第２の帰還制御回路
によって処理してスイッチ素子のオン期間を制御するこ
とができる。
る直流電流によって磁心が磁気飽和を起こすと、２次巻
線そのもののインピーダンスが小さくなるので、２次巻
線側から見たインピーダンスが小さくなり、抵抗両端に
生じる信号発生器の信号レベルが大きくなる。そして、
抵抗両端の信号を検出して、これを第２の帰還制御回路
によって処理してスイッチ素子のオン期間を制御するこ
とができる。
【００１２】
【実施例】図１は請求項１記載の発明をフォワードコン
バータに実施した例を示す回路図である。図において、
ＰＷＭコンパレータ８の非反転入力端子に三角波発生器
９より三角波が入力し、反転入力端子の１つに出力電圧
が基準電圧より高くなると高い電圧を出力するオペアン
プ２１の出力信号が入力し、反転入力端子の別の１つ
に、第２のトランス１０の２次巻線１０ｂと抵抗１１に
よって分圧される信号発生器１２の電圧の抵抗両端に生
じる成分がダイオード１３とコンデンサ１４によって直
流に変換されて入力している。
バータに実施した例を示す回路図である。図において、
ＰＷＭコンパレータ８の非反転入力端子に三角波発生器
９より三角波が入力し、反転入力端子の１つに出力電圧
が基準電圧より高くなると高い電圧を出力するオペアン
プ２１の出力信号が入力し、反転入力端子の別の１つ
に、第２のトランス１０の２次巻線１０ｂと抵抗１１に
よって分圧される信号発生器１２の電圧の抵抗両端に生
じる成分がダイオード１３とコンデンサ１４によって直
流に変換されて入力している。
【００１３】ＰＷＭコンパレータ８の非反転入力端子の
電圧が他の２つの反転入力端子のいずれの電圧よりも高
い間だけＰＷＭコンパレータ８の出力端子に高い電圧が
現れてスイッチ素子２をオン状態にするので、スイッチ
素子２は三角波の周期と同じ周期でオンとオフを繰返
す。出力電圧が高くなるとオペアンプ２１の出力電圧が
高くなるので、ＰＷＭコンパレータ８の出力電圧が高い
期間、すなわちスイッチ素子２のオン期間が短くなる。
電圧が他の２つの反転入力端子のいずれの電圧よりも高
い間だけＰＷＭコンパレータ８の出力端子に高い電圧が
現れてスイッチ素子２をオン状態にするので、スイッチ
素子２は三角波の周期と同じ周期でオンとオフを繰返
す。出力電圧が高くなるとオペアンプ２１の出力電圧が
高くなるので、ＰＷＭコンパレータ８の出力電圧が高い
期間、すなわちスイッチ素子２のオン期間が短くなる。
【００１４】出力電流が大きくなると、あらかじめ設定
された値で第２のトランス１０の磁心が磁気飽和を起こ
し、２次巻線１０ｂのインピーダンスは減少し、その結
果抵抗１１両端に生じる電圧成分の割合が増え、コンデ
ンサ１４に充電される電圧が上昇し、上の出力電圧が高
くなったときと同様にＰＷＭコンパレータ８の出力電圧
の高い期間が短くなり、スイッチ素子２のオン期間が短
くなる。
された値で第２のトランス１０の磁心が磁気飽和を起こ
し、２次巻線１０ｂのインピーダンスは減少し、その結
果抵抗１１両端に生じる電圧成分の割合が増え、コンデ
ンサ１４に充電される電圧が上昇し、上の出力電圧が高
くなったときと同様にＰＷＭコンパレータ８の出力電圧
の高い期間が短くなり、スイッチ素子２のオン期間が短
くなる。
【００１５】スイッチ素子２のオン期間が短くなること
により、出力電圧は下がり、出力電流は所定の値で制限
される。
により、出力電圧は下がり、出力電流は所定の値で制限
される。
【００１６】図１の回路はスイッチング周期が一定のフ
ォワードコンバータに実施した例であるが、スイッチン
グ周期が変化する自励式スイッチング電源装置に応用す
ることもできる。また、フライバックコンバータに応用
することも可能である。
ォワードコンバータに実施した例であるが、スイッチン
グ周期が変化する自励式スイッチング電源装置に応用す
ることもできる。また、フライバックコンバータに応用
することも可能である。
【００１７】図１の回路は出力電流が所定の値に達する
とオン期間を制限する方式をとっているが、出力電流が
所定の値に達したときにスイッチングを停止させる方式
に応用することもできる。
とオン期間を制限する方式をとっているが、出力電流が
所定の値に達したときにスイッチングを停止させる方式
に応用することもできる。
【００１８】図１の回路において、抵抗１１は純抵抗の
他に、信号発生器１２の信号に対してインピーダンスを
持つ、インダクタやコンデンサ、またはそれらの複合部
品であっても良い。
他に、信号発生器１２の信号に対してインピーダンスを
持つ、インダクタやコンデンサ、またはそれらの複合部
品であっても良い。
【００１９】
【発明の効果】出力電流は直流電流であり、従来の常識
ではトランスで検出することは不可能であったが、磁気
飽和によって２次巻線のインピーダンスが変化すること
を利用することによって検出を可能にしたものであり、
応用範囲は広い。
ではトランスで検出することは不可能であったが、磁気
飽和によって２次巻線のインピーダンスが変化すること
を利用することによって検出を可能にしたものであり、
応用範囲は広い。
【図１】請求項１記載の発明の実施例を示す回路図であ
る。
る。
【図２】従来の方式の１例を示す回路図である。
【図３】図２の波形を示す波形図である。
【図４】第２のトランスの２次巻線側から見た等価イン
ピーダンスを示す図である。
ピーダンスを示す図である。
１ 第１のトランス
１ａ １次巻線
１ｂ ２次巻線
２ スイッチ素子
３、４ ダイオード
５ リアクトル
６ コンデンサ
７ 負荷
８ ＰＷＭコンパレータ
９ 三角波発生器
１０ 第２のトランス
１０ａ １次巻線
１０ｂ ２次巻線
１１ 抵抗
１２ 信号発生器
１３ ダイオード
１４ コンデンサ
１５ 基準電源
１６ コンデンサ
１７ 直流電源
１８ 抵抗
１９ オペアンプ
２０ 基準電源
２１ オペアンプ
Claims (2)
- 【請求項１】 第１のトランスの１次巻線と、前記１次
巻線に直列に接続された制御電極を有するスイッチ素子
と、前記第１のトランスの２次巻線と、前記第１のトラ
ンスの２次巻線に生じる交流電圧を直流電圧に変換する
整流平滑回路と、前記直流電圧が供給される負荷と、前
記直流電圧を一定に保つために前記スイッチ素子のオン
期間を制御する第１の帰還制御路回路を備えたスイッチ
ング電源装置において、前記整流平滑回路と前記負荷の
間に直列に挿入された磁心を有する第２のトランスの１
次巻線と、前記第２のトランスの１次巻線に電磁的に結
合している前記第２のトランスの２次巻線と、前記第２
のトランスの２次巻線に交流信号を供給する信号発生器
と、前記第２のトランスの２次巻線と前記信号発生器の
間に直列に挿入された抵抗と、前記抵抗両端に生じる電
圧を検出して前記スイッチ素子のオン期間を制御する第
２の帰還制御回路を付加したことを特徴とするスイッチ
ング電源装置。 - 【請求項２】 前記第２の帰還制御回路が前記第２のト
ランスの２次巻線に生じる電圧を検出して前記スイッチ
素子のオン期間を制御する請求項１記載のスイッチング
電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001242974A JP4893904B2 (ja) | 2001-07-05 | 2001-07-05 | 電流制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001242974A JP4893904B2 (ja) | 2001-07-05 | 2001-07-05 | 電流制限回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003023771A true JP2003023771A (ja) | 2003-01-24 |
| JP4893904B2 JP4893904B2 (ja) | 2012-03-07 |
Family
ID=19073153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001242974A Expired - Fee Related JP4893904B2 (ja) | 2001-07-05 | 2001-07-05 | 電流制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4893904B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63121471A (ja) * | 1986-11-11 | 1988-05-25 | Ricoh Co Ltd | 定電流高圧電源 |
| JPH08249077A (ja) * | 1995-03-10 | 1996-09-27 | Nec Corp | 直流定電流電源装置 |
| JPH0933574A (ja) * | 1995-07-21 | 1997-02-07 | Meisei Electric Co Ltd | 電流検出方法および電流検出装置 |
| JPH11234892A (ja) * | 1998-02-17 | 1999-08-27 | Fujitsu Denso Ltd | スイッチング電源装置の過電流保護回路 |
-
2001
- 2001-07-05 JP JP2001242974A patent/JP4893904B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63121471A (ja) * | 1986-11-11 | 1988-05-25 | Ricoh Co Ltd | 定電流高圧電源 |
| JPH08249077A (ja) * | 1995-03-10 | 1996-09-27 | Nec Corp | 直流定電流電源装置 |
| JPH0933574A (ja) * | 1995-07-21 | 1997-02-07 | Meisei Electric Co Ltd | 電流検出方法および電流検出装置 |
| JPH11234892A (ja) * | 1998-02-17 | 1999-08-27 | Fujitsu Denso Ltd | スイッチング電源装置の過電流保護回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4893904B2 (ja) | 2012-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4613100B2 (ja) | フライフォワード変換器の動作範囲を拡大するための方法及び装置 | |
| KR0134946B1 (ko) | 용접용 인버터 전원 공급 장치 | |
| US5450000A (en) | Using hall device for controlling current in a switchmode circuit | |
| US6349046B2 (en) | Switching power supply circuit | |
| US8971081B2 (en) | High voltage inverter device for delivering a high-power AC high voltage | |
| JP4782459B2 (ja) | 電源装置 | |
| JPH02111258A (ja) | 非線形共振スイッチ及び変換器 | |
| US20090122579A1 (en) | Mixed flyback-forward topology converter with reduced ripple current | |
| JP2005261112A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4893904B2 (ja) | 電流制限回路 | |
| JP4232881B2 (ja) | スイッチング電源 | |
| JPS5944872B2 (ja) | 電力制御回路 | |
| JP4309125B2 (ja) | スイッチング電源装置 | |
| JP2773534B2 (ja) | 直流電源装置 | |
| JP3001057B1 (ja) | スイッチング電源装置及びその制御方法 | |
| JPH0357708B2 (ja) | ||
| JP2000184702A (ja) | 電源装置 | |
| JP3784939B2 (ja) | スイッチングレギュレータ | |
| Rashmi et al. | Design and Implementation of a DCM Flyback Converter with Self-biased and Over-Current Protection Circuit | |
| JP4432454B2 (ja) | 過電流制御装置 | |
| JP2000208352A (ja) | 電流検出装置 | |
| Erickson et al. | Filter Inductor Design | |
| JP2004265102A (ja) | 電圧安定化装置 | |
| JP2000324814A (ja) | スイッチング電源装置 | |
| JPS62285674A (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080605 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110408 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |