JP4893904B2 - 電流制限回路 - Google Patents
電流制限回路 Download PDFInfo
- Publication number
- JP4893904B2 JP4893904B2 JP2001242974A JP2001242974A JP4893904B2 JP 4893904 B2 JP4893904 B2 JP 4893904B2 JP 2001242974 A JP2001242974 A JP 2001242974A JP 2001242974 A JP2001242974 A JP 2001242974A JP 4893904 B2 JP4893904 B2 JP 4893904B2
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- voltage
- secondary winding
- circuit
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はスイッチング電源装置に関し、より具体的には、定電流制御回路及び過電流保護回路に関する。
【０００２】
【従来の技術】
従来方式の１例として図２に示した抵抗によって生じる電圧を検出してスイッチ素子のオン期間を制御する方式がある。
【０００３】
【発明が解決しようとする課題】
図２に示した従来方式において、抵抗１８両端に生じるドロップ電圧は基準電源２０の電圧と比較され、ドロップ電圧が基準電源２０の電圧より大きいときにオペアンプ１９の出力はハイになる。オペアンプ１９の出力信号はＰＷＭコンパレータ８の反転入力に加えられるが、ＰＷＭコンパレータ８の非反転入力には三角波発生器９から三角波が加えられており、図３に示したように、オペアンプ１９の出力がハイになるとＰＷＭコンパレータ８の出力レベルのハイの期間が短くなり、スイッチ素子２のオン期間が短くなる。このように抵抗１８両端の電圧が基準電源２０の電圧より大きくなるとパルス幅を制限して負荷７に流れる電流を一定にし、または過電流から電源装置を保護している。抵抗１８による電力の損失を小さくするためにドロップ電圧を小さく設定し、増幅した後で基準電源２０の電圧と比較する。そのため、ゲインの高いオペアンプ１９とそれに供給する電力が必要である。
また、増幅率を極端に大きくすることができないので抵抗１８による電力損失は存在する。
【０００４】
そこで本発明は電流を検出するために電力の損失を伴うことがなく、さらに検出した信号を増幅したり、また増幅する回路のための直流電力を供給する必要のない定電流制御回路及び過電流保護回路を提供するものである。
【０００５】
【課題を解決するための手段】
請求項１記載の発明において、第２のトランスの２次巻線はインダクタンスを有しているので、この２次巻線と抵抗の直列回路に信号発生器を接続したとき、抵抗両端には分圧された信号が現れる。２次巻線のインダクタンスと信号発生器が出力する信号の周波数を適当に選べば２次巻線のインピーダンスが抵抗に対して十分大きくなるので抵抗両端の電圧を小さくすることができる。しかし、第２のトランスの１次巻線に所定の値の電流が流れて磁心が磁気飽和を起こすと、この２次巻線のインダクタンスは急減し、抵抗両端に生じる信号が大きくなる。第２の帰還制御回路は抵抗両端に生じる信号を適当な回路によって処理してスイッチ素子のオン期間を制限する。これによって負荷に流れる電流は一定に制御され、また、スイッチング電源装置は過電流から保護される。
【０００６】
請求項２記載の発明は第２のトランスの２次巻線に生じる信号発生器の電圧が磁気飽和を起こしたときに小さくなることを利用している。巻線両端の電圧が下がるのを検出している点で請求項１記載の発明と異なっているが、負荷に流れる電流が所定の値に達して磁心が磁気飽和を起こすという原理は同じであるため、以降は請求項１記載の発明内容を中心に説明する。
【０００７】
【発明の実施の形態】
第２のトランスに用いる磁心は巻線の電流に対して磁気飽和を起こす性質を持ち、かつ飽和の前後の比透磁率の差が大きい特性のものを用いる。そして、負荷に流れる電流が第２のトランスの１次巻線を流れるので、この電流が所定の値に達したときに磁心が磁気飽和を起こすように磁心と１次巻線の巻数を選んでおく。
１次巻線に流れる電流は直流であるため磁心内の磁束密度の変化はほとんどなく、鉄損はゼロと考えて良い。
【０００８】
第２のトランスの１次巻線は整流平滑回路と負荷の間に直列に挿入されているので、第２のトランスの２次巻線側から見たインピーダンスは、２次巻線そのもののインピーダンスに、１次巻線に直列につながっているインピーダンスを２次巻線側から見たインピーダンスが並列につながっていると考えて良い。後者のインピーダンスは、１次巻線と２次巻線の巻数比を１：ｎとして、１次巻線に直列につながっているインピーダンスをＺとしたとき、ｎ２×Ｚと表すことができる。２次巻線そのもののインピーダンスとは、Ｚが無限大、すなわち１次巻線がオープンのときのインピーダンスである。
【０００９】
第２のトランスの１次巻線に直列につながっている回路は整流平滑回路と負荷であるが、整流平滑回路は信号発生器の周波数に対してインピーダンスがほとんどゼロであるから、上のＺは負荷のインピーダンスと考えて良い。第１の帰還制御回路は負荷に並列につながっているが、そのインピーダンスが負荷のインピーダンスに対して十分大きいので無視して良い。よって、第２のトランスの２次巻線側から見たインピーダンスを等価的に示すと図４のようになる。
【００１０】
図４において、負荷のインピーダンスは小さいが、ｎを適当な大きさに選べばｎ２×Ｚが大きくなって、２次巻線側から見たインピーダンスは大きくなる。ｎ２×Ｚが２次巻線そのもののインピーダンスに比べて十分小さければ、２次巻線側から見たインピーダンスはｎ２×Ｚが支配的になり、２次巻線そのもののインピーダンスが磁気飽和によって変化してもそれを検出することは難しいが、ｎ２×Ｚが２次巻線そのもののインピーダンスに比べて無視できない値まで大きくなれば２次巻線そのもののインピーダンスが磁気飽和によって変化したときにそれを検出することができる。
【００１１】
従って、第２のトランスの１次巻線に流れる直流電流によって磁心が磁気飽和を起こすと、２次巻線そのもののインピーダンスが小さくなるので、２次巻線側から見たインピーダンスが小さくなり、抵抗両端に生じる信号発生器の信号レベルが大きくなる。そして、抵抗両端の信号を検出して、これを第２の帰還制御回路によって処理してスイッチ素子のオン期間を制御することができる。
【００１２】
【実施例】
図１は請求項１記載の発明をフォワードコンバータに実施した例を示す回路図である。図において、ＰＷＭコンパレータ８の非反転入力端子に三角波発生器９より三角波が入力し、反転入力端子の１つに出力電圧が基準電圧より高くなると高い電圧を出力するオペアンプ２１の出力信号が入力し、反転入力端子の別の１つに、第２のトランス１０の２次巻線１０ｂと抵抗１１によって分圧される信号発生器１２の電圧の抵抗両端に生じる成分がダイオード１３とコンデンサ１４によって直流に変換されて入力している。
【００１３】
ＰＷＭコンパレータ８の非反転入力端子の電圧が他の２つの反転入力端子のいずれの電圧よりも高い間だけＰＷＭコンパレータ８の出力端子に高い電圧が現れてスイッチ素子２をオン状態にするので、スイッチ素子２は三角波の周期と同じ周期でオンとオフを繰返す。出力電圧が高くなるとオペアンプ２１の出力電圧が高くなるので、ＰＷＭコンパレータ８の出力電圧が高い期間、すなわちスイッチ素子２のオン期間が短くなる。
【００１４】
出力電流が大きくなると、あらかじめ設定された値で第２のトランス１０の磁心が磁気飽和を起こし、２次巻線１０ｂのインピーダンスは減少し、その結果抵抗１１両端に生じる電圧成分の割合が増え、コンデンサ１４に充電される電圧が上昇し、上の出力電圧が高くなったときと同様にＰＷＭコンパレータ８の出力電圧の高い期間が短くなり、スイッチ素子２のオン期間が短くなる。
【００１５】
スイッチ素子２のオン期間が短くなることにより、出力電圧は下がり、出力電流は所定の値で制限される。
【００１６】
図１の回路はスイッチング周期が一定のフォワードコンバータに実施した例であるが、スイッチング周期が変化する自励式スイッチング電源装置に応用することもできる。また、フライバックコンバータに応用することも可能である。
【００１７】
図１の回路は出力電流が所定の値に達するとオン期間を制限する方式をとっているが、出力電流が所定の値に達したときにスイッチングを停止させる方式に応用することもできる。
【００１８】
図１の回路において、抵抗１１は純抵抗の他に、信号発生器１２の信号に対してインピーダンスを持つ、インダクタやコンデンサ、またはそれらの複合部品であっても良い。
【００１９】
【発明の効果】
出力電流は直流電流であり、従来の常識ではトランスで検出することは不可能であったが、磁気飽和によって２次巻線のインピーダンスが変化することを利用することによって検出を可能にしたものであり、応用範囲は広い。
【図面の簡単な説明】
【図１】請求項１記載の発明の実施例を示す回路図である。
【図２】従来の方式の１例を示す回路図である。
【図３】図２の波形を示す波形図である。
【図４】第２のトランスの２次巻線側から見た等価インピーダンスを示す図である。
【符号の説明】
１ 第１のトランス
１ａ １次巻線
１ｂ ２次巻線
２ スイッチ素子
３、４ ダイオード
５ リアクトル
６ コンデンサ
７ 負荷
８ ＰＷＭコンパレータ
９ 三角波発生器
１０ 第２のトランス
１０ａ １次巻線
１０ｂ ２次巻線
１１ 抵抗
１２ 信号発生器
１３ ダイオード
１４ コンデンサ
１５ 基準電源
１６ コンデンサ
１７ 直流電源
１８ 抵抗
１９ オペアンプ
２０ 基準電源
２１ オペアンプ
【発明の属する技術分野】
本発明はスイッチング電源装置に関し、より具体的には、定電流制御回路及び過電流保護回路に関する。
【０００２】
【従来の技術】
従来方式の１例として図２に示した抵抗によって生じる電圧を検出してスイッチ素子のオン期間を制御する方式がある。
【０００３】
【発明が解決しようとする課題】
図２に示した従来方式において、抵抗１８両端に生じるドロップ電圧は基準電源２０の電圧と比較され、ドロップ電圧が基準電源２０の電圧より大きいときにオペアンプ１９の出力はハイになる。オペアンプ１９の出力信号はＰＷＭコンパレータ８の反転入力に加えられるが、ＰＷＭコンパレータ８の非反転入力には三角波発生器９から三角波が加えられており、図３に示したように、オペアンプ１９の出力がハイになるとＰＷＭコンパレータ８の出力レベルのハイの期間が短くなり、スイッチ素子２のオン期間が短くなる。このように抵抗１８両端の電圧が基準電源２０の電圧より大きくなるとパルス幅を制限して負荷７に流れる電流を一定にし、または過電流から電源装置を保護している。抵抗１８による電力の損失を小さくするためにドロップ電圧を小さく設定し、増幅した後で基準電源２０の電圧と比較する。そのため、ゲインの高いオペアンプ１９とそれに供給する電力が必要である。
また、増幅率を極端に大きくすることができないので抵抗１８による電力損失は存在する。
【０００４】
そこで本発明は電流を検出するために電力の損失を伴うことがなく、さらに検出した信号を増幅したり、また増幅する回路のための直流電力を供給する必要のない定電流制御回路及び過電流保護回路を提供するものである。
【０００５】
【課題を解決するための手段】
請求項１記載の発明において、第２のトランスの２次巻線はインダクタンスを有しているので、この２次巻線と抵抗の直列回路に信号発生器を接続したとき、抵抗両端には分圧された信号が現れる。２次巻線のインダクタンスと信号発生器が出力する信号の周波数を適当に選べば２次巻線のインピーダンスが抵抗に対して十分大きくなるので抵抗両端の電圧を小さくすることができる。しかし、第２のトランスの１次巻線に所定の値の電流が流れて磁心が磁気飽和を起こすと、この２次巻線のインダクタンスは急減し、抵抗両端に生じる信号が大きくなる。第２の帰還制御回路は抵抗両端に生じる信号を適当な回路によって処理してスイッチ素子のオン期間を制限する。これによって負荷に流れる電流は一定に制御され、また、スイッチング電源装置は過電流から保護される。
【０００６】
請求項２記載の発明は第２のトランスの２次巻線に生じる信号発生器の電圧が磁気飽和を起こしたときに小さくなることを利用している。巻線両端の電圧が下がるのを検出している点で請求項１記載の発明と異なっているが、負荷に流れる電流が所定の値に達して磁心が磁気飽和を起こすという原理は同じであるため、以降は請求項１記載の発明内容を中心に説明する。
【０００７】
【発明の実施の形態】
第２のトランスに用いる磁心は巻線の電流に対して磁気飽和を起こす性質を持ち、かつ飽和の前後の比透磁率の差が大きい特性のものを用いる。そして、負荷に流れる電流が第２のトランスの１次巻線を流れるので、この電流が所定の値に達したときに磁心が磁気飽和を起こすように磁心と１次巻線の巻数を選んでおく。
１次巻線に流れる電流は直流であるため磁心内の磁束密度の変化はほとんどなく、鉄損はゼロと考えて良い。
【０００８】
第２のトランスの１次巻線は整流平滑回路と負荷の間に直列に挿入されているので、第２のトランスの２次巻線側から見たインピーダンスは、２次巻線そのもののインピーダンスに、１次巻線に直列につながっているインピーダンスを２次巻線側から見たインピーダンスが並列につながっていると考えて良い。後者のインピーダンスは、１次巻線と２次巻線の巻数比を１：ｎとして、１次巻線に直列につながっているインピーダンスをＺとしたとき、ｎ２×Ｚと表すことができる。２次巻線そのもののインピーダンスとは、Ｚが無限大、すなわち１次巻線がオープンのときのインピーダンスである。
【０００９】
第２のトランスの１次巻線に直列につながっている回路は整流平滑回路と負荷であるが、整流平滑回路は信号発生器の周波数に対してインピーダンスがほとんどゼロであるから、上のＺは負荷のインピーダンスと考えて良い。第１の帰還制御回路は負荷に並列につながっているが、そのインピーダンスが負荷のインピーダンスに対して十分大きいので無視して良い。よって、第２のトランスの２次巻線側から見たインピーダンスを等価的に示すと図４のようになる。
【００１０】
図４において、負荷のインピーダンスは小さいが、ｎを適当な大きさに選べばｎ２×Ｚが大きくなって、２次巻線側から見たインピーダンスは大きくなる。ｎ２×Ｚが２次巻線そのもののインピーダンスに比べて十分小さければ、２次巻線側から見たインピーダンスはｎ２×Ｚが支配的になり、２次巻線そのもののインピーダンスが磁気飽和によって変化してもそれを検出することは難しいが、ｎ２×Ｚが２次巻線そのもののインピーダンスに比べて無視できない値まで大きくなれば２次巻線そのもののインピーダンスが磁気飽和によって変化したときにそれを検出することができる。
【００１１】
従って、第２のトランスの１次巻線に流れる直流電流によって磁心が磁気飽和を起こすと、２次巻線そのもののインピーダンスが小さくなるので、２次巻線側から見たインピーダンスが小さくなり、抵抗両端に生じる信号発生器の信号レベルが大きくなる。そして、抵抗両端の信号を検出して、これを第２の帰還制御回路によって処理してスイッチ素子のオン期間を制御することができる。
【００１２】
【実施例】
図１は請求項１記載の発明をフォワードコンバータに実施した例を示す回路図である。図において、ＰＷＭコンパレータ８の非反転入力端子に三角波発生器９より三角波が入力し、反転入力端子の１つに出力電圧が基準電圧より高くなると高い電圧を出力するオペアンプ２１の出力信号が入力し、反転入力端子の別の１つに、第２のトランス１０の２次巻線１０ｂと抵抗１１によって分圧される信号発生器１２の電圧の抵抗両端に生じる成分がダイオード１３とコンデンサ１４によって直流に変換されて入力している。
【００１３】
ＰＷＭコンパレータ８の非反転入力端子の電圧が他の２つの反転入力端子のいずれの電圧よりも高い間だけＰＷＭコンパレータ８の出力端子に高い電圧が現れてスイッチ素子２をオン状態にするので、スイッチ素子２は三角波の周期と同じ周期でオンとオフを繰返す。出力電圧が高くなるとオペアンプ２１の出力電圧が高くなるので、ＰＷＭコンパレータ８の出力電圧が高い期間、すなわちスイッチ素子２のオン期間が短くなる。
【００１４】
出力電流が大きくなると、あらかじめ設定された値で第２のトランス１０の磁心が磁気飽和を起こし、２次巻線１０ｂのインピーダンスは減少し、その結果抵抗１１両端に生じる電圧成分の割合が増え、コンデンサ１４に充電される電圧が上昇し、上の出力電圧が高くなったときと同様にＰＷＭコンパレータ８の出力電圧の高い期間が短くなり、スイッチ素子２のオン期間が短くなる。
【００１５】
スイッチ素子２のオン期間が短くなることにより、出力電圧は下がり、出力電流は所定の値で制限される。
【００１６】
図１の回路はスイッチング周期が一定のフォワードコンバータに実施した例であるが、スイッチング周期が変化する自励式スイッチング電源装置に応用することもできる。また、フライバックコンバータに応用することも可能である。
【００１７】
図１の回路は出力電流が所定の値に達するとオン期間を制限する方式をとっているが、出力電流が所定の値に達したときにスイッチングを停止させる方式に応用することもできる。
【００１８】
図１の回路において、抵抗１１は純抵抗の他に、信号発生器１２の信号に対してインピーダンスを持つ、インダクタやコンデンサ、またはそれらの複合部品であっても良い。
【００１９】
【発明の効果】
出力電流は直流電流であり、従来の常識ではトランスで検出することは不可能であったが、磁気飽和によって２次巻線のインピーダンスが変化することを利用することによって検出を可能にしたものであり、応用範囲は広い。
【図面の簡単な説明】
【図１】請求項１記載の発明の実施例を示す回路図である。
【図２】従来の方式の１例を示す回路図である。
【図３】図２の波形を示す波形図である。
【図４】第２のトランスの２次巻線側から見た等価インピーダンスを示す図である。
【符号の説明】
１ 第１のトランス
１ａ １次巻線
１ｂ ２次巻線
２ スイッチ素子
３、４ ダイオード
５ リアクトル
６ コンデンサ
７ 負荷
８ ＰＷＭコンパレータ
９ 三角波発生器
１０ 第２のトランス
１０ａ １次巻線
１０ｂ ２次巻線
１１ 抵抗
１２ 信号発生器
１３ ダイオード
１４ コンデンサ
１５ 基準電源
１６ コンデンサ
１７ 直流電源
１８ 抵抗
１９ オペアンプ
２０ 基準電源
２１ オペアンプ
Claims (1)
- 第１のトランスの１次巻線と、前記１次巻線に直列に接続された制御電極を有するスイッチ素子と、前記第１のトランスの２次巻線と、前記第１のトランスの２次巻線に生じる交流電圧を直流電圧に変換する整流平滑回路と、前記直流電圧が供給される負荷と、前記直流電圧を一定に保つために前記スイッチ素子のオン期間を制御する第１の帰還制御路回路を備えたスイッチング電源装置において、前記整流平滑回路と前記負荷の間に直列に挿入された磁心を有する第２のトランスの１次巻線と、前記第２のトランスの１次巻線に電磁的に結合している前記第２のトランスの２次巻線と、前記第２のトランスの２次巻線に交流信号を供給する信号発生器と、前記第２のトランスの２次巻線と前記信号発生器の直列回路に並列に接続された抵抗と、前記抵抗両端に生じる電圧を検出して前記スイッチ素子のオン期間を制御する第２の帰還制御回路を付加したことを特徴とするスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001242974A JP4893904B2 (ja) | 2001-07-05 | 2001-07-05 | 電流制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001242974A JP4893904B2 (ja) | 2001-07-05 | 2001-07-05 | 電流制限回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003023771A JP2003023771A (ja) | 2003-01-24 |
| JP4893904B2 true JP4893904B2 (ja) | 2012-03-07 |
Family
ID=19073153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001242974A Expired - Fee Related JP4893904B2 (ja) | 2001-07-05 | 2001-07-05 | 電流制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4893904B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63121471A (ja) * | 1986-11-11 | 1988-05-25 | Ricoh Co Ltd | 定電流高圧電源 |
| JP2708003B2 (ja) * | 1995-03-10 | 1998-02-04 | 日本電気株式会社 | 直流定電流電源装置 |
| JPH0933574A (ja) * | 1995-07-21 | 1997-02-07 | Meisei Electric Co Ltd | 電流検出方法および電流検出装置 |
| JP3415759B2 (ja) * | 1998-02-17 | 2003-06-09 | 富士通アクセス株式会社 | スイッチング電源装置の過電流保護回路 |
-
2001
- 2001-07-05 JP JP2001242974A patent/JP4893904B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003023771A (ja) | 2003-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4613100B2 (ja) | フライフォワード変換器の動作範囲を拡大するための方法及び装置 | |
| US5450000A (en) | Using hall device for controlling current in a switchmode circuit | |
| US6349046B2 (en) | Switching power supply circuit | |
| EP0590999A2 (en) | Switching power supply | |
| JPH0254027B2 (ja) | ||
| JP2006253618A (ja) | 電源装置およびトランス | |
| JP2006517379A (ja) | スイッチング電源出力電流の改善された検出方法 | |
| JP4893904B2 (ja) | 電流制限回路 | |
| JPH02503621A (ja) | 非飽和磁気増幅制御器 | |
| JP4232881B2 (ja) | スイッチング電源 | |
| JPS6151514B2 (ja) | ||
| JP3691386B2 (ja) | チョークコイル内蔵回路の電流検出装置 | |
| JP4309125B2 (ja) | スイッチング電源装置 | |
| JP3001057B1 (ja) | スイッチング電源装置及びその制御方法 | |
| JP2773534B2 (ja) | 直流電源装置 | |
| JP2003047241A (ja) | スイッチング電源装置 | |
| JPH0550713U (ja) | 変圧器 | |
| JP4232127B2 (ja) | フライバックコンバータ | |
| JPH0357708B2 (ja) | ||
| JP6632067B2 (ja) | スイッチング電源装置 | |
| JPS5842884B2 (ja) | ジキゾウフクキガタチヨクリユウアンテイカデンゲン | |
| JP3784939B2 (ja) | スイッチングレギュレータ | |
| KR830001370Y1 (ko) | 안정화 전원 회로 | |
| JP2500989Y2 (ja) | スイッチング電源 | |
| JP2577315Y2 (ja) | スイッチングレギュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080605 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110408 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |