JP2003022034A5 - - Google Patents

Download PDF

Info

Publication number
JP2003022034A5
JP2003022034A5 JP2001208724A JP2001208724A JP2003022034A5 JP 2003022034 A5 JP2003022034 A5 JP 2003022034A5 JP 2001208724 A JP2001208724 A JP 2001208724A JP 2001208724 A JP2001208724 A JP 2001208724A JP 2003022034 A5 JP2003022034 A5 JP 2003022034A5
Authority
JP
Japan
Prior art keywords
control member
position control
substrate
active element
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001208724A
Other languages
English (en)
Other versions
JP3696132B2 (ja
JP2003022034A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2001208724A priority Critical patent/JP3696132B2/ja
Priority claimed from JP2001208724A external-priority patent/JP3696132B2/ja
Priority to KR10-2002-0039600A priority patent/KR100521818B1/ko
Priority to US10/190,663 priority patent/US6828657B2/en
Publication of JP2003022034A publication Critical patent/JP2003022034A/ja
Publication of JP2003022034A5 publication Critical patent/JP2003022034A5/ja
Application granted granted Critical
Publication of JP3696132B2 publication Critical patent/JP3696132B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (11)

  1. 基板と、
    この基板上に、その内側に前記基板が露出するような所定空間を形成するように配置され、かつその内側側面が傾斜している位置制御部材と、
    前記所定空間に適合するように配置され、かつその外形側面として前記位置制御部材の内側側面とほぼ同じである傾斜した側面を少なくとも一部に有するアクティブ素子と、
    このアクティブ素子を前記基板または前記位置制御部材と接着する接着部と、
    を具備し、
    前記基板と前記接着部との濡れ性は、前記位置制御部材前記接着部との濡れ性よりも高いことを特徴とするアクティブマトリクス基板。
  2. 基板と、
    この基板上に、その内側に所定空間を形成するように配置され、かつその内側側面が傾斜している位置制御部材と、
    前記所定空間に適合するように配置され、かつその外形側面として前記位置制御部材の内側側面とほぼ同じである傾斜した側面を少なくとも一部に有するアクティブ素子と、
    このアクティブ素子を前記基板または前記位置制御部材と接着する接着部と、
    を具備し、
    前記位置制御部材は、その内側側面につながる底部を有することを特徴とするアクティブマトリクス基板。
  3. 前記濡れ性の測定を、前記位置制御部材と前記接着部との接触角の大きさを測定することによって行い、この接触角を70°以上とすることを特徴とする請求項1もしくは2記載のアクティブマトリクス基板。
  4. 前記アクティブ素子の下面にエッチングストッパー層を設けることを特徴とする請求項1もしくは2記載のアクティブマトリクス基板。
  5. 前記位置制御部材は、その側面に少なくとも1つの切れ目または穴を有することを特徴とする請求項1もしくは2記載のアクティブマトリクス基板。
  6. 前記アクティブ素子の形状が回転対称性を持たないことを特徴とする請求項1もしくは2記載のアクティブマトリクス基板。
  7. 前記アクティブ素子及び前記位置制御部材の、傾斜した側面を同一とすることを特徴とする請求項1もしくは2記載のアクティブマトリクス基板。
  8. 前記基板面から前記アクティブ素子上面までの高さが、前記基板面から前記位置制御部材上面までの高さ以上であることを特徴とする請求項1もしくは2記載のアクティブマトリクス基板。
  9. 前記基板面から前記位置制御部材上面までの高さが0.3μm以上5μm以下であることを特徴とする請求項1もしくは2記載のアクティブマトリクス基板。
  10. 第1の基板上にアクティブ素子を形成する素子形成工程と、
    前記アクティブ素子を第2の基板に転写する第1の転写工程と、
    前記アクティブ素子がその外形側面に傾斜を有するよう加工する素子加工工程と、
    第3の基板上に、内側に前記第3の基板が露出するような所定空間を形成するように配置され、かつその内側側面が前記傾斜を有する位置制御部材を形成する位置制御部材形成工程と、
    前記位置制御部材の内側に接着部を形成する接着部形成工程と、
    前記素子加工工程及び前記接着部形成工程の後に前記アクティブ素子と前記位置制御部材とを位置あわせして前記アクティブ素子を前記接着部に接着させる第2の転写工程と、
    を具備し、
    前記第3の基板と前記接着部との濡れ性を、前記位置制御部材前記接着部との濡れ性よりも高くしたことを特徴とするアクティブマトリクス基板の製造方法。
  11. 第1の基板上にアクティブ素子を形成する素子形成工程と、
    前記アクティブ素子を第2の基板に転写する第1の転写工程と、
    前記アクティブ素子がその外形側面に傾斜を有するよう加工する素子加工工程と、
    第3の基板上に、内側に所定空間を形成するように配置され、かつその内側側面が前記傾斜を有する位置制御部材を形成する位置制御部材形成工程と、
    前記位置制御部材の内側に接着部を形成する接着部形成工程と、
    前記素子加工工程及び前記接着部形成工程の後に前記アクティブ素子と前記位置制御部材とを位置あわせして前記アクティブ素子を前記接着部に接着させる第2の転写工程と、
    を具備し、
    前記位置制御部材は、その内側側面につながる底部を有することを特徴とするアクティブマトリクス基板の製造方法。
JP2001208724A 2001-07-10 2001-07-10 アクティブマトリクス基板及びその製造方法 Expired - Fee Related JP3696132B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001208724A JP3696132B2 (ja) 2001-07-10 2001-07-10 アクティブマトリクス基板及びその製造方法
KR10-2002-0039600A KR100521818B1 (ko) 2001-07-10 2002-07-09 액티브 매트릭스 기판 및 그 제조 방법
US10/190,663 US6828657B2 (en) 2001-07-10 2002-07-09 Active matrix substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001208724A JP3696132B2 (ja) 2001-07-10 2001-07-10 アクティブマトリクス基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2003022034A JP2003022034A (ja) 2003-01-24
JP2003022034A5 true JP2003022034A5 (ja) 2004-12-02
JP3696132B2 JP3696132B2 (ja) 2005-09-14

Family

ID=19044490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001208724A Expired - Fee Related JP3696132B2 (ja) 2001-07-10 2001-07-10 アクティブマトリクス基板及びその製造方法

Country Status (3)

Country Link
US (1) US6828657B2 (ja)
JP (1) JP3696132B2 (ja)
KR (1) KR100521818B1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3447619B2 (ja) * 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
JP3696131B2 (ja) * 2001-07-10 2005-09-14 株式会社東芝 アクティブマトリクス基板及びその製造方法
JP3946683B2 (ja) * 2003-09-25 2007-07-18 株式会社東芝 アクティブマトリクス基板の製造方法
JP4351012B2 (ja) * 2003-09-25 2009-10-28 浜松ホトニクス株式会社 半導体装置
JP4494745B2 (ja) * 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
JP4494746B2 (ja) * 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
KR100709255B1 (ko) * 2005-08-11 2007-04-19 삼성에스디아이 주식회사 평판 표시 장치 및 그 제조 방법
DE102005043657B4 (de) * 2005-09-13 2011-12-15 Infineon Technologies Ag Chipmodul, Verfahren zur Verkapselung eines Chips und Verwendung eines Verkapselungsmaterials
US20080122119A1 (en) * 2006-08-31 2008-05-29 Avery Dennison Corporation Method and apparatus for creating rfid devices using masking techniques
KR101446226B1 (ko) * 2006-11-27 2014-10-01 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
US8630326B2 (en) 2009-10-13 2014-01-14 Skorpios Technologies, Inc. Method and system of heterogeneous substrate bonding for photonic integration
US8735191B2 (en) 2012-01-04 2014-05-27 Skorpios Technologies, Inc. Method and system for template assisted wafer bonding using pedestals
US9922967B2 (en) 2010-12-08 2018-03-20 Skorpios Technologies, Inc. Multilevel template assisted wafer bonding
US9209142B1 (en) * 2014-09-05 2015-12-08 Skorpios Technologies, Inc. Semiconductor bonding with compliant resin and utilizing hydrogen implantation for transfer-wafer removal
KR102402999B1 (ko) * 2015-08-31 2022-05-30 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
US9887119B1 (en) * 2016-09-30 2018-02-06 International Business Machines Corporation Multi-chip package assembly
CN108598089B (zh) * 2018-04-27 2020-09-29 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
CN112490174A (zh) * 2020-11-26 2021-03-12 深圳麦沄显示技术有限公司 一种芯片器件的转移方法
JP7425246B1 (ja) 2022-12-16 2024-01-30 厦門市芯穎顕示科技有限公司 移載キャリア、移載アセンブリ及びマイクロデバイスの移載方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5764776A (en) * 1980-10-09 1982-04-20 Nippon Denshi Kogyo Shinko Liquid crystal display unit
FR2679057B1 (fr) * 1991-07-11 1995-10-20 Morin Francois Structure d'ecran a cristal liquide, a matrice active et a haute definition.
JPH06230426A (ja) * 1993-02-04 1994-08-19 Fuji Xerox Co Ltd 液晶表示装置
US5904545A (en) 1993-12-17 1999-05-18 The Regents Of The University Of California Apparatus for fabricating self-assembling microstructures
US5545291A (en) 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
JP3447619B2 (ja) 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
TW515109B (en) * 1999-06-28 2002-12-21 Semiconductor Energy Lab EL display device and electronic device

Similar Documents

Publication Publication Date Title
JP2003022034A5 (ja)
US7485956B2 (en) Microelectronic package optionally having differing cover and device thermal expansivities
US7615835B2 (en) Package for semiconductor acceleration sensor
US7619304B2 (en) Panel and semiconductor component having a composite board with semiconductor chips and plastic package molding compound and method for the production thereof
US20090321867A1 (en) Method for production of packaged electronic components, and a packaged electronic component
JP2004506180A5 (ja)
JP2018006759A (ja) センサパッケージ構造
JP2009289930A5 (ja)
JP6479099B2 (ja) センサパッケージ構造
JP5269990B2 (ja) 湿度検出センサパッケージの製造方法
JP2007127607A (ja) センサブロック
EP1039539A3 (en) Ceramic circuit board
JP2019050396A (ja) パターン化されたインターポーザを備えるパッケージ化マイクロチップ
EP0898305A3 (en) Structure and method for packaging semiconductor chip
US7033914B2 (en) Method of making a package structure by dicing a wafer from the backside surface thereof
JP2003068779A5 (ja)
TWI492344B (zh) 半導體封裝件及其製法
JP2003309135A (ja) セラミックチップパッケージの製造方法
US20060283248A1 (en) Semiconductor sensor and method of manufacturing the same
TWI531473B (zh) 環境敏感電子元件封裝體及其製作方法
JP2007080884A5 (ja)
JP2002057280A (ja) 半導体装置
JP2001284603A5 (ja)
JP5163363B2 (ja) 半導体センサ装置
JPH10209205A (ja) チップの実装構造