JP2002533936A - 溝型のゲート電極および本体領域内で付加的に高度にドープされた層を有する電界効果型トランジスタ装置 - Google Patents

溝型のゲート電極および本体領域内で付加的に高度にドープされた層を有する電界効果型トランジスタ装置

Info

Publication number
JP2002533936A
JP2002533936A JP2000590223A JP2000590223A JP2002533936A JP 2002533936 A JP2002533936 A JP 2002533936A JP 2000590223 A JP2000590223 A JP 2000590223A JP 2000590223 A JP2000590223 A JP 2000590223A JP 2002533936 A JP2002533936 A JP 2002533936A
Authority
JP
Japan
Prior art keywords
region
groove
conductivity type
substrate
transistor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000590223A
Other languages
English (en)
Other versions
JP4017826B2 (ja
Inventor
プフィルシュ フランク
シェファー カールステン
Original Assignee
インフィネオン テクノロジース アクチエンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジース アクチエンゲゼルシャフト filed Critical インフィネオン テクノロジース アクチエンゲゼルシャフト
Publication of JP2002533936A publication Critical patent/JP2002533936A/ja
Application granted granted Critical
Publication of JP4017826B2 publication Critical patent/JP4017826B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 溝型のゲート電極を有する電界効果型トランジスタ装置およびその製造法が記載されており、この場合ソースの導電性もしくはチャンネル領域内での使用電圧に影響を及ぼすために使用される、付加的に高度にドープされた層は、本体領域内でソースの下方に設けられている。それによって、制御できない破壊電流ならびにラッチアップ効果は、回避されうる。

Description

【発明の詳細な説明】
【０００１】 本発明は、溝型のゲート電極を有する電界効果型トランジスタに関し、この場
合には、交差ゲート溝によってトランジスタのセル構造が生じることが設けられ
ていてもよい。この場合、交差溝は、十分に通じている溝が交差点で交差してい
るかまたは溝が末端で一定の角度、例えば直角で互いに結合しているような構造
体である。この場合、トランジスタは、例えばＭＯＳＦＥＴトランジスタならび
にＩＧＢＴトランジスタとして構成されていてもよい。
【０００２】 公知技術水準から、例えば欧州特許第０８４７０９０号明細書または英国特許
第２３１４２０６号明細書の記載から、交差する溝によってトランジスタのセル
構造体が形成されることは、公知である。この場合、問題なのは、２つの溝が衝
突する、セルの角部での領域である。ドープされた領域がこの角部でドーピング
材料を拡散しうる２つの境界面を有するので、セルの角部でセルの残りのドープ
された領域よりも僅かなドーピング材料濃度が生じる。更に、セル角部は、特に
高い電界強さの典型的な領域を形成する。その結果、まさにセル角部で破壊電流
の望ましくない早期の開始が生じ、場合によっては十分な貯蔵時間安定性を全く
示さない。
【０００３】 従って、トランジスタセルの角部においてチャンネル領域の形成を回避しうる
ことは望ましい。このために、米国特許第５４６８９８２号明細書の記載から、
ソース領域がトランジスタセルの角部にまで到達している装置は、公知である。
これは、ソース領域の製造の際にセル角部がマスクされることにより、達成され
ることができる。しかし、この場合、セル角部のマスキングのために付加的なマ
スキング過程を必要とすることは、欠点である。
【０００４】 記載されたトランジスタ装置の場合のもう１つの問題は、ラッチ強度および短
絡強度の実現にある。このための１つの方法は、付加的な回路を用いて最大で発
生する電流を、なお確実に構造素子のスイッチを切ることができる値に制限する
ことにある。これは、例えばZ.J. ShenおよびS.P. Robb: A New Current Limit
Circuit for Smart Discrete Devices, ISPSD '98, Kyoto 1998, 第355-358頁に
記載されている。しかし、この方法は、著しく回路技術的に付加的な費用を必要
とし、振動の発生を促進する。
【０００５】 米国特許第４９９４８７１号明細書には、ソースまたはソースの部分的切欠な
しに付加的なｐベース領域を有するトレンチＩＧＢＴの場合に遮断可能な電流を
増大させることができることが記載されている。この場合、通過状態でキャリヤ
ー供給過多を減少させ、ひいては通過電圧を上昇させる、付加的なｐ領域での吸
引効果は、不利である。
【０００６】 米国特許第４７６７７２２号明細書には、狭いソース領域を通じてのトレンチ
ＩＧＢＴのラッチアップ強度、ひいてはソースの下方での減少された側方でのベ
ース抵抗を上昇させることができることが指摘されている。
【０００７】 隣接したゲート溝の極めて僅かな間隔、ひいては極めて高い遮断可能な電流は
、欧州特許第０７５５０７６号明細書の記載において達成される。この場合、コ
ンタクトへのｐベース領域の接続は、ｐ領域によって媒介され、このｐ領域は、
ソースよりも高度にドーピングされ、あまり深く拡散されていない。しかし、そ
れにも拘わらず、この種のＩＧＢＴは、電流制限を必要とする。それというのも
、広いチャンネル幅は、大量すぎる短絡電流を多量に許容し、この短絡電流は、
最短時間で構成素子の熱的分解をまねくことになる。
【０００８】 従って、本発明の課題は、溝型のゲート電極の記載された問題を十分に回避す
る、電界効果型トランジスタ装置を準備し、ならびにこのような電界効果型トラ
ンジスタ装置を製造するための方法を提供することである。
【０００９】 この課題は、請求項１、１２、２１および２４の特徴によって解決される。
【００１０】 本発明の第１の実施態様は、第１の導電型の基板領域内に延在する、溝型ゲー
ト電極を有する電界効果型トランジスタ装置に関し、この場合第１の導電型のソ
ース領域は、溝全体に沿って配置されており、ソース領域の下方には、第２の導
電型の本体領域が備えられており、この本体領域は、ソース領域ならびに溝と境
を接している。しかし、この場合、本体領域全体をソース領域によって覆う必要
はない。好ましくは、溝と境を接している、本体領域の部分でのみソース領域に
よって覆われる。
【００１１】 この場合、本体領域においては、第２の導電型の高度にドープされた領域が備
えられており、この領域は、少なくとも部分的にソース領域の下方に配置されて
おり、この場合には、垂直方向にソース領域と境を接しており、側方に少なくと
も部分的に溝と境を接している。従って、高度にドープされた領域は、必ずしも
ソース領域の下方に配置されている必要はない。むしろ、高度にドープされた領
域のある一定の部分は、ソース領域の下方に延在しているが、しかし、高度にド
ープされた領域の残りの領域は、ソース領域によって覆われていない、本体領域
の範囲内に配置されていることが設けられていてもよい。好ましくは、高度にド
ープされた領域は、外側縁部全体に沿ってではなく、ある一定の部分領域内での
み、ゲート電極が形成されている溝と境を接している。
【００１２】 周知のように、本体領域とゲート溝との境に接して形成されているチャンネル
領域内での使用電圧は、チャンネル領域内のドーピング濃度に依存する。それに
よって、本体領域内での第２の導電型の高度にドープされた領域は、高度にドー
プされた領域がゲート溝と境を接している領域内で残りの本体領域の場合よりも
本質的に高い使用電圧を生じる。構造素子にだけ電圧が印加される場合には、こ
の高められた使用電圧よりも電圧は低く、すなわち高度にドープされた領域がゲ
ート溝と境を接している領域内でチャンネルが形成されることはできない。それ
によって、チャンネルは、電界効果型トランジスタの通常の運転範囲内で単に残
りの本体領域内で形成されるが、しかし、高度にドープされた領域では形成され
ないことが達成される。それによって、トランジスタ装置の特に危険な領域が停
止されうることを達成することができる。このような特に危険は領域は、例えば
トランジスタセルの場合には、セルの角部および／または溝壁面の方向付けが結
晶平面に対応していないような溝領域であり、この場合この結晶平面は、ミラー
指数（１００）を有する基板の結晶平面と等価である。既に、欧州特許第０８４
７０９０号明細書から公知であるように、セル角部の領域内で破壊電流の望まし
くない早期の開始が生じうる。他面、シリコン／ＳｉＯ２境界面は、結晶平面（
１００）と等価でない結晶面に接して、通常、結晶平面（１００）と等価である
ような面よりも明らかに高い境界面状態密度を有する。この境界面に存在するＭ
ＯＳチャンネルの開始電圧は、時間の経過中にこの状態の飽和を変化させること
によって変化する。その結果、それによって電界効果型トランジスタ装置の使用
電圧が不安定になりうる。この問題は、本発明の第１の実施態様による装置によ
って回避されうる。
【００１３】 それによって、本発明は、トランジスタ装置の全ての範囲内で通常の運転範囲
の際にチャンネルの形成を回避することを可能にし、この場合これは、望ましく
ないことと見なされるかまたは重要なことと見なされる。
【００１４】 更に、本体領域内での高度にドープされた領域は、ソースの下方で本体領域内で
の導電率が上昇するという利点を提供する。それによって、殊に遮断過程の場合
には、電荷キャリヤーが本質的に簡単に本体領域から搬出されることに注意する
ことができる。それによって、まさに遮断の際にソース領域に対する本体領域内
での電圧降下が発生し、この電圧降下は、ソース、本体領域およびドレイン領域
からなる寄生双極性トランジスタのスイッチオンを生じ、それによって装置のラ
ッチアップが結果として生じることが回避されうる。本体領域内での高度にドー
プされた領域は、実際に原理的に米国特許第５６８９１２８号明細書または米国
特許第５８２１５８３号明細書の記載から公知であるが、しかし、それらに記載
された装置は、本発明の対象とは明らかに相違する。
【００１５】 本発明の第１の実施態様は、ゲート溝のある一定の範囲内でのチャンネル形成
を回避させる性質ならびに本体領域内での導電性を改善する方法を有する。しか
し、本発明による理想を実現させるために双方の改善が望ましくない場合には、
改善のそれぞれの一方を省略することもできる。従って、ある一定の領域内での
チャンネル形成の阻止が不必要である場合には、単に本体領域の範囲内での高度
にドープされた領域の相応する配置によって、本体領域の導電性の改善を達成さ
せることを設けることができる。
【００１６】 相応する装置は、本発明のもう１つの実施態様の対象である。この場合には、高
度にドープされた領域は、ゲート溝のある一定の間隔で配置されており、このゲ
ート溝は、理想的には、高度にドープされた層の厚さの範囲内にある。
【００１７】 この場合、高度にドープされた層は、最大で本体領域の厚さの三分の一である。
理想的には、高度にドープされた層の厚さは、本体領域の厚さの最大２０％であ
る。高度にドープされた層の前記寸法決定は、同様に本発明の第１の実施態様の
場合にも設けることができる。このように比較的に僅かな厚さを有する前記層を
設ける場合には、本体領域の残りの挙動は、本質的に影響を及ぼされないが、し
かし、それにも拘わらず本体領域内での改善された導電性を達成することができ
る。殊に、ＭＯＳチャンネルの形成を阻止することは、高度にドープされた層の
側方での僅かな拡散により、極めて狭い範囲に制限されることができる。
【００１８】 トランジスタ装置は、少なくとも２個の交差ゲート溝を有するトランジスタセ
ルとして形成されていてもよい。即ち、例えばトランジスタセルは、全面で溝に
よって包囲されている、閉鎖されたセルとして形成されることが設けられていて
もよい。この場合、溝は、例えばその末端に直角で互いに立ち、したがって矩形
のセルを形成する。しかし、例えば六角形のセルまたはセルの形の任意の別の装
置も可能である。
【００１９】 本発明の第１の実施態様に関連して、高度にドープされた領域は、必要に応じて
トランジスタセルの全面に亘って延在する必要もないし、トランジスタセルの中
心にまで延在する必要もない。単にトランジスタセルのチャンネルが停止される
領域内で高度にドープされた領域を設けることで十分である。しかし、付加的に
できるだけ良好な導電性を本体領域内で達成する場合には、高度にドープされた
領域は、第１の実施態様の場合に相応してより大型に形成させることができ、本
体領域の他の領域に亘って延在することができる。殊に、高度にドープされた領
域は、本体領域のコンタクトに到達するまで延在することが設けられている。
【００２０】 本発明の第２の実施態様の場合には、高度にドープされた領域は、全ての場合
にトランジスタセルのできるだけ広範な領域に亘って延在することが設けられて
いる。従って、この場合も高度にドープされた領域のコンタクトは、トランジス
タセルの中心の範囲内で行なうことができる。
【００２１】 従って、本発明の２つの実施態様の場合には、高度にドープされた領域は、本
体領域およびソース領域のコンタクトと結合されていてもよい。この場合、コン
タクトは、ソース領域を通じて本体領域にまで延在する溝コンタクトとして形成
されていてもよい。
【００２２】 また、本発明の第２の実施態様による装置に関連して、ゲート溝の一定の領域内
でチャンネルの形成を阻止するための選択的な方法が設けられていてもよい。こ
の場合には、ソース領域が望ましい領域内、例えばトランジスタセルの角部内ま
たは（１００）結晶平面に相応しない領域内で溝の後方に配置されていることを
設けることができる。それによって、ソース領域は、前記領域内でゲート溝にま
で到達せず、したがってこの領域内ではチャンネルを形成させることはできない
。
【００２３】 本発明の２つの実施態様の場合には、チャンネル幅を適合させることができ、
したがってなかんずく短絡の場合に発生する短絡電流は、制限されることができ
る。この場合には、トランジスタセル１個につきチャンネル幅を適合させること
ならびに１つの面につきチャンネル幅を適合させることを行なうことができる。
トランジスタセル１個につきチャンネル幅を適合させることは、溝と境を接して
いるｐ＋領域または後方に配置されたソース領域によってであるにせよ、チャン
ネル領域の範囲を停止させることによって行なうことができる。１つの面につき
チャンネル幅を適合させることは、全構造体の個々のトランジスタセル間の相応
する間隔によって行なうことができ、即ち１つの面につき少ないトランジスタセ
ルが備えられる。この場合、トランジスタセルのゲート溝は、結合溝によって互
いに結合されていてもよいが、しかし、この結合溝は、これがチャンネルの形成
に貢献しない程度に形成されており、即ち本体領域のチャンネル領域は、チャン
ネルが生じうるような前記結合溝と境を接している。従って、１つの面について
のチャンネル幅は、結合溝によって影響を及ぼされない。しかし、また個々のト
ランジスタセルを結合溝によって互いに結合させることは、省略することができ
る。
【００２４】 本発明は、全種類の電界効果型トランジスタ装置の場合に使用されることがで
きる。殊に、この電界効果型トランジスタ装置は、ＭＯＳＦＥＴトランジスタの
場合に使用されることができる。しかし、この電界効果型トランジスタ装置は、
ドレイン帯域と境を接する第２の導電型の陽極帯域を有するトランジスタ装置の
場合にも使用されることができる。これは、殊にＩＧＢＴ装置に関連する。
【００２５】 次に、電界効果型トランジスタ装置の本体領域およびソース領域を製造するた
めの方法が記載される。この場合、次の方法の中の第１の方法は、殊に請求項１
に記載の電界効果型トランジスタ装置を製造するために使用されることができる
。第２に記載された方法は、殊に請求項１１に記載の装置を製造するために使用
されることができる。
【００２６】 この場合、トランジスタ装置のゲート電極の製造は、常法により行なうことがで
きる：第１の表面において、少なくとも２つの交差する溝は、基板中で構造化す
ることができる。それによって、溝の配置に応じて、特に閉鎖されたセル、即ち
全面で溝によって包囲されたセルとして構成されていてもよいトランジスタセル
が形成されることを達成することができる。この場合、この溝は、本体領域の形
成前およびトランジスタセルのソース領域の形成前に形成させることができるが
、しかし、この形成は、例えば本体領域の形成後に初めて行なうことができるか
または本体領域およびソース領域の形成後に行なうことができる。本体領域もし
くはソース領域の形成後に初めて溝が形成される場合には、この溝を配置させる
際に、溝の構造化の後に例えば溝と境を接することを保証するために、溝が既に
適切な方法で方向を定められることに注意すべきである。
【００２７】 溝は、溝の内壁を覆う絶縁層で被覆されている。これは、例えば溝壁面の酸化
またはニトロ化によって行なうことができるか、或いは絶縁材料の析出によって
行なうことができる。
【００２８】 引続き、溝は、導電性材料で充填される。この場合には、原理的に全ての種類
の導電性材料を使用することができ、その際有利には、導電性材料としてポリシ
リコンが使用される。
【００２９】 本発明による方法は、次の過程を含む： 第１の導電型の基板が準備され、この場合他の構造化過程は、専ら基板の第１
の表面から出発する。
【００３０】 準備された基板において、第２の導電型の本体領域が形成され、この場合この第
２の導電型は、第１の導電型とは反対の導電型であり、したがって本体領域は、
溝の形成後に溝と境を接する。最初にｎ型の伝導性基板を使用した場合には、今
や、本体領域は、ｐ型の伝導型を有する。勿論、ｐ型の伝導性基板から出発する
こともでき、この場合には、本体領域は、ｎ型の伝導型を有する。本体領域は、
有利に溝の形成後に溝の全長上でこの溝と境を接するように形成される。しかし
、これが必要である場合には、本体領域が溝の形成後に一定の範囲内で溝の後方
に配置されていることが設けられていてもよい。
【００３１】 引続き、第２の導電型の高度にドープされた領域は、本体領域の上側範囲内で形
成され、したがって高度にドープされた領域は、溝の形成後に少なくとも部分的
に溝と境を接している。それによって、高度にドープされた領域は、本体領域の
占有域全体に亘って延在するのではなく、本体領域のある一定の範囲内でのみ設
けられている。殊に、高度にドープされた領域は、ある一定の範囲内で直接に溝
と境を接しており、残りの範囲内では、高度にドープされた領域は、溝の後方に
配置されている。高度にドープされた領域は、第２の導電型のドーピング材料を
高い濃度で、ドーピング材料の低い濃度を有する既に存在する本体領域内に導入
することにより、形成される。本体領域内でよりいっそう高い濃度のドーピング
材料を分布させることは、ドーピング材料の導入の際に相応するマスクを使用す
ることによって制御される。
【００３２】 第１の導電型のソース領域は、本体領域上で形成され、この場合ソース領域は
、溝の形成後に全長に亘って溝と境を接しており、基板の表面から基板中へ延在
している。ソース領域は、これが本体領域および高度にドープされた領域と境を
接するような深さになるまで基板中に導入される。
【００３３】 好ましくは、本体領域および高度にドープされた領域の形成の際にこの領域は、
同様に最初に基板の表面から基板中へ延在することが設けられていてもよい。次
に、ソース領域は、第１の導電型のドーピング材料の導入によって基板の表面か
ら形成され、この場合ドーピング材料は、本体領域および高度にドープされた領
域のドーピング濃度よりも高いドーピング濃度を有するソース領域のために導入
される。それによって、第１の導電型のドーピング材料がソース領域の形成のた
めに導入される、本体領域および高度にドープされた領域の範囲内で本体領域も
しくは高度にドープされた領域は、再びドープされ、第１の導電型のドーピング
材料がソース領域で優勢となる。この場合、ソース領域のドーピング材料は、本
体領域および高度にドープされた領域の深さよりも僅かな侵入深さで基板中に導
入される。
【００３４】 ソース領域の形成後、溝コンタクトがソース領域によって構造化されることが設
けられていてもよく、この場合この溝コンタクトは、本体領域にまで到達し、本
体領域ならびに高度にドープされた領域のコンタクトのために利用されることが
できる。
【００３５】 殊に、トランジスタセルとして構成されていてもよい、溝型のゲート電極を有す
る電界効果型トランジスタ装置を製造するためのもう１つの方法は、同様に次の
過程を含む： 第１の導電型の基板の準備 第２の導電型の本体領域は基板中に形成され、したがって本体領域は、溝と境を
接している。
【００３６】 前期の過程において、方法および方法を実施するための可能性は、既に記載され
た方法の相応する過程に対応する。従って、さらなる説明のために、上記の記載
内容が指摘される。更に、第２の方法は、次の過程を含む： 第１の導電型のソース領域は、本体領域上に形成され、この場合ソース領域は、
溝の形成後に溝と境を接し、基板の表面から基板中に延在している。この場合、
ソース領域が溝の全長に亘ってこの溝と境を接することは、不必要である。それ
によって、ソース領域は、ある一定の範囲内で溝の後方に配置されていることが
設けられている。
【００３７】 引続き、コンタクト孔は、ソース領域を通じて本体領域にまで形成される。それ
によって、本体領域のコンタクトが可能になる。
【００３８】 最後に、第２の導電型の高度にドープされた領域は、コンタクト開口を通じての
第２の導電型のドーピング材料の導入によって形成される。勿論、この処理過程
は、コンタクト材料または導電性材料を用いてのコンタクト孔の充填前に本体領
域のコンタクトのために続行される。
【００３９】 この場合、ソース領域、本体領域および高度にドープされた領域の形成は、次の
方法で行なうことができる： 最初に、本体領域は、基板の表面から出発して形成され、したがって本体領域は
、基板中に延在する。引続き、ソース領域は、基板中への第１の導電型のドーピ
ング材料の導入によって形成され、この場合第１の導電型のドーピング材料は、
本体領域よりも僅かな深さで延在している。しかし、第１の導電型のドーピング
材料のドーピング濃度は、本体領域のドーピング濃度よりも高く選択される。従
って、この領域は、基板の表面付近で再びドープされ、第１の導電型のソース領
域が形成される。
【００４０】 第２の導電型の高度にドープされた領域は、コンタクト孔を通じての第２の導電
型のドーピング材料の導入によって形成され、この場合には、第２の導電型のド
ーピング濃度は、本体領域のドーピング濃度よりも高く選択されるが、しかし、
ソース領域のドーピング濃度よりも少なく選択される。それによって、本体領域
内でのコンタクト孔の範囲内には、より高いドーピング濃度の領域が形成される
が、しかし、ソース領域の範囲内には、再度のドーピングは全く行なわれず、し
たがってソース領域は、十分に不変のまま存在する。それによって、自動的に第
２の導電型の高度にドープされた領域は、本体領域内で形成され、この高度にド
ープされた領域は、直接にソース領域と境を接している。
【００４１】 しかし、高度にドープされた領域は、コンタクト孔上で形成されず、第１の方法
と同様にソース領域の形成前に本体領域内への高い濃度のドーピング材料の導入
によって形成される。ドーピング材料の分布は、再びマスク上で制御される。そ
れによって、高度にドープされた領域は、本体領域内で側方の占有域を維持する
ことが達成され、この場合この側方の占有域は、垂直方向の占有域とは区別され
る。即ち、層厚が十分に不変である場合には、高度にドープされた領域とゲート
溝との間隔は、変動されることができる。
【００４２】 引続き、記載された２つの方法の何れかの方法の場合に、トランジスタ装置の通
常の他の処理、例えば金属被覆が施与されるか、またはＩＧＢＴの場合には、第
２の導電型の陽極帯域が形成される。この他の過程は、公知技術水準から十分に
公知である。同様に、公知技術水準から、通常の処理過程、例えばＩＧＢＴのた
めの出発材料としてのｎバッファーおよびｎ−ベースのためのエピタキシー層を
有するｐ＋基板の使用が公知であるか、或いは出力ＭＯＳＦＥＴのためのｎ−エ
ピタキシー層を有するｎ−基板の使用が公知である。
【００４３】 本発明の詳細な実施例は、図１〜７ならびに次の属する記載につき詳説される。
【００４４】 図１は、溝型ＩＧＢＴ、即ち溝型のゲート電極を有するＩＧＢＴを示す。この場
合、ソース領域６および本体領域７は、それぞれ２個の溝２の間に配置されてい
る。この場合、溝２は、図２の例に示されているようにトランジスタセル１２を
形成することができる。図２のトランジスタセル１２は、閉鎖された溝２によっ
て包囲されている正方形の形で形成されている。勿論、トランジスタセル１２の
ために別の形、例えば矩形または六角形を備えていてもよい。
【００４５】 全てのセル模型に関連して、トランジスタセルの種々の装置が設けられていても
よい。このために若干の例は、図８ａ）〜８ｄ）に示されている。即ち、多数ま
たは全てのトランジスタセル１２は、互いに結合されていてもよく、この場合閉
鎖されたゲート溝構造体２は、結合溝１４によって互いに結合されていてもよい
か、或いは図８ａ）の場合のようなセルは、直接に互いに境を接していてもよく
、したがって共通のゲート溝２によって互いに結合されている。図８ａ）の場合
には、２個のセル１２が結合しているゲート溝の両面上には、チャンネル領域が
形成される。図８ｃ）および８ｄ）の場合には、ゲート溝２の片側にだけチャン
ネル領域が形成されており、結合溝１４に沿ってチャンネル領域は形成されてい
ない。しかし、図８b)に示されているように、セルは、完全に互いに別々に配置
されていてもよい。
【００４６】 ゲート溝２は、基板１の表面３から基板１中に延在しており、絶縁層４で被覆さ
れており、この絶縁層は、例えば酸化シリコンからなることができる。溝２は、
例えばポリシリコンからなることができる導電性材料５で充填されている。ｎ＋ のドーピング材料を有するソース領域６は、溝２の全長に亘ってこのゲート溝２
と境を接している。ソース領域６の下方には、ｐ型のドーピング材料を有する本
体領域７が配置されている。ソースと境を接している本体領域の上側部分には、
高度にドープされたｐ＋領域８が設けられている。
【００４７】 高度にドープされた領域８は、垂直方向に直接にソース６と境を接しているが、
しかし、この場合には、側方で部分領域でのみゲート溝２と境を接している。図
２には、高度にドープされた領域８が単にトランジスタセル１２の角部で溝２と
境を接していることが示されている。残りの範囲には、高度にドープされた領域
８は、溝の後方に配置されている。図２においてセル角部の斜線を引いた領域は
、ソース領域６がトランジスタセルの角部にまでも延在しており、この領域内で
高度にドープされた領域８の上方に配置されていることが示されている。それに
よって、ソース領域６は、溝２の全長に亘って延在している。即ち、図１は、例
えば図２の２つの角部を通る対角線の断面に対応している。
【００４８】 高度にドープされた領域８が直接に溝と境を接しておりかつソース領域６によっ
て覆われているトランジスタセルの角部において、チャンネルのための使用電圧
は、専ら高度にドープされた領域８のドーピング量によって定められる。この使
用電圧は、本体領域７と溝２との境界面でチャンネルが形成されている残りの領
域のための使用電圧よりも高い。そこで、使用電圧は、本体領域７の低い濃度に
よって定められ、したがってトランジスタセル１２の角部の場合よりも低い。従
って、高度にドープされた領域８のドーピング量およびトランジスタセル１２の
運転領域を相応して選択することによって、トランジスタセル１２の角部で使用
電圧は達成されず、トランジスタセルのこの領域内でチャンネルは形成されるこ
とができないことを達成することができる。
【００４９】 本体領域７と高度にドープされた領域８とのコンタクトは、導電性材料で充填さ
れた溝コンタクト９の上方で行なわれる。また、この溝コンタクトによって、同
時にソース領域は、本体領域および高度にドープされた領域と導電性で結合され
る。それによって、ソース領域６および本体領域７または高度にドープされた領
域８の効果は、ｎｐｎ寄生トランジスタの部分として十分に回避されることがで
きる。
【００５０】 基板１の対向面上で、なおｐ型のドープ層は、陽極帯域１１として設けられてい
る。
【００５１】 図１による高度にドープされた層８の厚さは、原理的に任意に選択されることが
できる。高度にドープされた層８が溝２と境を接しているような領域内で使用電
圧は、単に本質的に上昇されることを達成することができなければならない。し
かし、１つの特殊な実施態様において、高度にドープされた領域８は、本体領域
７と比較して相対的に薄手に選択することができる。この場合には、高度にドー
プされた領域８の厚さは、本体領域７の厚さの１／３であり、理想的には、本体
領域７の厚さの最大２０％であることを設けることができる。即ち、例えば本体
領域は、１μｍ〜約３μｍの厚さを有することができ、高度にドープされた領域
８の厚さは、０．２μｍ〜約１μｍの値であることができる。
【００５２】 図３は、本発明のもう１つの実施態様である。この実施例は、本質的に図１によ
る実施例に対応する。しかし、本質的な相違は、高度にドープされた領域８が溝
２にまで延在していないことにある。高度にドープされた領域８は、ある一定の
距離ｄだけ溝２の後方に配置されている。この場合、高度にドープされた領域８
は、相対的に薄手の層として設けられており、この層は、同様に単に本体領域７
の厚さの１／３を有し、理想的には、本体領域の厚さの最大２０％である。この
場合、高度にドープされた領域は、溝コンタクト９に沿って十分に均質な厚さを
有する層として形成されており、例えばインプラントによってコンタクト孔内に
形成させることができる。
【００５３】 図４は、図３に対して選択的な実施態様を示し、この場合にあｈ、よりいっそう
小さなコンタクト孔９が設けられている。これは、形態学的構造体に基づいて装
置の構造化の間の僅かな調整でソースコンタクトおよび本体コンタクトのための
コンタクト金属とゲート電極５との間に短絡が生じうる危険がある場合には、重
要である。この場合、コンタクト孔９の大きさを減少させることは、付加的な安
全をもたらす。この場合には、高度にドープされた領域８は、コンタクト孔９を
通じて導入されるのではなく、特殊なラッカーマスクを通じて構造化され、既に
コンタクト孔の形成前に本体領域内に導入されることが設けられている。この場
合、高度にドープされた領域８の側方の占有域および垂直方向の占有域は、種々
に形成されていてもよい。即ち、例えば図４に示されているように、高度にドー
プされた領域は、側方で垂直方向の場合よりも大きな占有域を有する。それによ
って、一面で側方での本体領域７内の導電性は、本質的に改善される。しかし、
本体領域７の残りの部分は、高度にドープされた領域８の垂直方向の僅かな占有
域によって十分に影響を及ぼされないままである。他面、溝２に対する距離ｄは
、比較的に簡単に変動させることができ、それによって高度にドープされた領域
８の効果は、溝２の付近でも影響を及ぼされる。
【００５４】 高度にドープされた領域８とゲート溝２との間の距離ｄは、２つの実施例におい
て１μｍ未満、有利に０．７μｍ未満が選択される。
【００５５】 図５は、図３または図４による装置の平面図を示し、この場合ソース６によって
覆われている、高度にドープされた領域８の範囲は、斜線を引いた面積によって
表わされている。
【００５６】 図６は、図５の描写に対応しているが、しかし、この場合トランジスタセル１２
の角部には、ソース領域６の空隙が備えられており、即ち角部の範囲内でソース
は、溝２の後方に配置されている。これは、相応するマスキング過程によって製
造処理の間に達成されることができる。こうして、トランジスタセル１２の角部
において、チャンネルの形成が回避されうる。
【００５７】 図７ａおよびｂは、ウェーハ上での１つの好ましい実施態様におけるトランジス
タセルの方向付けを示している。双方の場合において、四角形のトランジスタセ
ルから出発するが、図示したものの場合には、正方形のトランジスタセルから出
発する。トランジスタセルをウェーハ上に方向付けする場合には、トランジスタ
セル１２のできるだけ大きな部分が、トランジスタセルの作用形式、殊にチャン
ネル形成および使用電圧に関連して不利な影響を阻止することができる程度に配
置されることが考慮される。
【００５８】 図７ａにおいて、ウェーハ１３は、（１００）結晶平面と等価である結晶平面に
沿っての方向付けを有する。この場合には、トランジスタセル１２は、トランジ
スタセル１２の側面がウェーハ１３の主要方向に沿って方向付けされているかま
たはこの主要方向に対して９０゜の角度で方向付けされているように方向付けさ
れる。それによって、基板の（１００）平面と等価である平面に沿ってトランジ
スタセルの側面の方向付けが達成される。
【００５９】 図７ｂの場合には、ウェーハは、（１１０）等価の結晶平面に沿って方向付けさ
れた。この場合には、トランジスタセルの側面は、ウェーハ１３の主要方向に対
して４５゜の角度で配置されている。それによって、再び基板の（１００）結晶
平面と等価である結晶平面に沿って前記側面の方向付けが達成される。
【００６０】 双方の場合において、トランジスタセルの側面のできるだけ最大の部分、即ちゲ
ート溝２のできるだけ最大の部分が（１００）等価の結晶平面に沿って方向付け
されていることが達成される。従って、単にトランジスタセル１２の角部におい
て、溝２の側壁面は、結晶平面（１００）に対応しない結晶平面に沿って方向付
けされている。それによって、種々に方向付けされた結晶平面での境界面の状態
密度の変動から生じる支障のある影響は、十分に回避されることができる。
【００６１】 この場合、ウェーハ１３上での多数のトランジスタセル１２は、例えば正方形の
模型中に配置することができ、この場合ゲート電極５は、溝２中で互いに他の溝
によって結合されていてもよい。トランジスタセル１２の配置の例は、図８ａ）
〜ｄ）に表わされている。
【図面の簡単な説明】
【図１】 溝型のゲート電極と示された横断面の範囲内でゲート溝と境を接する本体領域
内の高度にドープされた領域とを有するＩＧＢＴを示す略図。
【図２】 高度にドープされた領域が角部で溝と境を接している、図１による装置を示す
平面図。
【図３】 溝型のゲート電極とコンタクト開口を通じて導入された、本体領域内で高度に
ドープされた領域とを有するＩＧＢＴを示す略図。
【図４】 図３と同様ではあるが、コンタクト孔に依存せずに導入された、高度にドープ
された領域を有する装置を示す略図。
【図５】 図３または図４による装置を示す平面図。
【図６】 図５と同様ではあるが、セルの角部にソースの切欠を有する装置を示す平面図
。
【図７ａ】 （１００）等価の結晶平面に沿ってウェーハを方向付けした際のトランジスタ
セル装置を示す略図。
【図７ｂ】 （１１０）等価の結晶平面に沿ってウェーハを方向付けした際のトランジスタ
セル装置を示す略図。
【図８ａ】 セル装置の例を示し、ゲート溝からなる正方形のセル模型を示す略図。
【図８ｂ】 セル装置の例を示し、絶縁された正方形のセルを示す略図。
【図８ｃ】 セル装置の例を示し、結合溝を有する正方形のセルを示す略図。
【図８ｄ】 セル装置の例を示し、ｃ）と同様ではあるが、しかし、セル角部上に接続部を
有する正方形のセルを示す略図。
【符号の説明】
１ 基板、 ２ ゲート溝、 ３ 基板１の表面、 ４ 絶縁層、 ５ 導電性
材料、 ６ ソース領域、 ７ 本体領域、 ８ 高度にドープされたｐ＋領域
、 ９ コンタクト、 １０ 第１の導電型のドレイン領域、 １１ 陽極帯域
、 １２ トランジスタセル、 １３ ウェーハ、 ｄ 溝２に対する距離
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年１１月２４日（２０００．１１．２４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 − 第１の導電型の基板領域（１）、 − 基板（１）の第１の表面（３）から基板（１）内に延在する少なくとも１つ
    の溝（２）、 − 少なくとも１つの溝（２）の壁面を覆う絶縁層（４）、 − 溝（２）を充填しかつゲート電極を形成する導電材料（５）、 − 溝（２）に沿って配置されかつ基板（１）の第１の表面（３）から基板（１
    ）内に延在する第１の導電型のソース領域（６）、 − 第１の導電型と反対の導電型である第２の導電型の本体領域（７）、この場
    合この本体領域（７）は、ソース領域（６）の下方に延在しかつ溝（２）と境を
    接しており、 − 本体領域（７）と境を接している第１の導電型のドレイン領域（１０）を備
    えた、溝型のゲート電極を有する電界効果型トランジスタ装置において、 本体領域（７）内で第２の導電型の少なくとも１つの高度にドープされた領域（
    ８）が、少なくとも部分的にソース領域（６）の下方に配置されており、この場
    合には、ソース領域（６）および少なくとも部分的に溝（２）と境を接している
    ことを特徴とする、溝型のゲート電極を有する電界効果型トランジスタ装置。
  2. 【請求項２】 高度にドープされた領域（８）の厚さが本体領域（７）の厚
    さの最大三分の一である、請求項１記載のトランジスタ装置。
  3. 【請求項３】 高度にドープされた領域（８）の厚さが本体領域（７）の厚
    さの最大２０％である、請求項１または２記載のトランジスタ装置。
  4. 【請求項４】 トランジスタ装置が少なくとも２つの交差する溝（２）を有
    するトランジスタセルとして形成されている、請求項１から３までのいずれか１
    項に記載のトランジスタ装置。
  5. 【請求項５】 少なくとも１つの高度にドープされた領域（８）が溝（２）
    のある一定の範囲内でこの溝と境を接しており、この溝は少なくとも溝壁面の方
    向付けが１つの結晶平面に対応していない領域を含み、この結晶平面が基板（１
    ）の（１００）−結晶平面と等価でありかつ溝（２）の残りの領域内で溝（２）
    の後方に配置されている、請求項４記載のトランジスタ装置。
  6. 【請求項６】 少なくとも１つの高度にドープされた領域（８）が溝（２）
    のある一定の範囲内でこの溝と境を接しており、この溝が少なくともトランジス
    タセルの角部を含み、この角部が２つの溝（２）の交差によって形成されており
    かつ溝（２）の残りの領域内で溝（２）の後方に配置されている、請求項４また
    は５記載のトランジスタ装置。
  7. 【請求項７】 高度にドープされた領域（８）と溝（２）との距離は、高度
    にドープされた領域（８）が溝（２）の後方に配置されている残りの領域内で最
    大１μｍである、請求項５または６記載のトランジスタ装置。
  8. 【請求項８】 トランジスタセルが溝（２）によって全面が包囲されている
    閉鎖されたセルとして形成されており、少なくとも１つの高度にドープされた領
    域（８）がセル角部からトランジスタセルの中心に向かって延在している、請求
    項４から７までのいずれか１項に記載のトランジスタ装置。
  9. 【請求項９】 少なくとも１つの高度にドープされた領域（８）が本体領域
    （７）およびソース領域（６）のコンタクト（９）と結合されている、請求項１
    から８までのいずれか１項に記載のトランジスタ装置。
  10. 【請求項１０】 コンタクト（９）がソース領域（６）を通じて本体領域（
    ７）にまで延在している溝型コンタクトとして形成されている、請求項９記載の
    トランジスタ装置。
  11. 【請求項１１】 トランジスタ装置が第２の導電型の陽極帯域（１１）を有
    し、この陽極帯域がドレイン帯域（１０）と境を接している、請求項１から１０
    までのいずれか１項に記載のトランジスタ装置。
  12. 【請求項１２】 − 第１の導電型の基板領域（１）、 − 基板（１）の第１の表面（３）から基板（１）内に延在する少なくとも１つ
    の溝（２）、 − 少なくとも１つの溝（２）の壁面を覆う絶縁層（４）、 − 溝（２）を充填しかつゲート電極を形成する導電材料（５）、 − 溝（２）に沿って配置されかつ基板（１）の第１の表面（３）から基板（１
    ）内に延在する第１の導電型のソース領域（６）、 − 第１の導電型と反対の導電型である第２の導電型の本体領域（７）、この場
    合本体領域（７）は、ソース領域（６）の下方に延在しかつ溝（２）と境を接し
    ており、 − 本体領域（７）と境を接している第１の導電型のドレイン領域（１０）を備
    えた、溝型のゲート電極を有する電界効果型トランジスタ装置において、 本体領域（７）内で第２の導電型の少なくとも１つの高度にドープされた領域（
    ８）が − 全ソース領域（６）の下方に延在し、この場合には、ソース領域（６）と境
    を接しており、 − 本体領域（７）の厚さの最大三分の一である厚さを有し、 − 高度にドープされた層（８）の厚さの範囲内にある、溝（２）との距離を有
    していることを特徴とする、溝型のゲート電極を有する電界効果型トランジスタ
    装置。
  13. 【請求項１３】 高度にドープされた層（８）の厚さが本体領域（７）の厚
    さの最大２０％である、請求項１または２記載のトランジスタ装置。
  14. 【請求項１４】 トランジスタ装置が少なくとも２つの交差する溝（２）を
    有するトランジスタセルとして形成されている、請求項１２または１３記載のト
    ランジスタ装置。
  15. 【請求項１５】 トランジスタセルが溝（２）によって全面が包囲されてい
    る閉鎖されたセルとして形成されている、請求項１４記載のトランジスタ装置。
  16. 【請求項１６】 少なくとも１つの高度にドープされた領域（８）が本体領
    域（７）およびソース領域（６）のコンタクト（９）と結合されている、請求項
    １２から１５までのいずれか１項に記載のトランジスタ装置。
  17. 【請求項１７】 コンタクト（９）がソース領域（６）を通じて本体領域（
    ７）にまで延在している溝型コンタクトとして形成されている、請求項１６記載
    のトランジスタ装置。
  18. 【請求項１８】 ソース領域（６）が、２つの交差する溝（２）によって形
    成されている、トランジスタセルの角部において溝（２）の後方に配置されてい
    る、請求項１４から１７までのいずれか１項に記載のトランジスタ装置。
  19. 【請求項１９】 溝（２）の溝壁面の方向付けが基板の（１００）−結晶平
    面と等価である結晶平面に対応していない、トランジスタセルの領域内で、ソー
    ス領域（６）が溝（２）の後方に配置されている、請求項１４から１７までのい
    ずれか１項に記載のトランジスタ装置。
  20. 【請求項２０】 トランジスタ装置が第２の導電型の陽極帯域（１１）を有
    し、この陽極帯域がドレイン帯域（１０）と境を接している、請求項１２から１
    ９までのいずれか１項に記載のトランジスタ装置。
  21. 【請求項２１】 溝型のゲート電極を有する電界効果型トランジスタセルの
    本体領域およびソース領域の製造法において、次の過程： − 第１の表面（３）を有する第１の導電型の基板（１）を準備する過程、 − 第１の導電型と反対の第２の導電型の本体領域（７）を基板（１）内に形成
    させる過程、その結果、本体領域（７）が溝（２）の形成後に溝（２）と境を接
    し、 − 第２の導電型の高度にドープされた領域（８）を本体領域（７）の上側領域
    内に形成させる過程、その結果、高度にドープされた領域（８）が溝（２）の形
    成後に少なくとも部分的に溝（２）と境を接し、 − 第１の導電型のソース領域（６）を、溝（２）の形成後に溝（２）と境を接
    しかつ基板（１）の表面（３）から基板（１）内に延在する本体領域（７）の上
    方に形成させる過程よりなる、溝型のゲート電極を有する電界効果型トランジス
    タセルの本体領域およびソース領域の製造法。
  22. 【請求項２２】 まず、本体領域（７）および高度にドープされた領域（８
    ）を、基板（１）の表面（３）から基板（１）内に延在する第２の導電型の領域
    として形成させ、 引続きソース領域（６）を、基板（１）の第１の表面（３）を通じての第１の導
    電型のドーピング材料の導入によって、本体領域（６）および高度にドープされ
    た領域（８）の場合よりも高いドーピング濃度および本体領域（７）および高度
    にドープされた領域（８）の侵入深さよりも僅かな侵入深さで形成させる、請求
    項２１記載の方法。
  23. 【請求項２３】 ソース領域（６）の形成後に溝型コンタクト（９）をソー
    ス領域（６）を通じて本体領域（７）にまで形成させる、請求項２１または２２
    記載の方法。
  24. 【請求項２４】 溝型のゲート電極を有する電界効果型トランジスタセルの
    本体領域本体およびソース領域の製造法において、次の過程： − 第１の表面（３）を有する第１の導電型の基板（１）を準備する過程、 − 第１の導電型と反対の第２の導電型の本体領域（７）を基板（１）内に形成
    させる過程、その結果、本体領域（７）が溝（２）の形成後に溝（２）と境を接
    し、 − 第１の導電型のソース領域（６）を、溝（２）の形成後に溝（２）と境を接
    しかつ基板（１）の表面（３）から基板（１）内に延在する本体領域（７）の上
    方に形成させる過程、 − コンタクト孔（９）をソース領域（６）を通じて本体領域（７）にまで形成
    させる過程、 − 第２の導電型の高度にドープされた領域（８）をコンタクト孔（９）を通じ
    て形成させる過程よりなる、溝型のゲート電極を有する電界効果型トランジスタ
    セルの本体およびソース領域の製造法。
  25. 【請求項２５】 まず、本体領域（７）を、基板（１）の表面（３）から基
    板（１）内に延在する第２の導電型の領域として形成させ、 引続きソース領域（６）を、基板（１）の第１の表面（３）を通じての第１の導
    電型のドーピング材料の導入によって、本体領域（６）の場合よりも高いドーピ
    ング濃度および本体領域（７）の侵入深さよりも僅かな侵入深さで形成させ、 第２の導電型の高度にドープされた領域（８）を、コンタクト孔（９）を通じて
    の第２の導電型のドーピング材料の導入によって、本体領域（６）の場合よりも
    高いドーピング濃度で形成させる、請求項２４記載の方法。
JP2000590223A 1998-12-18 1998-12-18 溝形のゲート電極を有する電界効果型トランジスタセルデバイス Expired - Lifetime JP4017826B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/DE1998/003747 WO2000038244A1 (de) 1998-12-18 1998-12-18 Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet

Publications (2)

Publication Number Publication Date
JP2002533936A true JP2002533936A (ja) 2002-10-08
JP4017826B2 JP4017826B2 (ja) 2007-12-05

Family

ID=6918703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000590223A Expired - Lifetime JP4017826B2 (ja) 1998-12-18 1998-12-18 溝形のゲート電極を有する電界効果型トランジスタセルデバイス

Country Status (7)

Country Link
US (1) US6541818B2 (ja)
EP (1) EP1155458B1 (ja)
JP (1) JP4017826B2 (ja)
KR (1) KR100451450B1 (ja)
AT (1) ATE457084T1 (ja)
DE (1) DE59814430D1 (ja)
WO (1) WO2000038244A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057050A (ja) * 2003-08-04 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2006147718A (ja) * 2004-11-17 2006-06-08 Nec Electronics Corp 半導体装置及びその製造方法
JP2012080074A (ja) * 2010-09-08 2012-04-19 Denso Corp 半導体装置
WO2012049892A1 (ja) * 2010-10-13 2012-04-19 住友電気工業株式会社 半導体装置およびその製造方法
JP2014168106A (ja) * 2014-06-18 2014-09-11 Rohm Co Ltd 半導体装置
KR20150138317A (ko) * 2013-04-02 2015-12-09 도요타 지도샤（주） 트렌치 게이트 전극을 이용하는 ｉｇｂｔ
JP2017084839A (ja) * 2015-10-22 2017-05-18 三菱電機株式会社 半導体装置及びその製造方法
WO2018016543A1 (ja) * 2016-07-19 2018-01-25 富士電機株式会社 半導体装置
JP2020129595A (ja) * 2019-02-08 2020-08-27 株式会社東芝 半導体装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838735B1 (en) * 2000-02-24 2005-01-04 International Rectifier Corporation Trench FET with non overlapping poly and remote contact therefor
DE10009345C1 (de) * 2000-02-28 2001-07-19 Infineon Technologies Ag Feldeffekt-Transistoranordnung mit hoher Latch-up-Festigkeit und Verfahren zu deren Herstellung
JP4932088B2 (ja) * 2001-02-19 2012-05-16 ルネサスエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
US20030151092A1 (en) * 2002-02-11 2003-08-14 Feng-Tso Chien Power mosfet device with reduced snap-back and being capable of increasing avalanche-breakdown current endurance, and method of manafacturing the same
US6867083B2 (en) * 2003-05-01 2005-03-15 Semiconductor Components Industries, Llc Method of forming a body contact of a transistor and structure therefor
US7022564B1 (en) 2004-10-14 2006-04-04 Semiconductor Components Industries, L.L.C. Method of forming a low thermal resistance device and structure
US7138315B2 (en) * 2004-10-14 2006-11-21 Semiconductor Components Industries, L.L.C. Low thermal resistance semiconductor device and method therefor
DE102005030638A1 (de) * 2005-06-30 2007-01-11 Infineon Technologies Ag Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
JP5047805B2 (ja) * 2005-11-22 2012-10-10 新電元工業株式会社 トレンチゲートパワー半導体装置
US7812409B2 (en) * 2006-12-04 2010-10-12 Force-Mos Technology Corp. Trench MOSFET with cell layout, ruggedness, truncated corners
JP5568036B2 (ja) * 2011-03-09 2014-08-06 トヨタ自動車株式会社 Ｉｇｂｔ
US10608104B2 (en) 2014-03-28 2020-03-31 Infineon Technologies Ag Trench transistor device
TWI559531B (zh) * 2014-08-20 2016-11-21 新唐科技股份有限公司 絕緣閘極雙極性電晶體及其製造方法
US9412810B2 (en) * 2014-12-03 2016-08-09 Force Mos Technology Co., Ltd. Super-junction trench MOSFETs with closed cell layout having shielded gate
US9337328B1 (en) * 2014-12-03 2016-05-10 Force Mos Technology Co., Ltd. Super-junction trench MOSFETs with closed cell layout
US9293527B1 (en) * 2014-12-03 2016-03-22 Force Mos Technology Co., Ltd. Super-junction trench MOSFET structure
DE102016107311B3 (de) * 2016-04-20 2017-08-31 Infineon Technologies Ag Elektronische schaltung mit halbleitervorrichtung mit transistorzelleinheiten mit verschiedenen schwellspannungen
JP2019083243A (ja) 2017-10-30 2019-05-30 株式会社東芝 半導体装置及びその製造方法
CN110473918A (zh) * 2019-08-30 2019-11-19 丽晶美能（北京）电子技术有限公司 沟槽式栅极结构igbt
CN113066861B (zh) * 2019-12-16 2023-04-07 株洲中车时代半导体有限公司 沟槽栅功率半导体器件及其制作方法
TWI739252B (zh) * 2019-12-25 2021-09-11 杰力科技股份有限公司 溝槽式mosfet元件及其製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2801085A1 (de) * 1977-01-11 1978-07-13 Zaidan Hojin Handotai Kenkyu Statischer induktionstransistor
JPS56165360A (en) * 1980-05-23 1981-12-18 Matsushita Electronics Corp Manufacture of semiconductor device
US4895810A (en) * 1986-03-21 1990-01-23 Advanced Power Technology, Inc. Iopographic pattern delineated power mosfet with profile tailored recessed source
US4767722A (en) 1986-03-24 1988-08-30 Siliconix Incorporated Method for making planar vertical channel DMOS structures
JPH0254969A (ja) * 1988-08-19 1990-02-23 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
US4994871A (en) 1988-12-02 1991-02-19 General Electric Company Insulated gate bipolar transistor with improved latch-up current level and safe operating area
GB9313843D0 (en) * 1993-07-05 1993-08-18 Philips Electronics Uk Ltd A semiconductor device comprising an insulated gate field effect transistor
JP3022598B2 (ja) * 1994-03-04 2000-03-21 シーメンス アクチエンゲゼルシヤフト 高いラッチアップ耐性を備えた炭化ケイ素ベースのｍｉｓ構造
US5468982A (en) * 1994-06-03 1995-11-21 Siliconix Incorporated Trenched DMOS transistor with channel block at cell trench corners
JPH08213607A (ja) * 1995-02-08 1996-08-20 Ngk Insulators Ltd 半導体装置およびその製造方法
US5998837A (en) * 1995-06-02 1999-12-07 Siliconix Incorporated Trench-gated power MOSFET with protective diode having adjustable breakdown voltage
JP3158973B2 (ja) * 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ
JP3384198B2 (ja) 1995-07-21 2003-03-10 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
US5821583A (en) 1996-03-06 1998-10-13 Siliconix Incorporated Trenched DMOS transistor with lightly doped tub
GB2314206A (en) 1996-06-13 1997-12-17 Plessey Semiconductors Ltd Preventing voltage breakdown in semiconductor devices
DE19705276A1 (de) 1996-12-06 1998-08-20 Semikron Elektronik Gmbh IGBT mit Trench-Gate-Struktur
KR100275756B1 (ko) * 1998-08-27 2000-12-15 김덕중 트렌치 절연 게이트 바이폴라 트랜지스터

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7981747B2 (en) 2003-08-04 2011-07-19 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
JP2005057050A (ja) * 2003-08-04 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2006147718A (ja) * 2004-11-17 2006-06-08 Nec Electronics Corp 半導体装置及びその製造方法
US8659065B2 (en) 2010-09-08 2014-02-25 Denso Corporation Semiconductor device and method of manufacturing the same
JP2012080074A (ja) * 2010-09-08 2012-04-19 Denso Corp 半導体装置
US8969920B2 (en) 2010-10-13 2015-03-03 Sumitomo Electric Industries, Ltd. Vertical GaN-based semiconductor device
JP2012084739A (ja) * 2010-10-13 2012-04-26 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
WO2012049892A1 (ja) * 2010-10-13 2012-04-19 住友電気工業株式会社 半導体装置およびその製造方法
KR20150138317A (ko) * 2013-04-02 2015-12-09 도요타 지도샤（주） 트렌치 게이트 전극을 이용하는 ｉｇｂｔ
JP5983864B2 (ja) * 2013-04-02 2016-09-06 トヨタ自動車株式会社 トレンチゲート電極を利用するｉｇｂｔ
KR101701667B1 (ko) 2013-04-02 2017-02-01 도요타 지도샤（주） 트렌치 게이트 전극을 이용하는 ｉｇｂｔ
JP2014168106A (ja) * 2014-06-18 2014-09-11 Rohm Co Ltd 半導体装置
JP2017084839A (ja) * 2015-10-22 2017-05-18 三菱電機株式会社 半導体装置及びその製造方法
WO2018016543A1 (ja) * 2016-07-19 2018-01-25 富士電機株式会社 半導体装置
JPWO2018016543A1 (ja) * 2016-07-19 2018-10-11 富士電機株式会社 半導体装置
US10651302B2 (en) 2016-07-19 2020-05-12 Fuji Electric Co., Ltd. Semiconductor device
JP2020129595A (ja) * 2019-02-08 2020-08-27 株式会社東芝 半導体装置
JP7231427B2 (ja) 2019-02-08 2023-03-01 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
EP1155458A1 (de) 2001-11-21
US6541818B2 (en) 2003-04-01
US20020006703A1 (en) 2002-01-17
EP1155458B1 (de) 2010-02-03
DE59814430D1 (de) 2010-03-25
KR100451450B1 (ko) 2004-10-06
KR20010108029A (ko) 2001-12-07
WO2000038244A1 (de) 2000-06-29
JP4017826B2 (ja) 2007-12-05
ATE457084T1 (de) 2010-02-15

Similar Documents

Publication Publication Date Title
JP2002533936A (ja) 溝型のゲート電極および本体領域内で付加的に高度にドープされた層を有する電界効果型トランジスタ装置
JP3081739B2 (ja) 絶縁ゲート型半導体装置及びその製造方法
CN100474616C (zh) 具有增加的导通电阻的沟槽mosfet器件
US4495513A (en) Bipolar transistor controlled by field effect by means of an isolated gate
US20070034941A1 (en) Deep N diffusion for trench IGBT
JP2000307115A (ja) 高密度ｍｏｓゲート型電力装置及びその製造方法
JP2000031497A (ja) 横形ｉｇｂｔとその製造方法
JPH05160407A (ja) 縦型絶縁ゲート型半導体装置およびその製造方法
JP2003520430A (ja) 改善された安全動作領域を有するトレンチ絶縁ゲート・バイポーラ・トランジスタ
US4786958A (en) Lateral dual gate thyristor and method of fabricating same
KR100214408B1 (ko) 반도체 소자의 터미네이션 구조 및 그 제조방법
US20070063269A1 (en) Trench IGBT with increased short circuit capability
JPH03136371A (ja) サイリスタ及びその製造方法
JPH0715011A (ja) 自動調心陰極パターンを有する絶縁ゲートバイポーラトランジスタ及びその製造方法
US5861638A (en) Insulated gate bipolar transistor
JP2987040B2 (ja) 絶縁ゲート型半導体装置
US6683331B2 (en) Trench IGBT
JPH10173170A (ja) 半導体装置
US4861731A (en) Method of fabricating a lateral dual gate thyristor
JPS62232167A (ja) 半導体装置
US5324967A (en) Turn off type semiconductor device, method of producing the same and the power conversion apparatus employing the same
JP7486399B2 (ja) 半導体装置および半導体装置の製造方法
US20220130996A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
JP3657938B2 (ja) 半導体装置
JPH10107283A (ja) Ｍｏｓ技術パワーデバイス及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051216

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060310

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070608

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070919

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130928

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term