JP2000031497A - 横形ｉｇｂｔとその製造方法 - Google Patents

横形ｉｇｂｔとその製造方法

Info

Publication number
JP2000031497A
JP2000031497A JP11182406A JP18240699A JP2000031497A JP 2000031497 A JP2000031497 A JP 2000031497A JP 11182406 A JP11182406 A JP 11182406A JP 18240699 A JP18240699 A JP 18240699A JP 2000031497 A JP2000031497 A JP 2000031497A
Authority
JP
Japan
Prior art keywords
region
lateral
insulating layer
conductivity type
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11182406A
Other languages
English (en)
Inventor
Michael Stoisiek
シュトイジーク ミヒャエル
Dirk Vietzke
ヴィーツケ ディルク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2000031497A publication Critical patent/JP2000031497A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 従来技術に比してターンオフ時の損失が少な
く、同時に阻止電圧を低下させることのない、ＳＯＩ構
造の横形ＩＧＢＴとその製造方法を提供すること 【解決手段】 上面と下面とを備えたＳＯＩ構造の横形
ＩＧＢＴであって、前記上面に達するドレイン領域は第
１導電形であり、前記ＩＧＢＴの下面は第２導電形の基
板を形成しており、ドレイン領域と基板との間に横方向
絶縁層が設けられており、ドレイン領域内の絶縁層の近
傍に、第２導電形の横方向に形成された領域が少なくと
も１つ設けられており、この横方向に形成された領域
は、同一平面内に相互に等間隔で並んでいることを特徴
とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、上面と下面とを有
する、ＳＯＩ構造の横形ＩＧＢＴに関する。この横形Ｉ
ＧＢＴでは上面に第１導電形のドレイン領域が達してい
る。このドレイン領域に、上面に達する第２導電形のア
ノード領域が形成されている。さらにこのドレイン領域
に、上面に達する第２導電形のベース領域が形成されて
いる。このベース領域には、上面に達する第１導電形の
ソース領域が形成されている。横形ＩＧＢＴ（ＬＩＧＢ
Ｔ）の下面を形成しているのは、第２導電形の基板であ
る。ドレイン領域と基板との間には横方向絶縁層が設け
られている。ドレイン領域には前記絶縁層の近傍に、横
方向に形成された第２導電形の領域が少なくとも１つ設
けられている。
【０００２】パワー半導体スイッチを備えた回路装置
は、自動車分野、遠距離通信分野、民生機器分野におい
てならびに負荷制御を行うために使用されており、また
この他にも多くの用途に用いられている。ＬＩＧＢＴ
は、このような回路装置において最も多く使用される部
品の１つである。ＬＩＧＢＴを用いればドリフト領域が
長いために、高いターンオフ電圧が得られる。しかしな
がら電流容量は、縦形ＩＧＢＴと比べると不十分であ
る。
【０００３】所定の厚さのドレイン領域において所要の
ターンオフ電圧を保証可能とするために、ドレイン領域
に適切なドーピングが行われている。ここではターンオ
フ電圧は、ドレイン領域で受けとめられず、大部分がそ
の下にある絶縁層を介して受け止められている。図１は
従来技術によるＬＩＧＢＴの構造を示している。このよ
うな構成は例えばProceedings of 1995 International
Symposium on Power Semiconductor Devices & IC's, Y
okohamaの第３２５〜３２９頁に記載されている。
【０００４】図１は、上面と下面とを備えた、ＳＯＩ構
造の横形ＩＧＢＴを示している。ここで上面には、弱く
ｎドーピングされたドレイン領域１が達している。この
ドレイン領域１には、強くｎドーピングされた、上面に
達するドレイン拡張領域１３が形成されている。ｐドー
ピングされたアノード領域２は、このドレイン拡張領域
１３の中にあり、同様に上面に達している。さらにドレ
イン領域１には、同様にｐドーピングされた、上面に達
しているベース領域３が形成されている。このベース領
域３それ自体には、上面に達しているｎ型のソース領域
４が形成されている。この半導体素子の下面を形成して
いるのが、強くｐドーピングされた基板５である。さら
にソース電極６が設けられており、このソース電極６は
ソース領域４ならびにベース領域３と接触接続されてい
る。ドレイン電極７は、アノード領域２と接触接続され
ている。この半導体素子の上面には、ゲート絶縁層９が
設けられており、ソース領域４とアノード領域２との間
に位置している。このゲート絶縁層９にはゲート電極８
とフィールドプレート１４が配置されている。さらにド
レイン領域１と基板５との間には横方向絶縁層１０が設
けられている。この半導体素子は、さらに側方にトレン
チ形に形成された、上面から横方向絶縁層１０にまで達
する絶縁領域１２を有している。このＬＩＧＢＴは、さ
らにトレンチ絶縁体１２の側方にｐ拡散領域が設けられ
ている。ベース領域３、ソース領域４ならびにゲート電
極８の下方の領域は、垂直に延在する領域１５（ｐ拡散
領域）と接続されている。アノード領域２とその上にあ
るドレイン電極７は、このＬＩＧＢＴの中央部に配置さ
れている。図１において断面図で示したＬＩＧＢＴは、
平面図では通例フィンガー形の形を有している。
【０００５】次にＬＩＧＢＴの動作を図１に用いて説明
する。ゲート電極に電圧が印加されると電子が、ソース
領域４からドレイン領域１に達する。これによって横形
ＰＮＰトランジスタ２，１，３は作動され、このトラン
ジスタはホールをドレイン領域１に注入する。
【０００６】この素子を遮断する場合には、移動するこ
のキャリアをドレイン領域１から排斥する必要がある。
この排斥現象は、ゲート電圧をオフにした後の電流の流
れによって検知することができる。
【０００７】図２にはオフの際のドレイン電圧とドレイ
ン電流の時間の変化が示されている。この種の素子に特
徴的なのは、オフ中に素子の電圧は、単調にその阻止電
圧値まで上昇するのではなく、まず迅速に中間のレベル
にまで上昇し、その後しばらくは極めてわずかな電圧上
昇が続き、それから最終的に阻止電圧値にまで上昇す
る。半導体素子にフルの全阻止電圧が印加されてはじめ
て、電流は０にまで下降することができる。段状の電圧
上昇の原因は、ターンオフ中には蓄積された電荷がまず
横方向に排斥され、その後縦方向に排斥されることにあ
る。この段状の電圧経過の結果として、オフの際にＬＩ
ＧＢＴの電力損失の収支が悪くなる。
【０００８】この問題は１つの解決法は、絶縁分離ウェ
ルの底部に、高ドーピングされたｐ拡散領域を設けるこ
とによって得られる。すなわち高ドーピングされたｐ拡
散領域を、ドレイン領域１と横方向絶縁層１０との間に
配置し、かつ垂直に延在するｐドーピング領域１５と接
触させるのである。このようなｐ拡散層を備えたＬＩＧ
ＢＴは、Prceedings of 1997 International Symposium
on Power Semiconductor Devices & IC'sの第３１３〜
３１６頁から公知である。このような高ドーピングされ
たｐ拡散領域を取り入れることによって結果的に、上記
の段状のフェーズがはるかに低いドレイン電圧で発生
し、ひいては電力損失が格段に減少することになる。オ
フ過程の電力損失は公知のように次式にしたがって計算
される。
【０００９】Ｐoff＝Ｉ・ ∫Ｕ・dt 図１に示した構造の素子と比べた場合のこの素子の欠点
は、ドレイン領域１の厚さが同一の場合に、ＬＩＧＢＴ
の阻止能力が格段に低下することである。阻止能力の低
下の原因は、絶縁分離ウェルの底部にある高ドーピング
された層により電界が、阻止電圧の印加されているＬＩ
ＧＢＴの酸化物絶縁層には侵入できないことにある。
【００１０】欧州特許出願公開第３３８３１２号公報か
ら、基板にウェル形の酸化物絶縁層を設けることが公知
である。酸化物ウェルの内部にはアノード領域が設けら
れており、このアノード領域は上面から出発して酸化物
ウェルに沿って配置されている。このアノード領域は、
酸化物ウェルの底部において途切れている。そこにはア
ノード領域とは逆の導電形の複数の領域が設けられてい
る。これらの領域は、酸化物絶縁層とは反対側に、アノ
ード領域に沿って別の１つのウェルが形成されている。
これによって比較的大きな、かつ一様な電流の流れが得
られる。この場合、電流の主な流れはもっぱら垂直方向
に流れる。
【００１１】
【発明が解決しようとする課題】本発明の課題は、従来
技術に比してターンオフ損失が少なく、同時に阻止電圧
を低下させることのない、ＳＯＩ構造の横形ＩＧＢＴを
提供することである。さらにこの種の横形ＩＧＢＴの製
造方法も提供することである。
【００１２】
【課題を解決するための手段】上記課題は請求項１の特
徴および請求項１７の特徴ステップを有するステップに
よって達成される。
【００１３】本発明の発展形態は従属請求項に記載され
ている。
【００１４】上面と下面とを備えた、ＳＯＩ構造の本発
明の横形ＩＧＢＴは、上面に達する第１導電形のドレイ
ン領域を有する。このドレイン領域には、上面に延在す
る第２導電形のアノード領域が形成されている。さらに
このドレイン領域には、上面に達する第２導電形のベー
ス領域が形成されており、このベース領域に、上面に達
する第１導電形のソース領域が形成されている。このＬ
ＩＧＢＴの下面は、第２導電形の基板を形成している。
このＬＩＧＢＴは、ソース領域とベース領域と接触接続
しているソース電極を有する。さらにこのＬＩＧＢＴ
は、アノード領域と接触接続しているドレイン電極を有
している。上面に設けられたゲート絶縁層は、ソース領
域とアノード領域との間に位置している。このゲート絶
縁層上にはゲート電極が設けられている。ドレイン領域
と基板との間には横方向絶縁層が設けられている。
【００１５】本発明は、ドレイン領域内の絶縁層の近傍
に、横方向に形成された第２導電形の領域を少なくとも
１つ設けるという基本思想に基づいている。ここでこの
横方向に形成された領域は、設けられた横方向絶縁層よ
りも面積が小さい。
【００１６】この構造は、ＬＩＧＢＴをターンオフする
際の電圧上昇の段状の経過を、より低い電圧値の方へず
らし、同時に段状のフェーズを短くするという利点を有
する。この結果、電力損失を低減することができる。し
かも同時に、図１のＬＩＧＢＴの場合に達成されたのと
同じ最大阻止電圧を保持することができる。
【００１７】ターンオフ損失を低減することができ、し
かもその際に同時に最大阻止電圧を低下させることがな
いのは、設けられている横方向に形成された第２導電形
領域が、横方向絶縁層の近傍でソース−ドレイン方向に
形成され、しかも断続しており、ひいては面積の点では
横方向絶縁層全体を覆っていないことによる。したがっ
て少なくともドレイン領域の部分領域は横方向絶縁層と
接触している。このように断続していることによって、
ＩＧＢＴに阻止電圧が印加された場合に、電界が酸化物
絶縁層に侵入することができる。電界が酸化物絶縁層に
侵入することは、殊に耐阻止電圧のために重要である。
また横方向に形成された第２導電形領域はＬＩＧＢＴの
ターンオフの際に、蓄積された電荷を比較的迅速に排斥
することができ、ひいてはターンオフ損失を減少させる
ことができる。
【００１８】別の実施形態では、ＬＩＧＢＴは垂直かつ
分離のための境界領域を有する。この領域は、トレンチ
形に形成され、上面から横方向絶縁層に達している。こ
の垂直な（トレンチ形の）絶縁領域によって、ＬＩＧＢ
Ｔを任意の別の半導体素子（例えば論理素子）と一緒に
同じ半導体基板上に組み込むことができる。
【００１９】本発明のＬＩＧＢＴの別の実施形態では、
アノード領域は、上面に接する第１導電形のドレイン拡
張領域内に配置される。このドレイン拡張領域はドレイ
ン領域と比べて高濃度にドーピングされており、ＬＩＧ
ＢＴをターンオフする際に空乏領域をアノード領域から
遠ざけるために使用されている。
【００２０】別の実施形態ではＬＩＧＢＴは、ゲート絶
縁層に、ドレイン拡張領域を覆うフィールドプレートを
有する。これにより電界の良好な作用がＬＩＧＢＴ内で
得られる。
【００２１】別の実施形態ではＬＩＧＢＴは、トレンチ
形に形成された絶縁領域に接触する、垂直に延在する第
２導電形の領域を有する。ここでこの垂直に延在する領
域は、第２導電形の領域はベース領域と接続されてい
る。この垂直に延在する領域はＬＩＧＢＴの下面の反転
層を制御するために使用される。ＬＩＧＢＴがオフ状態
にある場合には、垂直に延在する第２導電形の領域と、
第１導電形のドレイン領域との間の経路は逆方向に制御
され、これによりドレイン領域と横方向絶縁層との間に
反転層が形成されることを防止する。
【００２２】さらに本発明の有利な実施形態では、基板
は固定の電位に接続される。これは一定の電圧または有
利にはアース電圧とすることができる。しかしまた電位
を浮遊させることも可能である。この場合には基板は比
較的高い阻止電圧をとることができる。トレンチ形に形
成された絶縁領域は、この素子中で最も低い電位としな
ければならない。このトレンチ形に形成された絶縁領域
は有利にはアース電位と接続される。
【００２３】別の実施形態では、ＬＩＧＢＴは横方向に
おいて鏡面対称に構成されている。この場合には、アノ
ード領域とこのアノード領域にあるドレイン電極は、こ
の半導体素子の中央部に配置される。この場合にトレン
チ形に形成された絶縁領域は、ＬＩＧＢＴの側方の外部
境界領域を形成する。ＬＩＧＢＴがフィンガーの形を有
すると有利である。なぜならば同一の半導体基板上で複
数のＬＩＧＢＴを並列に接続する場合にはこれにより殊
に面積を効率よく利用できるからである。
【００２４】ドレイン領域に設けられた横方向領域は、
別の実施形態では、多角形の形状を有し、同一平面内で
相互に等間隔で並置されている。この場合に第２導電形
の横方向領域は、隣接する横方向領域の２つがそれぞ
れ、所定の間隔で相互に並置されていることが保証され
ていれば任意の形状を有することができる。この配列が
規則的に続いていると有利である。この場合に横方向領
域の形状を、正方形、矩形、八角形または円形とするこ
ともできる。
【００２５】別の実施形態では、ドレイン領域に設けら
れる横方向領域は、ＬＩＧＢＴの外周に適合した形状を
有し、同一平面内で、等間隔に相互に並置されている。
ＬＩＧＢＴが例えばフィンガー形の外周を有する場合に
は、ドレイン領域に設けられる横方向領域も同様にフィ
ンガー形である。ここでトレンチ形の垂直な絶縁領域の
最も近くにある第２導電形の横方向領域は、最大の外周
を有し、対称軸の最も近くにある第２導電形の横方向領
域は、最小の外周を有する。この配置の場合にも、横方
向領域は所定の間隔で相互に並んでいることが保証され
なければならない。これは電界が横方向絶縁層に侵入で
きるようにするためである。個々の横方向領域の間隔
を、相互に規則的になるように構成すると有利である。
【００２６】本発明によるＬＩＧＢＴは、ドレイン領域
に設けられる第２導電形の横方向領域が、横方向絶縁層
に接する場合には特に簡単に製造できる。しかしこれは
必須ではない。
【００２７】本発明のＬＩＧＢＴの実施形態では、ドレ
イン領域内で外周に最も近い横方向領域を、トレンチ形
に形成された絶縁領域と接触させることもできる。
【００２８】ＬＩＧＢＴの横方向の形状は円形またはフ
ィンガーの形状とすることができる。フィンガー形状
は、複数のＩＧＢＴを並列に接続する場合には効率的な
面積利用ができるため有利である。しかしＩＧＢＴはこ
の横方向の形状に限定されることはなく、別の形状も可
能である。
【００２９】横方向絶縁層およびトレンチ形の絶縁領域
をＳｉＯ2から作製すると有利である。その理由はこの
場合に公知の作製方法を使用することができ、殊に簡単
に作製できるからである。
【００３０】ドレイン領域に設けられる横方向領域のキ
ャリア密度を、１×１０17〜１×１０19とすると有利で
あることが判っている。
【００３１】本発明によるＬＩＧＢＴの製造は、つぎの
ステップを用いて簡単に実行することができる。しかも
この製造ステップは、従来公知の横形ＩＧＢＴ製造方法
と比べて著しく変形されたものである必要はない。次の
製造ステップから、本発明はウェハーボンディングプロ
セスで製造されることが判る。
【００３２】第１のステップでは、後で基板側を向くド
レイン領域に、横方向に形成された第２導電形の領域が
少なくとも１つ形成される。横方向領域を１つだけ設け
る場合には、後で形成される誘電体ウェルよりも小さく
しなければならない。複数の横方向領域を設ける場合に
は、これらの領域が規則的な間隔で相互に並置されるよ
うにする。ここでドレイン領域に設けられる横方向領域
は、例えば多角形または、横形ＩＧＢＴの形状に適合し
た形状とすることができ、有利には規則的な間隔で同一
平面内で並置される。この場合に、設けられる横方向領
域は、拡散またはフォトレジストでマスクされて行われ
る打ち込みのどちらによっても製造することができる。
ホウ素の使用は有利である。
【００３３】ドレイン領域に設けられる横方向領域に対
して多角形を選択し、これらの領域を相互に規則的な間
隔で並置されるようにすると有利である。なぜならば、
この製造ステップは、ドレイン領域の反対側に製造され
るＩＧＢＴ構造の後々の配置に無関係に実行することが
できるからである。ＬＩＧＢＴの形状に適合した横方向
領域の場合には次のことに注意する必要がある。すなわ
ちこれらの領域をドレイン領域、アノード領域、ベース
領域およびソース領域に整定調整して、第２導電形の横
方向領域が、完成されたＬＩＧＢＴでは鏡面対称に配置
しなければならない。これに対して、ドレイン領域内の
横方向領域の底部へのドーピングが多角形の形状を有
し、個々のドーピングされる多角形の大きさが、素子の
横方向の拡がりよりも明らかに小さい場合には、誘電体
ウェルと、上面に設けられた素子とを、ドーピングされ
た横方向領域のパターンに整定調整する必要はない。
【００３４】第２のステップでは横方向絶縁層を、基板
を形成する第２導電形の半導体プレート上に付着する。
横方向絶縁層を基板を形成する半導体プレート上に付着
することは有利である。なぜならばドレイン領域の表面
領域が種々にドーピングされることにより厚さの異なる
酸化層が形成されることがあり、この酸化物層が、横方
向絶縁層上への基板の付着を困難にすることがあるから
である。後で電極を有するＩＧＢＴの上面を形成する、
ドレイン領域の面を薄くした後、横方向絶縁層と基板と
の接合体を、ドレイン領域の上面とは反対側の面と接合
する。引き続きドレイン領域の、横方向絶縁層とは逆側
の面に、アノード領域、ベース領域ならびにソース領域
が公知の方法で形成される。その後のステップは、従来
公知の横形ＩＧＢＴの製造方法と同じであり、例えばト
レンチ形に形成される絶縁領域の形成、ならびに所要の
電極ないしはフィルードプレートの形成が行われる。
【００３５】以下では本発明を図１〜図４を用いて説明
する。
【００３６】
【実施例】図３は、本発明の横形ＩＧＢＴの断面図を示
している。この横形ＩＧＢＴは、上面に達する第１導電
形のドレイン領域１を有している。このドレイン領域１
には上面に延在する第２導電形のアノード領域２が設け
られている。さらにこのドレイン領域１には、上面に達
する第２導電形のベース領域３が設けられており、この
ベース領域３には、上面に達する第１導電形のソース領
域４が設けられている。ＬＩＧＢＴの下面を形成してい
るのは、第２導電形の基板５である。ソース電極６は、
ソース領域４およびベース領域３と接触接続されてい
る。ドレイン電極７は、アノード領域２と接触接続され
ている。ＬＩＧＢＴの上面にはゲート絶縁層９が設けら
れており、このゲート絶縁層９はソース領域４とアノー
ド領域２との間に位置している。ゲート絶縁層９の上に
は、ゲート電極８が配置されている。ドレイン領域１と
基板５との間には、横方向絶縁層１０が設けられてい
る。さらにこのＬＩＧＢＴはトレンチ形の、垂直な絶縁
層１２を有している。この絶縁層１２は、ＬＩＧＢＴの
上面から横方向絶縁層１０にまで達している。この絶縁
層１２はこの半導体素子の中で最も低い電位を有してお
り、有利にはアース電位を有する。このトレンチ形の絶
縁層１２は、第２導電形の領域１５に接しており、この
領域１５はベース領域３とも接続されている。アノード
領域２は、上面に隣接している第１導電形のドレイン拡
張領域１３内にあり、このドレイン拡張領域１３のドー
ピングはドレイン領域１に比べて格段に高濃度である。
さらにゲート絶縁層９にはこのドレイン拡張領域を覆う
フィールドプレート１４が設けられている。
【００３７】このＬＩＢＧＴはさらに横方向に形成され
た、第２導電形の領域１１を有する。この領域１１は同
一平面内で等間隔で並べて設けられている。この横方向
に形成された第２導電形の領域１１は、横方向絶縁層１
０に接している。この結果、横方向に形成された領域１
１は、横方向絶縁層１０と同電位である。
【００３８】横方向に形成される領域１１を、ドレイン
領域１の内部に同一平面内で等間隔に並べて配置するこ
とも考えられる。しかしながらこの横方向に形成された
領域１１は横方向絶縁層１０の近傍になければならな
い。ＬＩＧＢＴは軸線Ａ−Ａ’に関して鏡面対称な構造
を有している。図３には相互に隣接する３つの第２導電
形の横方向領域が示されている。したがって横方向に形
成された領域１１はドレイン領域において、同じ平面内
に６つ並んでいる。この横方向に形成される領域１１を
ドレイン領域１にもっと多くまたはもっと少なく設ける
ことも考えられる。しかしその場合、いくつもの位置で
横方向絶縁層１０がドレイン領域１と接触するようにし
なければならない。この接触の断続は、阻止電圧がＩＧ
ＢＴに印加された場合に電界が横方向絶縁層１０に侵入
するために必要である。なぜならばさもなければこの素
子の阻止能力が低下してしまうことになるからである。
横方向に形成された領域１１はまた、ＬＩＧＢＴのター
ンオフの際に蓄積された電荷をより迅速に空乏領域から
排斥し、ひいてはターンオフ損失を低減するために使用
される。
【００３９】図４のａおよび図４のｂは、図３の本発明
による横形ＩＧＢＴを線Ｂ−Ｂ’に沿って切った横断面
を上から見た図を示している。図４のａは、ドレイン領
域１に形成された、第２導電形の横方向領域１１を示し
ている。この場合には横方向領域１１はＬＩＧＢＴの形
状に適合した形状を有している。すなわち横方向領域１
１はフィンガー形をしている。この図には４つのフィン
ガー型の、横方向に形成された領域１１が、同一平面内
で相互に等間隔で並んでいる。この方向から見るとＬＩ
ＧＢＴの鏡面対称構造が分かる。
【００４０】図４のｂぢは、ドレイン領域１に配置され
た横方向領域１１が示されている。この横方向に形成さ
れた領域１１は方形であり、相互に等間隔に並んでい
る。横方向に形成された領域１１の形状は、円形でも、
三角形でも多角形でもよい。
【００４１】いずれの場合にも、相互に並んだ第２導電
形の横方向領域１１は、電界が（図示しない）横方向絶
縁層１０に侵入することを可能にしている。図４のｂに
よる横方向領域１１の構造は、図４のａに比して次の点
で有利である。すなわち個々の横方向に形成された領域
の大きさが、ＬＩＧＢＴの横方向の広がりよりもかなり
小さい場合には、この横方向領域を、ベース領域、アノ
ード領域その他の配置に整定調整する必要がないという
点で有利である。横方向に形成される領域１１のパター
ンは、ウェハー製造中にすでに表面全体に設けることが
できる。この結果、横方向に形成された領域は、論理回
路装置が設けられる場所の下側にも存在することにな
る。しかしこれらの領域は、論理回路装置には影響しな
い。それはこれらの論理回路の機能は主に、上面近くの
作用によって決まるからである。
【００４２】横方向に形成された領域１１を、ＩＧＢＴ
の横方向の広がりに適合した形にする場合には、これら
の領域１１を、上面に設けられる領域に整定調整するこ
とに注意しなければならない。なぜならば鏡面対称な構
造に対する要求を満たさなければならないからである。
この要求は、本発明によるＬＩＧＢＴの製造の繁雑さを
増加させる。
【００４３】図３にはｎドーピングされたドレイン領域
を有するＬＩＧＢＴが示されている。他の領域のドーピ
ングは相応の形で行われなければならない。しかしなが
ら、ドレイン領域を逆の導電形でドーピングすること、
すなわちｐ形ドーピング型も可能である。残りの領域は
それに対応してドーピングされる。
【図面の簡単な説明】
【図１】従来技術による横形ＩＧＢＴの断面図である。
【図２】横形ＩＧＢＴをターンオフする際のドレイン電
圧とドレイン電流の時間経過を概略的に示す線図であ
る。
【図３】本発明による横形ＩＧＢＴの横断面図である。
【図４】ドレイン領域に横方向に形成される第２導電形
領域の配置の実施例を示す平面図である。
【符号の説明】
１ ドレイン領域 ２ アノード領域 ３ ベース領域 ４ ソース領域 ５ 基板 ６ ソース電極 ７ ドレイン電極 ８ ゲート電極 ９ ゲート絶縁層 １０ 横方向絶縁層 １１ 横方向に形成される領域 １２ トレンチ形の絶縁領域 １３ ドレイン拡張領域 １４ フィールドプレート １５ 垂直に延在する領域

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】ａ） 上面に達する第１導電形のドレイン
    領域（１）と、 ｂ） 該ドレイン領域（１）に形成されておりかつ上面
    に延在し上面に達する第２導電形のアノード領域（２）
    と、 ｃ） 前記ドレイン領域（１）に形成されておりかつ上
    面に達する第２導電形のベース領域（３）と、前記ベー
    ス領域（３）に形成されておりかつ上面に達する第１導
    電形のソース領域（４）と、 ｄ） 下面を形成する第２導電形の基板（５）と、 ｅ） ソース領域（４）に接触接続されているソース電
    極（６）と、 ｆ） アノード領域（２）に接触接続されているドレイ
    ン電極（７）と、 ｇ） 上面に設けられておりかつソース領域（４）とア
    ノード領域（２）との間に位置するゲート絶縁層（９）
    と、 ｈ） ゲート絶縁層（９）上に設けられたゲート電極
    （８）と、 ｉ） ドレイン領域（１）と基板（５）との間に設けら
    れた横方向絶縁層（１０）とを有する、上面と下面とを
    備えたＳＯＩ構造の横形ＩＧＢＴにおいて、 ドレイン領域（１）内の絶縁層（１０）の近傍に、横方
    向に形成された第２導電形の領域（１１）が少なくとも
    １つ設けられていることを特徴とする横形ＩＧＢＴ。
  2. 【請求項２】 上面から横方向絶縁層（１０）にまで達
    する、垂直の境界を形成するトレンチ形絶縁領域（１
    ２）が設けられている請求項１に記載の横形ＩＧＢＴ。
  3. 【請求項３】 アノード領域（２）は、上面に接する第
    １導電形のドレイン拡張領域（１３）内に配置されてい
    る請求項１または２に記載の横形ＩＧＢＴ。
  4. 【請求項４】 ゲート絶縁層（９）上に、ドレイン拡張
    領域（１３）を覆うフィールドプレート（１４）が配置
    されている請求項３に記載の横形ＩＧＢＴ。
  5. 【請求項５】 基板（５）は固定電位につながっている
    請求項１から４までのいずれか１項に記載の横形ＩＧＢ
    Ｔ。
  6. 【請求項６】 トレンチ形に形成された絶縁領域（１
    ２）は、垂直に延在する第２導電形の領域（１５）に接
    している請求項１から５までのいずれか１項に記載の横
    形ＩＧＢＴ。
  7. 【請求項７】 トレンチ形に形成された絶縁領域（１
    ２）は、最も低い電位につながっている請求項１から６
    までのいずれか１項に記載の横形ＩＧＢＴ。
  8. 【請求項８】 横方向において鏡面対称である請求項１
    から７までのいずれか１項に記載の横形ＩＧＢＴ。
  9. 【請求項９】 ドレイン領域（１）に設けられた横方向
    領域（１１）は、多角形の形状を有し、同一平面内で規
    則的な間隔で相互に並んでいる請求項１から８までのい
    ずれか１項に記載の横形ＩＧＢＴ。
  10. 【請求項１０】 ドレイン領域（１）内に設けられた横
    方向領域（１１）は、外周に適合した形状を有し、かつ
    同一平面内で相互に等間隔で並んでいる請求項１から９
    までのいずれか１項に記載の横形ＩＧＢＴ。
  11. 【請求項１１】 ドレイン領域（１）に設けられた横方
    向領域（１１）は、横方向絶縁層（１０）に接している
    請求項１から１０までのいずれ１項に記載の横形ＩＧＢ
    Ｔ。
  12. 【請求項１２】 ドレイン領域（１）内で外周に最も近
    い横方向領域（１１）は、垂直に形成された第２導電形
    の領域（１５）と接触している請求項６から１１までの
    いずれか１項に記載の横形ＩＧＢＴ。
  13. 【請求項１３】 ＩＧＢＴの横方向の形状は、円形また
    はフィンガー状である請求項１から１２までのいずれか
    １項に記載の横形ＩＧＢＴ。
  14. 【請求項１４】 横方向絶縁層（１０）は、ＳｉＯ2か
    らなる請求項１から１３までのいずれか１項に記載の横
    形ＩＧＢＴ。
  15. 【請求項１５】 トレンチ形の絶縁層（１２）は、Ｓｉ
    Ｏ2からなる請求項１から１４までのいずれか１項に記
    載の横形ＩＧＢＴ。
  16. 【請求項１６】 ドレイン領域（１）に設けられた横方
    向領域（１１）のキャリア密度は、１×１０17との１×
    １０19の間である。
  17. 【請求項１７】ａ） ドレイン領域（１）の基板（５）
    を向いた側に、横方向に形成される第２導電形の領域
    （１１）を少なくとも１つ形成し、 ｂ） 横方向絶縁層（１０）を、基板（５）を形成する
    第２導電形の半導体プレート上に付着し、 ｃ） 横方向絶縁層（１０）と基板（５）との接合体
    を、ドレイン領域（１）の上面とは反対側の面に接合
    し、 ｄ） ドレイン領域（１）の、横方向絶縁層とは反対側
    の面にアノード領域（２）、ベース領域（３）およびソ
    ース領域（４）を公知の方法で形成することを特徴する
    請求項１の特徴を有する横形ＩＧＢＴの製造方法。
  18. 【請求項１８】 前記ステップｄ）のあとに、 ｅ） トレンチ形に形成される絶縁領域（１２）を形成
    する請求項１７に記載の横形ＩＧＢＴ製造方法。
JP11182406A 1998-06-26 1999-06-28 横形ｉｇｂｔとその製造方法 Pending JP2000031497A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19828669.4 1998-06-26
DE19828669A DE19828669C2 (de) 1998-06-26 1998-06-26 Lateraler IGBT in SOI-Bauweise und Verfahren zur Herstellung

Publications (1)

Publication Number Publication Date
JP2000031497A true JP2000031497A (ja) 2000-01-28

Family

ID=7872199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11182406A Pending JP2000031497A (ja) 1998-06-26 1999-06-28 横形ｉｇｂｔとその製造方法

Country Status (3)

Country Link
US (1) US6191456B1 (ja)
JP (1) JP2000031497A (ja)
DE (1) DE19828669C2 (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10057611C2 (de) * 2000-11-21 2002-10-24 Infineon Technologies Ag Laterales Halbleiterbauelement
DE10257098B4 (de) * 2002-12-05 2005-05-25 X-Fab Semiconductor Foundries Ag Verfahren zum Erzeugen hermetisch dicht geschlossener dielektrisch isolierender Trenngräben
US8067855B2 (en) * 2003-05-06 2011-11-29 Enecsys Limited Power supply circuits
DE602004023497D1 (de) 2003-05-06 2009-11-19 Enecsys Ltd Stromversorgungsschaltungen
DE102004028474B4 (de) * 2004-06-11 2009-04-09 X-Fab Semiconductor Foundries Ag Integriertes Bauelement in einer SOI-Scheibe
WO2006048689A2 (en) * 2004-11-08 2006-05-11 Encesys Limited Integrated circuits and power supplies
US11881814B2 (en) 2005-12-05 2024-01-23 Solaredge Technologies Ltd. Testing of a photovoltaic panel
US10693415B2 (en) 2007-12-05 2020-06-23 Solaredge Technologies Ltd. Testing of a photovoltaic panel
JP2007194575A (ja) 2005-12-21 2007-08-02 Mitsubishi Electric Corp 半導体装置
JP2007207862A (ja) * 2006-01-31 2007-08-16 Mitsubishi Electric Corp 半導体装置
US11569659B2 (en) 2006-12-06 2023-01-31 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8816535B2 (en) 2007-10-10 2014-08-26 Solaredge Technologies, Ltd. System and method for protection during inverter shutdown in distributed power installations
US11296650B2 (en) 2006-12-06 2022-04-05 Solaredge Technologies Ltd. System and method for protection during inverter shutdown in distributed power installations
US11855231B2 (en) 2006-12-06 2023-12-26 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8384243B2 (en) 2007-12-04 2013-02-26 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US11888387B2 (en) 2006-12-06 2024-01-30 Solaredge Technologies Ltd. Safety mechanisms, wake up and shutdown methods in distributed power installations
US11735910B2 (en) 2006-12-06 2023-08-22 Solaredge Technologies Ltd. Distributed power system using direct current power sources
US9112379B2 (en) 2006-12-06 2015-08-18 Solaredge Technologies Ltd. Pairing of components in a direct current distributed power generation system
US11728768B2 (en) 2006-12-06 2023-08-15 Solaredge Technologies Ltd. Pairing of components in a direct current distributed power generation system
US11687112B2 (en) 2006-12-06 2023-06-27 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US9088178B2 (en) 2006-12-06 2015-07-21 Solaredge Technologies Ltd Distributed power harvesting systems using DC power sources
US9130401B2 (en) 2006-12-06 2015-09-08 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8618692B2 (en) 2007-12-04 2013-12-31 Solaredge Technologies Ltd. Distributed power system using direct current power sources
US8947194B2 (en) 2009-05-26 2015-02-03 Solaredge Technologies Ltd. Theft detection and prevention in a power generation system
US8319471B2 (en) 2006-12-06 2012-11-27 Solaredge, Ltd. Battery power delivery module
US11309832B2 (en) 2006-12-06 2022-04-19 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8963369B2 (en) 2007-12-04 2015-02-24 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8319483B2 (en) 2007-08-06 2012-11-27 Solaredge Technologies Ltd. Digital average input current control in power converter
US8013472B2 (en) 2006-12-06 2011-09-06 Solaredge, Ltd. Method for distributed power harvesting using DC power sources
US8473250B2 (en) 2006-12-06 2013-06-25 Solaredge, Ltd. Monitoring of distributed power harvesting systems using DC power sources
EP3496258A1 (en) 2007-12-05 2019-06-12 Solaredge Technologies Ltd. Safety mechanisms in distributed power installations
US8049523B2 (en) 2007-12-05 2011-11-01 Solaredge Technologies Ltd. Current sensing on a MOSFET
US11264947B2 (en) 2007-12-05 2022-03-01 Solaredge Technologies Ltd. Testing of a photovoltaic panel
US8289742B2 (en) 2007-12-05 2012-10-16 Solaredge Ltd. Parallel connected inverters
WO2009072075A2 (en) 2007-12-05 2009-06-11 Solaredge Technologies Ltd. Photovoltaic system power tracking method
EP2269290B1 (en) 2008-03-24 2018-12-19 Solaredge Technologies Ltd. Switch mode converter including active clamp for achieving zero voltage switching
EP2294669B8 (en) 2008-05-05 2016-12-07 Solaredge Technologies Ltd. Direct current power combiner
DE102008028452B4 (de) 2008-06-14 2012-10-25 X-Fab Semiconductor Foundries Ag Leistungstransistor für hohe Spannungen in SOI-Technologie
CN104282740B (zh) * 2009-11-09 2017-03-01 苏州博创集成电路设计有限公司 绝缘体上硅的横向p型绝缘栅双极晶体管
GB2485527B (en) 2010-11-09 2012-12-19 Solaredge Technologies Ltd Arc detection and prevention in a power generation system
US10673222B2 (en) 2010-11-09 2020-06-02 Solaredge Technologies Ltd. Arc detection and prevention in a power generation system
US10230310B2 (en) 2016-04-05 2019-03-12 Solaredge Technologies Ltd Safety switch for photovoltaic systems
US10673229B2 (en) 2010-11-09 2020-06-02 Solaredge Technologies Ltd. Arc detection and prevention in a power generation system
GB2486408A (en) 2010-12-09 2012-06-20 Solaredge Technologies Ltd Disconnection of a string carrying direct current
GB2483317B (en) 2011-01-12 2012-08-22 Solaredge Technologies Ltd Serially connected inverters
CN102157434B (zh) * 2011-03-10 2012-12-05 杭州电子科技大学 具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法
US8570005B2 (en) 2011-09-12 2013-10-29 Solaredge Technologies Ltd. Direct current link circuit
GB2498365A (en) 2012-01-11 2013-07-17 Solaredge Technologies Ltd Photovoltaic module
GB2498790A (en) 2012-01-30 2013-07-31 Solaredge Technologies Ltd Maximising power in a photovoltaic distributed power system
US9853565B2 (en) 2012-01-30 2017-12-26 Solaredge Technologies Ltd. Maximized power in a photovoltaic distributed power system
GB2498791A (en) 2012-01-30 2013-07-31 Solaredge Technologies Ltd Photovoltaic panel circuitry
GB2499991A (en) 2012-03-05 2013-09-11 Solaredge Technologies Ltd DC link circuit for photovoltaic array
US10529866B2 (en) 2012-05-30 2020-01-07 X-Fab Semiconductor Foundries Gmbh Semiconductor device
US8735937B2 (en) 2012-05-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fully isolated LIGBT and methods for forming the same
US10115841B2 (en) 2012-06-04 2018-10-30 Solaredge Technologies Ltd. Integrated photovoltaic panel circuitry
US9548619B2 (en) 2013-03-14 2017-01-17 Solaredge Technologies Ltd. Method and apparatus for storing and depleting energy
US9941813B2 (en) 2013-03-14 2018-04-10 Solaredge Technologies Ltd. High frequency multi-level inverter
EP4318001A3 (en) 2013-03-15 2024-05-01 Solaredge Technologies Ltd. Bypass mechanism
US9318974B2 (en) 2014-03-26 2016-04-19 Solaredge Technologies Ltd. Multi-level inverter with flying capacitor topology
US11570921B2 (en) 2015-06-11 2023-01-31 Tesla, Inc. Semiconductor device with stacked terminals
US11177663B2 (en) 2016-04-05 2021-11-16 Solaredge Technologies Ltd. Chain of power devices
US11018623B2 (en) 2016-04-05 2021-05-25 Solaredge Technologies Ltd. Safety switch for photovoltaic systems
US10593796B2 (en) 2017-12-13 2020-03-17 Nxp Usa, Inc. Lateral insulated-gate bipolar transistor and method therefor
CN109065452A (zh) * 2018-07-25 2018-12-21 深圳市南硕明泰科技有限公司 一种晶体管及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937647A (en) * 1986-11-06 1990-06-26 Texas Instruments Incorporated SCR-DMOS circuit for driving electroluminescent displays
JPH07120799B2 (ja) * 1988-04-01 1995-12-20 株式会社日立製作所 半導体装置
JPH07105496B2 (ja) * 1989-04-28 1995-11-13 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
JP2513874B2 (ja) * 1989-12-28 1996-07-03 三菱電機株式会社 半導体装置およびその製造方法
US5731603A (en) * 1995-08-24 1998-03-24 Kabushiki Kaisha Toshiba Lateral IGBT

Also Published As

Publication number Publication date
DE19828669C2 (de) 2003-08-21
US6191456B1 (en) 2001-02-20
DE19828669A1 (de) 2000-01-05

Similar Documents

Publication Publication Date Title
JP2000031497A (ja) 横形ｉｇｂｔとその製造方法
US6566691B1 (en) Semiconductor device with trench gate having structure to promote conductivity modulation
KR101933242B1 (ko) 절연형 게이트 트랜지스터 및 그 제조 방법
JP2968222B2 (ja) 半導体装置及びシリコンウエハの調製方法
US20150318386A1 (en) Semiconductor device
US8294206B2 (en) Integrated circuit device and method for its production
JPH10178176A (ja) トレンチ・ゲート構造を有するトレンチ・ゲート形絶縁ゲート・バイポーラ・トランジスタ
JP7272775B2 (ja) 絶縁ゲートバイポーラトランジスタ
KR20010108029A (ko) 바디 영역내에 트렌치 형태의 게이트-전극 및 추가 고도핑층을 포함하는 전계 효과 트랜지스터
US7674678B2 (en) Method for producing a transistor component having a field plate
JP7024626B2 (ja) 半導体装置、半導体装置の製造方法
JPH1197716A (ja) Ｍｏｓコントロールダイオード及びその製造方法
WO2019195192A2 (en) Enhancements to cell layout and fabrication techniques for mos-gated devices
US9711628B2 (en) Semiconductor device
US6646304B1 (en) Universal semiconductor wafer for high-voltage semiconductor components
US6914270B2 (en) IGBT with PN insulation and production method
CN104078494B (zh) 功率半导体设备及其制作方法
JPH09116152A (ja) パワー半導体素子
KR101550798B1 (ko) 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법
US4183036A (en) Schottky-transistor-logic
CN110752257B (zh) 一种mos栅控晶闸管及其制造方法
TWI593083B (zh) 在功率半導體中的電流感測器用的半導體裝置
US7291899B2 (en) Power semiconductor component
KR100703231B1 (ko) 반도체장치 및 그 제조방법
US6683328B2 (en) Power semiconductor and fabrication method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050630

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050927

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060308