JP2002501268A - 非同期メモリカード - Google Patents
非同期メモリカードInfo
- Publication number
- JP2002501268A JP2002501268A JP2000528960A JP2000528960A JP2002501268A JP 2002501268 A JP2002501268 A JP 2002501268A JP 2000528960 A JP2000528960 A JP 2000528960A JP 2000528960 A JP2000528960 A JP 2000528960A JP 2002501268 A JP2002501268 A JP 2002501268A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- code
- memory
- memory card
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/08—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers from or to individual record carriers, e.g. punched card, memory card, integrated circuit [IC] card or smart card
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/0806—Details of the card
- G07F7/0833—Card having specific functional components
- G07F7/084—Additional components relating to data transfer and storing, e.g. error detection, self-diagnosis
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/109—Control signal input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Business, Economics & Management (AREA)
- Strategic Management (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Accounting & Taxation (AREA)
- Artificial Intelligence (AREA)
- General Business, Economics & Management (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Credit Cards Or The Like (AREA)
- Storage Device Security (AREA)
- Communication Control (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
情報の記録および読み取りのためのそのアドレス指定回路とを含むカードに関す
るものである。
と通信する、カード読取り装置などの端末によって記録され、かつ/または読み
取られる。電気信号は、間接アドレス指定式同期型であることを特徴とする特定
の標準プロトコルに従って端末によって作成される。
またはこのために備えられたピンへのリセット信号によるリセット、 −刻時パルスに対応するピンへの一定のパルス数の印可による、メモリのアドレ
スカウンタの適切なアドレスへの配置、 −I/Oピン、およびリセットピン、刻時ピン、またはその他一切のピンである
ことが可能な別のピンに与えられた信号の組み合わせによる、メモリ内への記録
または読み取りコマンド。
く要約される。
ノイズ(電圧低下、電気的接触不良、雑音、など)の影響を受けやすいので、交
換されたメッセージの正確さは保証されない。
度、または複数回通信を反復することになる。 −メッセージの反復によって一つのトランザクションに必要な時間が増加する。 −加えて、これらの電気ノイズにより誤ったトランザクションが行われる可能性
がある。 −メモリのアドレス指定はパルスカウンタを介して実行され、該パルスカウンタ
はそれに与えられる一つのパルス列を数え、この一つのパルス列の終わりにカウ
ンタによって表示されるコードがメモリのアドレスコードを構成する。間接式と
呼ばれるこのアドレス指定は、パルスを数えるためにある程度の時間を必要とし
、様々な理由のためにパルスが計算に入れられない場合などに、エラー発生源に
なる。 −受信したデータまたはコマンドの完全性検査は全く実行されず、そのためセキ
ュリティが欠如している。 −トランザクションプロトコルは同期型であり、端末とメモリカードの間に厳密
な同期を必要とするが、外乱のせいで、トランザクションの間にこの同期を取り
、かつ維持することが困難になることがある。 −データまたは受信コマンドの受信の際に一切受信通知が実行されない。 −コマンドの正しい実行の検証が一切なされない。
実現することである。
路を次のように変更することによって達成される。 −端末とメモリカードの間の通信が非同期通信プロトコルによって実行され、 −メモリアドレス指定が直接アドレス指定で実行され、 −カードによって受信された、アドレス、コマンドまたはデータに関する情報が
検証され、 −メモリカードが受信情報とその完全性について、端末に受信通知を実行し、 −メモリカードがコマンドの正しい実行情報を端末に伝送する。
協働するのに適した、メモリを備えた接触式メモリカードに関するもので、前記
メモリのアクセス回路がさらに以下のものを含むことを特徴とする。 −端末によってメモリカードの接点に与えられた電気信号の受信分析回路であっ
て、メッセージとコードを提供する受信分析回路と、 −メモリのアドレスコードであるか、データコードであるか、コマンドコードで
あるかに応じて、分析回路によって提供されるコードの翻訳スイッチング回路と
、 −アドレス指定回路に提供するために翻訳スイッチング回路によって提供された
アドレスコードを記録するアドレスレジスタと、 −コマンドコードによって指示されたオペレーションを実行する目的で、コード
を制御回路に提供するためにメモリで実現すべきオペレーションのコマンドコー
ド、またはそこに記録するデータコードを必要に応じて記録する少なくとも一つ
のデータレジスタと、 −メモリ内で読み取られたコード、または制御回路によって提供されたコマンド
の実行状態コードを記録する少なくとも一つの出力レジスタと、 −端末に伝送するために、出力レジスタによって提供されたコードと受信分析回
路によって提供されたメッセージを接点に伝送する回路。
さな追加修正を加えることによって、既存群の読取り装置と完全に互換性がある
という利点を有する。特に、現在のメモリカードでは今のところ不可能な、マイ
クロプロセッサカード読取り装置を利用できるのが特に有利である。
特定の実行例の以下の説明を読むことによっていっそう良く理解できるだろう。
イプのメモリ10と、 −読み取りまたは記録するデータにそれぞれ対応する一つまたは複数の群の基本
セルを選択するためのメモリ10のアドレス指定回路12と、 −アドレス指定回路12で指定されたアドレスでメモリ10のセルを記録または
読み取るための、メモリ10とアドレス指定回路12との制御回路14と、 −端末18とメモリカードの間の電気的連結を実現するために、カードの側面の
うち一つに配置された複数個の接点16。
16と、他方のアドレス指定回路12および制御回路14との間の連結を実現す
る装置20を備えている。
やメモリのセルのアドレスや、実行すべきコマンドまたは命令を表すコードを提
供するための、接点16で受信される電気信号の受信分析回路22と; −受信分析回路22によって提供されたコードの翻訳スイッチング回路24と; −端末によって伝送されたアドレスコードを記録し、それをアドレス指定回路1
2に提供するためのアドレスレジスタ26と、 −端末によって伝送されたデータコードまたは命令コードを記録し、それを制御
回路14に提供するための少なくとも一つのデータレジスタ28と、 −メモリ10内で読み取ったコードまたは命令実行状態を記録するための少なく
とも一つの出力レジスタ32と、 −接点16を介して端末16に向かう、出力レジスタ32内に含まれるコードの
、伝送回路34。
6によって実行され、該電気信号は非同期と呼ばれる通信プロトコルによって規
格化されている。これらのプロトコルは様々なタイプであることが可能であり、
特に、いわゆるパーソナルコンピュータとその周辺機器の間で広く使用されてい
るシリアル連結に関してはRS232の名称で、またはモデムによる連結に関し
てはV22,V23,などの名称で知られているものであることが可能である。
メモリカードによって理解されなければならない。
全性を検査するためにその分析を実行する。
の存在と値を検証することができる情報を付加するようになっている。これはパ
リティビットまたは巡回冗長コードの存在とすることが可能である。数多くの通
信プロトコルが伝送された情報の完全性を検証するためにかかる冗長を備えてい
ることは注意すべきことである。
を受信し、その完全性が正常であることを示すコードなどの受信通知を端末に提
供することができる。反対の場合、エラーコードが提供される。かかる受信通知
は特定の通信プロトコルに備えられている。
および、分析されたアドレスコードによって直接実現される。
ルである、略称I2Cで知られるプロトコルを実施することで実現可能である。
イッチング回路がそれをアドレスレジスタ26に伝送する。
複数のレジスタ28にそれらを伝送し、レジスタ28に含まれるコードは制御回
路14に提供される。
令が実行されなかったことを示すエラーコードを発生するように構成されている
。このコードは制御回路14のコードを受信する出力レジスタ32および伝送回
路34を介して端末18に伝送される。
32および送信回路34を介して端末に伝送される。
で読み取られたデータのための2つのレジスタの形式とすることが可能である。
る。 −端末は本発明によるメモリカードに適したアプリケーションプログラムによっ
て命令を発生し、この命令は少なくとも一つの命令コードと、アドレスコードと
、データコードを含み、全体がメッセージを構成する。 −端末はパリティナンバーまたは巡回冗長コードなどの冗長情報を作成し、伝送
するコードで構成されたメッセージ内にそれを導入する。 −端末は接点16を介して非同期モードでこれらのコードをメモリカードに伝送
する。 −受信分析回路22はメモリカードが受信したメッセージの有効性を確認する。 −受信分析回路22はメッセージの正確な受信または不正確な受信をコードで示
すことで、伝送回路を介して端末にメッセージの受信通知を伝送する。 −制御回路14が命令を実行する。 −制御回路14は出力レジスタ32と伝送回路34を介して命令の実行または不
実行を証明するメッセージを端末に伝送する。
Claims (7)
- 【請求項1】 アドレス指定回路(12)および制御回路(14)を有する
アクセス回路を介して端末(18)と協働するのに適した、メモリ(10)を備
えた接触式(16)メモリカード(40)であって、メモリ(10)のアクセス
回路がさらに以下のものを含むことを特徴とするメモリカード。 −端末(18)によってメモリカード(40)の接点(16)に与えられた電気
信号の受信分析回路(22)であって、メッセージとコードを提供する受信分析
回路と、 −メモリのアドレスコードであるか、データコードであるか、コマンドまたは命
令コードであるかによって、受信分析回路(22)によって提供されるコードの
翻訳スイッチング回路(24)と、 −アドレス指定回路(12)に提供するために、翻訳スイッチング回路によって
提供されたアドレスコードを記録するアドレスレジスタ(26)と、 −コマンドコードによって指示されたオペレーションを実行する目的で、コード
を制御回路(14)に提供するためにメモリで実現すべきオペレーションのコマ
ンドコード、またはそこに記録すべきデータコードを必要に応じて記録する少な
くとも一つのデータレジスタと、 −メモリ(10)内で読み取られたコード、または制御回路(14)によって提
供されたコマンドの実行状態コードを記録する少なくとも一つの出力レジスタ(
32)と、 −端末(18)に伝送するために出力レジスタ(32)によって提供されたコー
ド、および受信分析回路によって提供されたメッセージの、接点への伝送回路(
34)。 - 【請求項2】 受信分析回路(22)が非同期通信プロトコルによってデー
タを交換するのに適していることを特徴とする請求項1に記載のメモリカード。 - 【請求項3】 受信分析回路(22)が、伝送された電気信号に対応するメ
ッセージの完全性検査を伴ってデータを交換するのに適していることを特徴とす
る請求項1に記載のメモリカード。 - 【請求項4】 受信分析回路(22)が、伝送された電気信号に対応するメ
ッセージの完全性検査を伴って非同期通信プロトコルに従って端末(18)によ
って伝送された電気信号を検出し、理解するのに適していることを特徴とする請
求項1に記載のメモリカード。 - 【請求項5】 伝送回路(34)が、非同期通信プロトコルに従って端末(
18)によって検出可能および理解可能な形式で、受信分析回路(22)によっ
て提供されたメッセージ、および出力レジスタ(32)によって提供されたコー
ドを伝送するのに適していることを特徴とする請求項1から4のいずれか一つに
記載のメモリカード。 - 【請求項6】 受信分析回路(22)が、端末によって伝送された信号の正
確かつ完全な受信を示す信号を発生するのに適し、前記信号が伝送回路(34)
に与えられることを特徴とする請求項1から5のいずれか一つに記載のメモリカ
ード。 - 【請求項7】 制御回路が、命令の実行または不実行を表す状態コードを発
生するのに適していることを特徴とする請求項1から6のいずれか一つに記載の
メモリカード。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR98/00859 | 1998-01-27 | ||
FR9800859A FR2774196B1 (fr) | 1998-01-27 | 1998-01-27 | Carte a memoire asynchrone |
PCT/FR1999/000062 WO1999038130A1 (fr) | 1998-01-27 | 1999-01-15 | Carte a memoire asynchrone |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002501268A true JP2002501268A (ja) | 2002-01-15 |
JP4167395B2 JP4167395B2 (ja) | 2008-10-15 |
Family
ID=9522216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000528960A Expired - Fee Related JP4167395B2 (ja) | 1998-01-27 | 1999-01-15 | 非同期メモリカード |
Country Status (14)
Country | Link |
---|---|
US (1) | US6585164B1 (ja) |
EP (1) | EP1051693B1 (ja) |
JP (1) | JP4167395B2 (ja) |
KR (1) | KR20010034402A (ja) |
CN (1) | CN1149517C (ja) |
AR (1) | AR014504A1 (ja) |
AU (1) | AU757905B2 (ja) |
BR (1) | BR9907284B1 (ja) |
CA (1) | CA2319768A1 (ja) |
DE (1) | DE69908303T2 (ja) |
ES (1) | ES2201659T3 (ja) |
FR (1) | FR2774196B1 (ja) |
WO (1) | WO1999038130A1 (ja) |
ZA (1) | ZA99572B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2800487B1 (fr) * | 1999-10-29 | 2001-11-30 | Schlumberger Systems & Service | Procede d'authentification du resultat d'une commande dans un jeton |
DE10336121B4 (de) * | 2003-08-06 | 2006-10-26 | Infineon Technologies Ag | Serielle asynchrone Schnittstelle mit SLIP-Kodierung/Dekodierung und CRC-Prüfung im Sende- und Empfangspfad |
CN102880842B (zh) * | 2012-08-16 | 2015-09-23 | 飞天诚信科技股份有限公司 | 一种增强非接触卡与读卡器通讯稳定性的方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3731736A1 (de) * | 1986-09-27 | 1988-04-07 | Toshiba Kawasaki Kk | Verarbeitungssystem fuer tragbare elektronische vorrichtung |
JP3028815B2 (ja) * | 1988-08-19 | 2000-04-04 | 株式会社東芝 | 携帯可能電子装置の伝送方法と携帯可能電子装置 |
JP2854680B2 (ja) * | 1990-06-15 | 1999-02-03 | 株式会社東芝 | Icメモリカード |
JPH05250523A (ja) * | 1992-03-06 | 1993-09-28 | Toshiba Corp | 処理方式 |
GB2269247A (en) * | 1992-07-28 | 1994-02-02 | Rhythm Watch Co | Interfacing an IC memory card to a central processing unit of a computer |
US5442704A (en) * | 1994-01-14 | 1995-08-15 | Bull Nh Information Systems Inc. | Secure memory card with programmed controlled security access control |
KR0139494B1 (ko) * | 1994-09-30 | 1998-07-01 | 김광호 | 스마트카드의 데이타 통신장치 및 방법 |
FR2734937B1 (fr) * | 1995-05-30 | 1997-07-25 | Syseca | Systeme a cartes a puce intelligentes |
FR2734927B1 (fr) * | 1995-05-30 | 1997-07-04 | Syseca | Lecteur pour carte a puce intelligente |
FR2740240B1 (fr) * | 1995-10-20 | 1997-11-21 | Gemplus Card Int | Lecteur de carte a puce |
-
1998
- 1998-01-27 FR FR9800859A patent/FR2774196B1/fr not_active Expired - Fee Related
-
1999
- 1999-01-15 WO PCT/FR1999/000062 patent/WO1999038130A1/fr not_active Application Discontinuation
- 1999-01-15 CN CNB998024686A patent/CN1149517C/zh not_active Expired - Fee Related
- 1999-01-15 EP EP99900924A patent/EP1051693B1/fr not_active Expired - Lifetime
- 1999-01-15 JP JP2000528960A patent/JP4167395B2/ja not_active Expired - Fee Related
- 1999-01-15 AU AU20582/99A patent/AU757905B2/en not_active Ceased
- 1999-01-15 KR KR1020007008165A patent/KR20010034402A/ko not_active Application Discontinuation
- 1999-01-15 DE DE69908303T patent/DE69908303T2/de not_active Expired - Lifetime
- 1999-01-15 CA CA002319768A patent/CA2319768A1/fr not_active Abandoned
- 1999-01-15 US US09/601,120 patent/US6585164B1/en not_active Expired - Lifetime
- 1999-01-15 BR BRPI9907284-0A patent/BR9907284B1/pt not_active IP Right Cessation
- 1999-01-15 ES ES99900924T patent/ES2201659T3/es not_active Expired - Lifetime
- 1999-01-26 ZA ZA9900572A patent/ZA99572B/xx unknown
- 1999-01-27 AR ARP990100330A patent/AR014504A1/es active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20010034402A (ko) | 2001-04-25 |
FR2774196A1 (fr) | 1999-07-30 |
US6585164B1 (en) | 2003-07-01 |
JP4167395B2 (ja) | 2008-10-15 |
DE69908303T2 (de) | 2004-04-29 |
ZA99572B (en) | 1999-10-05 |
WO1999038130A1 (fr) | 1999-07-29 |
ES2201659T3 (es) | 2004-03-16 |
AU2058299A (en) | 1999-08-09 |
FR2774196B1 (fr) | 2000-03-17 |
AR014504A1 (es) | 2001-02-28 |
EP1051693B1 (fr) | 2003-05-28 |
BR9907284B1 (pt) | 2012-02-07 |
CN1289430A (zh) | 2001-03-28 |
EP1051693A1 (fr) | 2000-11-15 |
BR9907284A (pt) | 2000-10-24 |
DE69908303D1 (de) | 2003-07-03 |
CN1149517C (zh) | 2004-05-12 |
CA2319768A1 (fr) | 1999-07-29 |
AU757905B2 (en) | 2003-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2636210B2 (ja) | 同期式データ受信回路 | |
US4939353A (en) | Processing system for enabling data communication with a self-diagnose device | |
EP0765501B1 (en) | Smart card message transfer without microprocessor intervention | |
US7447975B2 (en) | Supporting cyclic redundancy checking for PCI-X | |
JP3028815B2 (ja) | 携帯可能電子装置の伝送方法と携帯可能電子装置 | |
JPH10511491A (ja) | チップカードの読取り装置 | |
JP3480746B2 (ja) | 携帯可能電子装置 | |
JP2837645B2 (ja) | メモリカードまたはチップカードの読み取り機システム | |
JPH1173479A (ja) | 高速通信プロトコルを備えるチップカード読取り装置 | |
US20070055808A1 (en) | Methods and apparatus for translating write request messages in a computing system | |
JPH0335708B2 (ja) | ||
JP2002501268A (ja) | 非同期メモリカード | |
WO2000023895A1 (en) | Signal processing apparatus with memory access history storage | |
US20080126657A1 (en) | USB peripheral device with dynamic modification class and operation method of the same | |
JPH08129629A (ja) | メモリチェック機能をもった情報記録媒体 | |
JP2634603B2 (ja) | カード利用システム | |
JPH0442321A (ja) | Icカード情報処理システム | |
JP2000172805A (ja) | Icカード | |
KR100405847B1 (ko) | 에이티엠 시스템의 가입자 보드 트래픽 제어 장치 및 방법 | |
US6771716B1 (en) | Method of communication with coherence checking and device for the implementation thereof | |
JP2824871B2 (ja) | Icカード | |
JPH1153487A (ja) | Icカードにおける書き込みデータの有効性判定方法 | |
JP2002501262A (ja) | 配線式通信回路を有するマイクロプロセッサカード | |
JPH0355615A (ja) | ワンチップマイクロコンピュータ | |
JP3014538B2 (ja) | Icカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080801 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |