BR9907284B1 - cartão inteligente assìncrono. - Google Patents
cartão inteligente assìncrono. Download PDFInfo
- Publication number
- BR9907284B1 BR9907284B1 BRPI9907284-0A BR9907284A BR9907284B1 BR 9907284 B1 BR9907284 B1 BR 9907284B1 BR 9907284 A BR9907284 A BR 9907284A BR 9907284 B1 BR9907284 B1 BR 9907284B1
- Authority
- BR
- Brazil
- Prior art keywords
- circuit
- smart card
- code
- terminal
- receiving
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/08—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers from or to individual record carriers, e.g. punched card, memory card, integrated circuit [IC] card or smart card
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/0806—Details of the card
- G07F7/0833—Card having specific functional components
- G07F7/084—Additional components relating to data transfer and storing, e.g. error detection, self-diagnosis
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/109—Control signal input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Business, Economics & Management (AREA)
- Strategic Management (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Accounting & Taxation (AREA)
- Artificial Intelligence (AREA)
- General Business, Economics & Management (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Credit Cards Or The Like (AREA)
- Storage Device Security (AREA)
- Communication Control (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
Relatório Descritivo da Patente de Invenção para "CARTÃO INTELIGENTE ASSíNCRONO"
A invenção diz respeito a cartões inteligentes, isto é, cartões que incluem essencialmente uma memória, assim como seus circuitos de endereçamento para dados ou registro de informações e leitura.
A memória destes cartões é registrada e/ou lida utilizando-se um terminal, tal como um leitor de cartão, que se comunica com a memória por sinais elétricos transmitidos por meio de contatos. Os sinais elétricos são preparados pelo terminal de acordo com protocolos normativos específicos cujas características principais residem no fato de que são protocolos indiretos de endereçamento síncrono.
Com tais protocolos, a seqüência da transação é a seguinte:
- reinicializar o cartão, sobretudo o contador de endereços da memória, quer em "power-up" ou por meio de sinal de reinicialização em um pino determinado;
- posicionar o contador de endereços da memória no endereço correto aplicando-se uma pluralidade determinada de pulsos a um pino correspondente aos pulsos do relógio;
- um comando de registro ou de leitura na memória por meio de uma combinação de sinais transmitidos a um pino de Entrada/Saída e em outro pino que pode ser o pino de reinicialização, o pino de relógio ou qualquer outro pino.
As falhas no funcionamento de tal cartão inteligente de acordo com o modo operacional são resumidas abaixo.
Dado que a comunicação entre o leitor e o cartão, principalmente para uma transação financeira, é sensível a ruídos elétricos (queda de voltagem, contatos elétricos defeituosos, pulsos falsos, etc.) a precisão da mensagem trocada não é garantida.
Isto implica sobretudo em repetir a comunicação uma ou diversas vezes para garantir que a transação foi completada corretamente.
- A repetição das mensagens aumenta o tempo necessário para a transação.
- Ademais, é possível que haja transações defeituosas após os referidos ruídos elétricos.
- O endereçamento da memória é realizado por meio de um contador de pulsos que conta as séries de pulsos destinados ao referido contador e o código exibido pelo contador ao fim de tais séries constitui o código de endereços da memória. Este denominado endereçamento indireto requer uma certa duração após a contagem de pulsos e pode constituir uma fonte de erros, por exemplo, se um pulso determinado não for considerado por diversas razões. A integridade quer dos dados quer do comando recebido não é verificada, resultando dai uma certa falta de segurança.
- O protocolo da transação é do tipo síncrono, o que implica em sincronismo rigoroso entre o terminal e o cartão inteligente, um sincronismo às vezes difícil de se obter e de se manter em virtude de distúrbios externos.
- Nenhum reconhecimento do recebimento é fornecido quando os dados são recebidos ou quando o comando é recebido.
- A operação correta do comando não é verificada.
Um objetivo da presente invenção consiste assim em prover um cartão inteligente que não apresente as falhas acima mencionadas.
Este objetivo é atingido modificando-se os sinais transmitidos ao cartão inteligente, assim como aos circuitos de acesso à memória do cartão, para que:
a comunicação entre o terminal e o cartão inteligente seja realizada utilizando-se um protocolo de comunicação assíncrono;
- o endereçamento da memória é endereçamento direto;
- as informações recebidas pelo cartão e relativas a um endereço, um comando ou um dado, podem ser verificadas; - o cartão inteligente devolve um aviso de recebimento ao terminal, para confirmar que a informação foi integralmente recebida;
o cartão inteligente transmite ao terminal uma informação que indica que o comando foi executado corretamente.
A invenção diz respeito a um cartão inteligente de contato que compreende uma memória capaz de funcionar juntamente com um terminal por meio de circuitos de acesso que compreendem um circuito de endereçamento e um circuito de controle, caracterizado pelo fato de que os circuitos de acesso à referida memória compreendem ainda:
- um circuito para receber e analisar sinais elétricos transmitidos aos contatos do cartão inteligente pelo terminal, enquanto que o referido circuito de recepção e de análise fornece mensagens e códigos;
- um circuito para interpretar e comutar os códigos fornecidos pelo circuito de análise, conforme se trate de um código de endereço da memória, um código de dados ou um código de controle;
- um registro de endereços que registra o código de endereço fornecido pelo circuito de interpretação e comutação para disponibilizá-lo para o circuito de endereçamento; - pelo menos um registro de dados que registra o código de controle da operação a ser realizada na memória ou o código de dados, possivelmente para ser registrada no mesmo, e com vistas a disponibilizar tais códigos para o circuito de controle e para realizar a operação indicada pelo código de controle,
- pelo menos um registro de saida que grava o código lido na memória ou código de status de execução do controle, fornecido pelo circuito de controle, e
- um circuito para transmissão aos contatos, os códigos fornecidos pelo registro de saida e as mensagens fornecidas pelo circuito de recepção e de análise para transmiti-las ao terminal.
0 cartão de acordo com a invenção é vantajosamente, após alguns pequenos aperfeiçoamentos e além das funções cabeadas acima, totalmente compatível com leitores do estoque existente. Particularmente, é especialmente vantajoso poder-se utilizar os leitores dos cartões de microprocessadores, o que é normalmente impossível com os cartões inteligentes atuais.
A invenção será mais bem compreendida após a leitura do relatório a seguir de uma modalidade específica, enquanto que o referido relatório refere-se aos desenhos em anexo, nos quais a única figura é um diagrama de bloco ou um cartão inteligente de acordo com a invenção. O cartão inteligente 40 compreende, conforme já é conhecido:
- uma memória 10 do tipo que permite a leitura e o registro de dados na forma de figuras binárias em células elementares,
- um circuito de endereçamento 12 da memória 10 para selecionar um ou diversos grupos de células elementares, sendo que cada uma corresponde a um dado a ser lido ou a ser registrado,
- um circuito de controle 14 da memória 10 e do circuito de endereçamento 12 para registrar ou ler as células da memória 10 em um endereço especificado no circuito de endereçamento 12, e
- uma pluralidade de contatos 16 dispostos em um lado do cartão para estabelecer uma ligação elétrica entre um terminal 18 e o cartão inteligente.
De acordo com a invenção, o cartão inteligente compreende, além dos elementos indicados acima, um dispositivo 20 que estabelece a ligação entre por um lado a pluralidade de contatos 16 e, por outro, o circuito de endereçamento 12 e o circuito de controle 14.
Este dispositivo 20 compreende:
- um circuito de recebimento e de análise 22 para os sinais elétricos recebidos nos contatos 16 com vistas à análise dos sinais elétricos e para fornecer, por um lado, mensagens ao terminal 18 e, por outro, códigos que são representativos de dados, endereços de célula da memória e comandos ou instruções a serem executados,
- uma circuito de interpretação e comutação 24 para os códigos fornecidos pelo circuito de análise e recebimento 22.
- um registro de endereços 26 para gravar o código de endereços transmitido pelo terminal e para disponibilizá-lo para o circuito de endereçamento 12,
- pelo menos um registro de dados 28 para gravar o código de dados ou o código de instruções transmitido pelo terminal e para disponibilizá-lo para o circuito de controle 14,
- pelo menos um registro de saida 32 para gravar a o código lido na memória 10 ou o status de execução da instrução, e
- um circuito de transmissão 34 para o código contido em um registro de saida 32 para o terminal 18 por intermédio dos contatos 16.
A ligação entre o terminal 18 e o cartão 40 utiliza a pluralidade de contatos 16 quando transmitidos aos referidos contatos, sinais elétricos que foram padronizados de acordo com os denominados protocolos de comunicação assincronos. Esses protocolos podem ser de diferentes tipos e sobretudo aqueles que são conhecidos sob a designação RS232 no que diz respeito a uma série de ligações comumente utilizadas entre um computador doméstico e seus periféricos ou as designações V22, V23, etc. no que diz respeito à ligação modem.
O protocolo selecionado é implementado pelo terminal e deve ser compreendido pelo cartão inteligente no circuito 22 de análise e recebimento.
O último circuito 22 recebe os sinais elétricos do terminal e os analisa para verificar sua integridade.
Com essa finalidade, o terminal é posicionado para acrescentar uma informação redundante nos sinais transmitidos, sendo que o circuito de análise e recebimento é capaz de verificar essa informação quanto à sua disponibilidade e valor. Isto pode ser a presença de um elemento de paridade ou de um código de ciclo redundante. Deve-se notar que numerosos protocolos de comunicação criam tal redundância para verificar a integridade da informação transmitida.
Caso essa verificação seja infrutífera, a instrução não é executada.
Além dessa não-execução do comando, o circuito de recebimento e análise 22 é colocado de modo a fornecer ao terminal um aviso de recebimento, tal como um código que indica que o cartão realmente recebeu a informação e que sua integridade está correta. Se não for o caso, envia um código de erro. Tais avisos de recebimento são fornecidos em alguns protocolos de comunicação.
De acordo com a invenção, a memória 10 é endereçada diretamente por um código de endereço que é recebido e analisado pelo circuito de recebimento e de análise 22.
Tal endereçamento direto pode ser realizado implementando-se um protocolo conhecido sob a abreviação I2C, um protocolo utilizado para o funcionamento de periféricos de computadores.
Este código de endereços é detectado pelo circuito de interpretação e comutação 24 que o transmite ao registro de endereço 26.
O circuito de interpretação e comutação 24 também detecta os dados e os códigos de instruções e os transmite a um ou diversos registros· 28, enquanto que os códigos contidos no registro 28 são disponibilizados para o circuito de controle 14.
Uma vez que a instrução tenha sido realizada, o circuito de controle 14 é posicionado para gerar um código de status que indique que a instrução foi realizada ou um código de erro que indique que a instrução não foi realizada. Este Código é transmitido ao terminal 18 por meio do registro de saida 32 que recebe o código do circuito de controle 14 e do circuito de transmissão 34. Quando a instrução consiste em ler, o código lido na memória é transmitido ao terminal por intermédio do registro de saida 32 e do circuito de transmissão 34.
Naturalmente, o registro de saida 32 pode ter a forma de dois registros, um para os códigos de status e o outro para os dados lidos na memória 10.
No cartão inteligente que acabamos de descrever, a transação é realizada com um terminal conforme a seguir:
- o terminal cria uma instrução de acordo com um programa de aplicação apropriado ao cartão inteligente de acordo com a invenção, enquanto que assim essa instrução inclui pelo menos um código de instrução, um código de endereço e um código de dados e sendo que o pacote constitui uma mensagem.
O terminal prepara informações de redundância, tais como uma figura de paridade ou um código de ciclo redundante e introduz a referida informação na mensagem composta dos códigos a serem transmitidos,
- o terminal transmite estes códigos ao cartão inteligente de modo assincrono por meio dos contatos 16,
- o circuito 22 de recebimento e análise valida a mensagem recebida pelo cartão inteligente,
- o circuito 22 de análise e recebimento transmite um aviso de recebimento da mensagem para o terminal por meio do circuito de transmissão, indicando ao mesmo tempo com um código se a mensagem foi ou não corretamente recebida,
- o circuito de controle 14 executa a instrução, e
- o circuito de controle 14 transmite ao terminal uma mensagem certificando que a instrução foi realmente executada ou não, por meio do registro 32 de saida e por meio do circuito de transmissão 34.
Claims (7)
1. Cartão inteligente (40), no qual são inseridos contatos (16) que compreende uma memória (10) capaz de funcionar juntamente com um terminal (18) por meio dos circuitos de acesso contendo um circuito de endereçamento (12) e um circuito de controle (14), caracterizado pelo fato de que os circuitos de acesso para a memória (10) compreendem também: - um circuito (22) para receber e analisar sinais elétricos transmitidos aos contatos (16) do cartão inteligente (40) pelo terminal (18), enquanto que os ditos circuitos de recebimento e análise fornecem mensagens e códigos; um circuito (24) para interpretar e comutar os códigos fornecidos pelo circuito de análise (22), conforme seja um código de endereço com memória, um código de dados ou um código de controle; - um registrador de endereços (26) que grava o código de endereço fornecido pelo circuito de interpretação e comutação para disponibilizá-lo para o circuito de endereçamento (12); - pelo menos um registro de dados que grava o código de controle da operação a ser executada na memória ou o código do dado, possivelmente para ser registrado na mesma, para disponibilizar tais dados para o circuito de controle (14) com vistas à realização da operação indicada pelo código de controle, - pelo menos um registro de saida (32) que grava o código lido na memória (10) ou o status de execução do controle, fornecido pelo circuito de controle (14), e - um circuito (34) para transmissão aos contatos, aos códigos fornecidos pelo registro de saida (32) e as mensagens fornecidas pelo circuito de recebimento e de análise para transmiti-los ao terminal (18).
2. Cartão inteligente, de acordo com a reivindicação -1, caracterizado pelo fato de que o circuito de recebimento e análise (22) é capaz de comutar dados de acordo com um protocolo de comunicação assincrono.
3. Cartão inteligente, de acordo com a reivindicação -1, caracterizado pelo fato de que o circuito de recebimento e de análise (22) é capaz de comutar dados com verificação de integridade da mensagem correspondendo aos sinais elétricos transmitidos.
4. Cartão inteligente, de acordo com a reivindicação -1, caracterizado pelo fato de que o circuito de recebimento e de análise (22) é capaz de detectar e entender sinais elétricos transmitidos pelo terminal (18) de acordo com um protocolo de comunicação assincrono com verificação de integridade da mensagem correspondente aos sinais elétricos transmitidos.
5. Cartão inteligente, de acordo com uma das reivindicações anteriores, caracterizado pelo fato de que o circuito de transmissão (34) é capaz de transmitir as mensagens fornecidas pelo circuito de recepção e de análise (22) e os códigos fornecidos pelo registro de saida (32) de modo que possa ser detectado e compreendido pelo terminal (18) de acordo com o protocolo assincrono de comunicação.
6. Cartão inteligente, de acordo com uma das reivindicações anteriores, caracterizado pelo fato de que o circuito de análise e de recebimento (22) é capaz de gerar um sinal que indica o recebimento correto e completo dos sinais transmitidos pelo terminal, enquanto que os referidos sinais são aplicados a um circuito de transmissão (34) .
7. Cartão inteligente, de acordo com uma das reivindicações anteriores, caracterizado pelo fato de que o circuito de controle é capaz de gerar um código de status que indica que a instrução foi ou não executada.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9800859A FR2774196B1 (fr) | 1998-01-27 | 1998-01-27 | Carte a memoire asynchrone |
| FR98/00859 | 1998-01-27 | ||
| PCT/FR1999/000062 WO1999038130A1 (fr) | 1998-01-27 | 1999-01-15 | Carte a memoire asynchrone |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| BR9907284A BR9907284A (pt) | 2000-10-24 |
| BR9907284B1 true BR9907284B1 (pt) | 2012-02-07 |
Family
ID=9522216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BRPI9907284-0A BR9907284B1 (pt) | 1998-01-27 | 1999-01-15 | cartão inteligente assìncrono. |
Country Status (14)
| Country | Link |
|---|---|
| US (1) | US6585164B1 (pt) |
| EP (1) | EP1051693B1 (pt) |
| JP (1) | JP4167395B2 (pt) |
| KR (1) | KR20010034402A (pt) |
| CN (1) | CN1149517C (pt) |
| AR (1) | AR014504A1 (pt) |
| AU (1) | AU757905B2 (pt) |
| BR (1) | BR9907284B1 (pt) |
| CA (1) | CA2319768A1 (pt) |
| DE (1) | DE69908303T2 (pt) |
| ES (1) | ES2201659T3 (pt) |
| FR (1) | FR2774196B1 (pt) |
| WO (1) | WO1999038130A1 (pt) |
| ZA (1) | ZA99572B (pt) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2800487B1 (fr) * | 1999-10-29 | 2001-11-30 | Schlumberger Systems & Service | Procede d'authentification du resultat d'une commande dans un jeton |
| DE10336121B4 (de) * | 2003-08-06 | 2006-10-26 | Infineon Technologies Ag | Serielle asynchrone Schnittstelle mit SLIP-Kodierung/Dekodierung und CRC-Prüfung im Sende- und Empfangspfad |
| CN102880842B (zh) * | 2012-08-16 | 2015-09-23 | 飞天诚信科技股份有限公司 | 一种增强非接触卡与读卡器通讯稳定性的方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3731736A1 (de) * | 1986-09-27 | 1988-04-07 | Toshiba Kawasaki Kk | Verarbeitungssystem fuer tragbare elektronische vorrichtung |
| JP3028815B2 (ja) * | 1988-08-19 | 2000-04-04 | 株式会社東芝 | 携帯可能電子装置の伝送方法と携帯可能電子装置 |
| JP2854680B2 (ja) * | 1990-06-15 | 1999-02-03 | 株式会社東芝 | Ｉｃメモリカード |
| JPH05250523A (ja) * | 1992-03-06 | 1993-09-28 | Toshiba Corp | 処理方式 |
| GB2269247A (en) * | 1992-07-28 | 1994-02-02 | Rhythm Watch Co | Interfacing an IC memory card to a central processing unit of a computer |
| US5442704A (en) * | 1994-01-14 | 1995-08-15 | Bull Nh Information Systems Inc. | Secure memory card with programmed controlled security access control |
| KR0139494B1 (ko) * | 1994-09-30 | 1998-07-01 | 김광호 | 스마트카드의 데이타 통신장치 및 방법 |
| FR2734937B1 (fr) * | 1995-05-30 | 1997-07-25 | Syseca | Systeme a cartes a puce intelligentes |
| FR2734927B1 (fr) * | 1995-05-30 | 1997-07-04 | Syseca | Lecteur pour carte a puce intelligente |
| FR2740240B1 (fr) * | 1995-10-20 | 1997-11-21 | Gemplus Card Int | Lecteur de carte a puce |
-
1998
- 1998-01-27 FR FR9800859A patent/FR2774196B1/fr not_active Expired - Fee Related
-
1999
- 1999-01-15 AU AU20582/99A patent/AU757905B2/en not_active Ceased
- 1999-01-15 ES ES99900924T patent/ES2201659T3/es not_active Expired - Lifetime
- 1999-01-15 DE DE69908303T patent/DE69908303T2/de not_active Expired - Lifetime
- 1999-01-15 EP EP99900924A patent/EP1051693B1/fr not_active Expired - Lifetime
- 1999-01-15 KR KR1020007008165A patent/KR20010034402A/ko not_active Application Discontinuation
- 1999-01-15 CN CNB998024686A patent/CN1149517C/zh not_active Expired - Fee Related
- 1999-01-15 CA CA002319768A patent/CA2319768A1/fr not_active Abandoned
- 1999-01-15 JP JP2000528960A patent/JP4167395B2/ja not_active Expired - Fee Related
- 1999-01-15 WO PCT/FR1999/000062 patent/WO1999038130A1/fr not_active Application Discontinuation
- 1999-01-15 US US09/601,120 patent/US6585164B1/en not_active Expired - Lifetime
- 1999-01-15 BR BRPI9907284-0A patent/BR9907284B1/pt not_active IP Right Cessation
- 1999-01-26 ZA ZA9900572A patent/ZA99572B/xx unknown
- 1999-01-27 AR ARP990100330A patent/AR014504A1/es active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002501268A (ja) | 2002-01-15 |
| DE69908303T2 (de) | 2004-04-29 |
| BR9907284A (pt) | 2000-10-24 |
| ES2201659T3 (es) | 2004-03-16 |
| EP1051693B1 (fr) | 2003-05-28 |
| AU2058299A (en) | 1999-08-09 |
| ZA99572B (en) | 1999-10-05 |
| FR2774196B1 (fr) | 2000-03-17 |
| CA2319768A1 (fr) | 1999-07-29 |
| US6585164B1 (en) | 2003-07-01 |
| AR014504A1 (es) | 2001-02-28 |
| KR20010034402A (ko) | 2001-04-25 |
| JP4167395B2 (ja) | 2008-10-15 |
| FR2774196A1 (fr) | 1999-07-30 |
| CN1149517C (zh) | 2004-05-12 |
| CN1289430A (zh) | 2001-03-28 |
| WO1999038130A1 (fr) | 1999-07-29 |
| DE69908303D1 (de) | 2003-07-03 |
| AU757905B2 (en) | 2003-03-13 |
| EP1051693A1 (fr) | 2000-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3831148A (en) | Nonexecute test apparatus | |
| US3735105A (en) | Error correcting system and method for monolithic memories | |
| JP5082580B2 (ja) | メモリシステム、メモリコントローラ、制御方法及び制御プログラム | |
| GB1515163A (en) | Computer interface system with fault detection | |
| BR9907284B1 (pt) | cartão inteligente assìncrono. | |
| US4165533A (en) | Identification of a faulty address decoder in a function unit of a computer having a plurality of function units with redundant address decoders | |
| CN1703027B (zh) | 传递调试信息 | |
| EP0231452B1 (en) | Microprocessor systems for electronic postage arrangements | |
| EP0393173B1 (en) | Data bus enable verification logic | |
| JPS605022B2 (ja) | 記憶装置のエラー検出装置 | |
| SU746744A1 (ru) | Запоминающее устройство с самоконтролем | |
| SU1076952A1 (ru) | Запоминающее устройство с самоконтролем | |
| JP2000194609A (ja) | ３線式インタ―フェイス回路 | |
| SU1056210A1 (ru) | Устройство дл аппаратурной трансл ции | |
| JP2735246B2 (ja) | テストアンドセット方式 | |
| SU1483494A2 (ru) | Запоминающее устройство с обнаружением ошибок | |
| SU767845A1 (ru) | Запоминающее устройство с самоконтролем | |
| MXPA00006901A (en) | Asynchronous memory card | |
| SU934472A1 (ru) | Микропрограммное устройство управлени | |
| SU1649614A1 (ru) | Запоминающее устройство с самоконтролем | |
| SU1065888A1 (ru) | Буферное запоминающее устройство | |
| CN117711475A (zh) | 存储单元的故障检测电路及方法、功能芯片 | |
| SU890441A1 (ru) | Запоминающее устройство с коррекцией ошибок | |
| SU1243032A1 (ru) | Запоминающее устройство с самоконтролем | |
| SU1312591A1 (ru) | Устройство дл сопр жени ЭВМ с внешним устройством |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| B06A | Patent application procedure suspended [chapter 6.1 patent gazette] | ||
| B15K | Others concerning applications: alteration of classification |
Free format text: ALTERADA A CLASSIFICACAO DE G07F 7/10 PARA INT. CL 2010.1 G06K 19/10; G06K 7/00. Ipc: G06K 19/10 (2011.01), G06K 7/00 (2011.01) |
|
| B09A | Decision: intention to grant [chapter 9.1 patent gazette] | ||
| B25A | Requested transfer of rights approved |
Owner name: AXALTO S.A. (FR) Free format text: TRANSFERIDO DE: GEMPLUS |
|
| B25D | Requested change of name of applicant approved |
Free format text: NOME ALTERADO DE: AXALTO S.A. |
|
| B16A | Patent or certificate of addition of invention granted [chapter 16.1 patent gazette] |
Free format text: PRAZO DE VALIDADE: 10 (DEZ) ANOS CONTADOS A PARTIR DE 07/02/2012, OBSERVADAS AS CONDICOES LEGAIS. |
|
| B25G | Requested change of headquarter approved |
Free format text: ENDERECO DO DEPOSITANTE ALTERADO CONFORME SOLICITADO NA PETICAO NO 020110134087/RJ DE 22/12/2011. |
|
| B21F | Lapse acc. art. 78, item iv - on non-payment of the annual fees in time | ||
| B24J | Lapse because of non-payment of annual fees (definitively: art 78 iv lpi, resolution 113/2013 art. 12) |