JP4167395B2 - 非同期メモリカード - Google Patents

Description

【０００１】
本発明はメモリカードに関するものであり、すなわちメモリと、データまたは情報の記録および読み取りのためのそのアドレス指定回路とを含むカードに関するものである。
【０００２】
これらのカードのメモリは、接点を介して与えられた電気信号によってメモリと通信する、カード読取り装置などの端末によって記録され、かつ／または読み取られる。電気信号は、間接アドレス指定式同期型であることを特徴とする特定の標準プロトコルに従って端末によって作成される。
【０００３】
かかるプロトコルによって、トランザクションの実行は以下のようである。
−カードの、特にメモリのアドレスカウンタのリセットであって、課電による、またはこのために備えられたピンへのリセット信号によるリセット、
−刻時パルスに対応するピンへの一定のパルス数の印可による、メモリのアドレスカウンタの適切なアドレスへの配置、
−Ｉ／Ｏピン、およびリセットピン、刻時ピン、またはその他一切のピンであることが可能な別のピンに与えられた信号の組み合わせによる、メモリ内への記録または読み取りコマンド。
【０００４】
かかる操作モードに従って動作するかかるメモリカードの欠点は、以下のごとく要約される。
【０００５】
特に金融トランザクションのための、読取り装置とカードの間の通信は、電気ノイズ（電圧低下、電気的接触不良、雑音、など）の影響を受けやすいので、交換されたメッセージの正確さは保証されない。
【０００６】
特にそのため、トランザクションが正確に実現されたことを確認するために一度、または複数回通信を反復することになる。
−メッセージの反復によって一つのトランザクションに必要な時間が増加する。
−加えて、これらの電気ノイズにより誤ったトランザクションが行われる可能性がある。
−メモリのアドレス指定はパルスカウンタを介して実行され、該パルスカウンタはそれに与えられる一つのパルス列を数え、この一つのパルス列の終わりにカウンタによって表示されるコードがメモリのアドレスコードを構成する。間接式と呼ばれるこのアドレス指定は、パルスを数えるためにある程度の時間を必要とし、様々な理由のためにパルスが計算に入れられない場合などに、エラー発生源になる。
−受信したデータまたはコマンドの完全性検査は全く実行されず、そのためセキュリティが欠如している。
−トランザクションプロトコルは同期型であり、端末とメモリカードの間に厳密な同期を必要とするが、外乱のせいで、トランザクションの間にこの同期を取り、かつ維持することが困難になることがある。
−データまたは受信コマンドの受信の際に一切受信通知が実行されない。
−コマンドの正しい実行の検証が一切なされない。
【０００７】
本発明の一つの目的は、したがって、上記のような欠点のないメモリカードを実現することである。
【０００８】
この目的はメモリカードに与えられる信号と、カードのメモリへのアクセス回路を次のように変更することによって達成される。
−端末とメモリカードの間の通信が非同期通信プロトコルによって実行され、
−メモリアドレス指定が直接アドレス指定で実行され、
−カードによって受信された、アドレス、コマンドまたはデータに関する情報が検証され、
−メモリカードが受信情報とその完全性について、端末に受信通知を実行し、
−メモリカードがコマンドの正しい実行情報を端末に伝送する。
【０００９】
本発明は、アドレス指定回路と制御回路を有するアクセス回路を介して端末と協働するのに適した、メモリを備えた接触式メモリカードに関するもので、前記メモリのアクセス回路がさらに以下のものを含むことを特徴とする。
−端末によってメモリカードの接点に与えられた電気信号の受信分析回路であって、メッセージとコードを提供する受信分析回路と、
−メモリのアドレスコードであるか、データコードであるか、コマンドコードであるかに応じて、分析回路によって提供されるコードの翻訳スイッチング回路と、
−アドレス指定回路に提供するために翻訳スイッチング回路によって提供されたアドレスコードを記録するアドレスレジスタと、
−コマンドコードによって指示されたオペレーションを実行する目的で、コードを制御回路に提供するためにメモリで実現すべきオペレーションのコマンドコード、またはそこに記録するデータコードを必要に応じて記録する少なくとも一つのデータレジスタと、
−メモリ内で読み取られたコード、または制御回路によって提供されたコマンドの実行状態コードを記録する少なくとも一つの出力レジスタと、
−端末に伝送するために、出力レジスタによって提供されたコードと受信分析回路によって提供されたメッセージを接点に伝送する回路。
【００１０】
本発明によるカードは、上述の配線式ファンクションのほかに、いくつかの小さな追加修正を加えることによって、既存群の読取り装置と完全に互換性があるという利点を有する。特に、現在のメモリカードでは今のところ不可能な、マイクロプロセッサカード読取り装置を利用できるのが特に有利である。
【００１１】
本発明は、本発明によるメモリカードの機能図である付属の図１を参照して、特定の実行例の以下の説明を読むことによっていっそう良く理解できるだろう。
【００１２】
メモリカード４０は既知の方法で以下のものを含む。
−基本セル内において２進数の形でデータの読み取りおよび記録を可能にするタイプのメモリ１０と、
−読み取りまたは記録するデータにそれぞれ対応する一つまたは複数の群の基本セルを選択するためのメモリ１０のアドレス指定回路１２と、
−アドレス指定回路１２で指定されたアドレスでメモリ１０のセルを記録または読み取るための、メモリ１０とアドレス指定回路１２との制御回路１４と、
−端末１８とメモリカードの間の電気的連結を実現するために、カードの側面のうち一つに配置された複数個の接点１６。
【００１３】
本発明によれば、メモリカードは、上述の要素のほかに、一方の複数個の接点１６と、他方のアドレス指定回路１２および制御回路１４との間の連結を実現する装置２０を備えている。
【００１４】
この装置２０は以下のものを含む。
−電気信号を分析し、一方ではメッセージを端末１８に提供し、他方ではデータやメモリのセルのアドレスや、実行すべきコマンドまたは命令を表すコードを提供するための、接点１６で受信される電気信号の受信分析回路２２と；
−受信分析回路２２によって提供されたコードの翻訳スイッチング回路２４と；
−端末によって伝送されたアドレスコードを記録し、それをアドレス指定回路１２に提供するためのアドレスレジスタ２６と、
−端末によって伝送されたデータコードまたは命令コードを記録し、それを制御回路１４に提供するための少なくとも一つのデータレジスタ２８と、
−メモリ１０内で読み取ったコードまたは命令実行状態を記録するための少なくとも一つの出力レジスタ３２と、
−接点１６を介して端末１６に向かう、出力レジスタ３２内に含まれるコードの、伝送回路３４。
【００１５】
端末１８とカード４０の間の連結は、電気信号を接点に与えて複数個の接点１６によって実行され、該電気信号は非同期と呼ばれる通信プロトコルによって規格化されている。これらのプロトコルは様々なタイプであることが可能であり、特に、いわゆるパーソナルコンピュータとその周辺機器の間で広く使用されているシリアル連結に関してはＲＳ２３２の名称で、またはモデムによる連結に関してはＶ２２，Ｖ２３，などの名称で知られているものであることが可能である。
【００１６】
選択されたプロトコルは端末によって実施され、受信分析回路２２のレベルでメモリカードによって理解されなければならない。
【００１７】
この後者の回路２２は、端末から受け取った電気信号の受信を実現し、その完全性を検査するためにその分析を実行する。
【００１８】
そのために、端末は伝送された信号に冗長情報、つまり受信分析回路２２がその存在と値を検証することができる情報を付加するようになっている。これはパリティビットまたは巡回冗長コードの存在とすることが可能である。数多くの通信プロトコルが伝送された情報の完全性を検証するためにかかる冗長を備えていることは注意すべきことである。
【００１９】
この検証が達成されない場合、命令は実行されない。
【００２０】
コマンドが実行されないだけでなく、受信分析回路２２はカードが確かに情報を受信し、その完全性が正常であることを示すコードなどの受信通知を端末に提供することができる。反対の場合、エラーコードが提供される。かかる受信通知は特定の通信プロトコルに備えられている。
【００２１】
本発明によれば、メモリ１０のアドレス指定は受信分析回路２２によって受信および、分析されたアドレスコードによって直接実現される。
【００２２】
かかる直接アドレス指定はコンピュータ周辺機器の制御に使用されるプロトコルである、略称Ｉ２Ｃで知られるプロトコルを実施することで実現可能である。
【００２３】
このアドレスコードは翻訳スイッチング回路２４によって検出され、該翻訳スイッチング回路がそれをアドレスレジスタ２６に伝送する。
【００２４】
翻訳スイッチング回路２４はデータコードと命令コードも検出し、一つまたは複数のレジスタ２８にそれらを伝送し、レジスタ２８に含まれるコードは制御回路１４に提供される。
【００２５】
命令が実行されたとき、制御回路１４は命令の実行を示す状態コードまたは命令が実行されなかったことを示すエラーコードを発生するように構成されている。このコードは制御回路１４のコードを受信する出力レジスタ３２および伝送回路３４を介して端末１８に伝送される。
【００２６】
命令が読み取りからなる場合、メモリ内で読み取られたコードは出力レジスタ３２および送信回路３４を介して端末に伝送される。
【００２７】
勿論、出力レジスタ３２は、一方が状態コードのための、他方はメモリ１０内で読み取られたデータのための２つのレジスタの形式とすることが可能である。
【００２８】
上述のメモリカードの場合、端末とのトランザクションの実行は次の通りである。
−端末は本発明によるメモリカードに適したアプリケーションプログラムによって命令を発生し、この命令は少なくとも一つの命令コードと、アドレスコードと、データコードを含み、全体がメッセージを構成する。
−端末はパリティナンバーまたは巡回冗長コードなどの冗長情報を作成し、伝送するコードで構成されたメッセージ内にそれを導入する。
−端末は接点１６を介して非同期モードでこれらのコードをメモリカードに伝送する。
−受信分析回路２２はメモリカードが受信したメッセージの有効性を確認する。
−受信分析回路２２はメッセージの正確な受信または不正確な受信をコードで示すことで、伝送回路を介して端末にメッセージの受信通知を伝送する。
−制御回路１４が命令を実行する。
−制御回路１４は出力レジスタ３２と伝送回路３４を介して命令の実行または不実行を証明するメッセージを端末に伝送する。
【図面の簡単な説明】
【図１】本発明によるメモリカードの機能図である。

Claims (7)

1. アドレス指定回路（１２）および制御回路（１４）を有するアクセス回路を介して端末（１８）と協働するのに適した、メモリ（１０）を備えた接触式（１６）メモリカード（４０）であって、メモリ（１０）のアクセス回路がさらに以下のものを含むことを特徴とするメモリカード。
   −端末（１８）によってメモリカード（４０）の接点（１６）に与えられた電気信号の受信分析回路（２２）であって、メッセージとコードを提供する受信分析回路と、
   −メモリのアドレスコードであるか、データコードであるか、コマンドまたは命令コードであるかによって、受信分析回路（２２）によって提供されるコードの翻訳スイッチング回路（２４）と、
   −アドレス指定回路（１２）に提供するために、翻訳スイッチング回路によって提供されたアドレスコードを記録するアドレスレジスタ（２６）と、
   −コマンドコードによって指示されたオペレーションを実行する目的で、コードを制御回路（１４）に提供するためにメモリで実現すべきオペレーションのコマンドコード、またはそこに記録すべきデータコードを必要に応じて記録する少なくとも一つのデータレジスタと、
   −メモリ（１０）内で読み取られたコード、または制御回路（１４）によって提供されたコマンドの実行状態コードを記録する少なくとも一つの出力レジスタ（３２）と、
   −端末（１８）に伝送するために出力レジスタ（３２）によって提供されたコード、および受信分析回路によって提供されたメッセージの、接点への伝送回路（３４）。
2. 受信分析回路（２２）が非同期通信プロトコルによってデータを交換するのに適していることを特徴とする請求項１に記載のメモリカード。
3. 受信分析回路（２２）が、伝送された電気信号に対応するメッセージの完全性検査を伴ってデータを交換するのに適していることを特徴とする請求項１に記載のメモリカード。
4. 受信分析回路（２２）が、伝送された電気信号に対応するメッセージの完全性検査を伴って非同期通信プロトコルに従って端末（１８）によって伝送された電気信号を検出し、理解するのに適していることを特徴とする請求項１に記載のメモリカード。
5. 伝送回路（３４）が、非同期通信プロトコルに従って端末（１８）によって検出可能および理解可能な形式で、受信分析回路（２２）によって提供されたメッセージ、および出力レジスタ（３２）によって提供されたコードを伝送するのに適していることを特徴とする請求項１から４のいずれか一つに記載のメモリカード。
6. 受信分析回路（２２）が、端末によって伝送された信号の正確かつ完全な受信を示す信号を発生するのに適し、前記信号が伝送回路（３４）に与えられることを特徴とする請求項１から５のいずれか一つに記載のメモリカード。
7. 制御回路が、命令の実行または不実行を表す状態コードを発生するのに適していることを特徴とする請求項１から６のいずれか一つに記載のメモリカード。

Images