JPH0525893Y2 - - Google Patents

Info

Publication number
JPH0525893Y2
JPH0525893Y2 JP1984180174U JP18017484U JPH0525893Y2 JP H0525893 Y2 JPH0525893 Y2 JP H0525893Y2 JP 1984180174 U JP1984180174 U JP 1984180174U JP 18017484 U JP18017484 U JP 18017484U JP H0525893 Y2 JPH0525893 Y2 JP H0525893Y2
Authority
JP
Japan
Prior art keywords
memory
processing unit
data
state
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1984180174U
Other languages
English (en)
Other versions
JPS6195540U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1984180174U priority Critical patent/JPH0525893Y2/ja
Publication of JPS6195540U publication Critical patent/JPS6195540U/ja
Application granted granted Critical
Publication of JPH0525893Y2 publication Critical patent/JPH0525893Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Record Information Processing For Printing (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案はプリンタ制御装置、特に文字コード等
からなるデータを一時的に蓄えるメモリが未実装
状態あるいは素子の不良状態にあるか否か等を判
別して表示するよう構成したプリンタ制御装置に
関するものである。
〔従来の技術と考案が解決しようとする問題点〕
一般に、プリンタは文字コード等からなるデー
タを一時的に蓄えるバツフア・メモリを装備して
おり、当該バツフア・メモリに何等の異常が生じ
たまま印字を行つたのでは、印字された文字等の
正確さが失われると共に誤動作の原因になる。こ
のため、例えば第3図図示フロチヤートに示す如
く、バツフア・メモリに書き込んだデータ(第3
図図中)と、当該バツフア・メモリから読み出
したデータ(第3図図中)とを比較し、一致し
ない場合(第3図図中NOの場合)には、当該バ
ツフア・メモリに何等かの異常が発生したものと
判断し、異常が発生した旨の表示(第3図図中
)を行わせていた。
しかし、異常が発生した旨の印字を単に行わせ
たのみでは、バツフア・メモリが未実装であつた
のか、接触不良であつたのか、あるいは当該バツ
フア・メモリ中の一部の素子に不良が発生してい
たのか等の詳細な状態を知ることができない。例
えば第4図図示ダイナミツクRAM(読み書き可
能なメモリ)1ないし8を用いた1バイト構成の
バツフア・メモリの場合には、当該バツフア・メ
モリを構成する1ビツトからなるダイナミツク
RAM1ないし8のいずれの素子が不良であつた
のか等の詳細な状態を知ることができない。この
ため、当該発生したバツフア・メモリの異常に対
する対策として、広い範囲の原因を考察して実行
しなければならず、適切な処置を迅速に実行し難
い問題点があつた。
〔問題点を解決するための手段〕
本考案は、前記問題点を解決するために、文字
コード等からなるデータを一時的に蓄えるメモリ
に書き込んだデータと読み出したデータとの一
致・不一致のみならず、不一致の場合には更に詳
細なビツト単位で異常原因を判別する構成を採用
することにより、メモリの未実装あるいは素子の
不良等の詳細情報を表示させるようにしている。
そのため、本考案のプリンタ制御装置は、読み書
き可能なメモリと、該メモリに記憶されているデ
ータに基づいて印字機構に対して各種制御信号を
送出して出力させるプリンタ制御部とを備えると
共に、 前記メモリの状態を判別した結果を出力するよ
う構成したプリンタ制御装置において、 前記メモリの夫々のアドレスに所定のデータを
書き込むためのライト処理部と、 該ライト処理部によつてメモリの夫々のアドレ
スに書き込んだ前記データを読み出すリード処理
部と、 該リード処理部によつて読み出されたデータと
前記ライト処理部によつて書き込んだデータとの
比較を行なう比較処理部と、 該比較処理部によつて比較された結果が一致し
ない場合に前記メモリの各アドレス毎に不一致回
数を計数する手段と、 当該不一致回数を計数した結果の値と前記メモ
リの全アドレスの個数とを比較するエラー・カウ
ント数照合手段とを備え、 該エラー・カウント数照合手段によつて判別し
た結果の状態で前記全アドレスにおいてエラーが
カウントされていたか否かによつてメモリ未実装
状態でのエラーとメモリ実装状態でのエラーとを
区別して出力するよう構成した ことを特徴としている。
〔実施例〕
以下図面を参照しつつ本考案の実施例を詳細に
説明する。
第1図は本考案の1実施例構成図、第2図は第
1図図示本考案の1実施例構成の動作を詳述した
フローチヤートを示す。
図中、1はプリンタ制御装置、2はバツフア・
メモリ、3は制御処理プログラム、3−1はライ
ト処理部、3−2はリード処理部、3−3は比較
処理部、3−4は判別処理部、4はホスト・コン
ピユータ、5は印字機構を表す。
第1図において、図中プリンタ制御装置1はホ
スト・コンピユータ4から通知された文字コード
等からなるデータを解読し、印字機構5を制御し
て文字等を印字させるためのものである。また、
バツフア・メモリ2は、既述したダイナミツク
RAM等の如く読み書き可能な素子によつて構成
され、ホスト・コンピユータから通知された印字
すべき文字コードあるいは当該文字コードを印字
すべき形に展開したいわゆるドツト・パターン等
を一時的に蓄えておくためのものである。また、
プリンタ制御装置1を構成する制御処理プログラ
ム3はライト処理部3−1、リード処理部3−
2、比較処理部3−3および判別処理部3−4等
から構成されており、後述する如く、バツフア・
メモリ2が正常に動作しているか否かを検出する
ためのものであつて、正常に動作しない場合に更
に当該正常に動作しない原因を判別するためのも
のである。以下第2図図示フローチヤートを用い
て第1図図示構成の動作を詳細に説明する。
第2図図中はバツフア・メモリ2に所定の検
査用のデータを書き込む状態を示す。これは、第
1図図中ライト処理部3−1が所定の検査用のデ
ータをバツフア・メモリ2に書き込むことを意味
する。
図中は状態で書き込んだデータを読み出す
状態を示す。これは、第1図図中ライト処理部3
−1がバツフア・メモリ2に書き込んだアドレス
と同一のアドレスからリード処理部3−2がデー
タを読み出すことを意味している。
図中は同一アドレスに対して状態で読み出
したデータと状態で書き込んだデータとが等し
いか否かを比較する状態を示す。これは、第1図
図中比較処理部3−3が状態で読み出したデー
タと状態で書き込んだデータとが一致するか否
かを比較することを意味する。YESの場合には
状態を実行する。NOの場合には状態を実行
する。
以下状態ないしは第1図図中判別処理部3
−4が実行するものである。
図中はエラー・カウント数を“+1”実行す
る状態を示す。これは、読み出したデータと書き
込んだデータとを比較して一致しない回数、即ち
エラー・カウント数を計数することを意味する。
図中は不良ビツトを判定するためのフラグを
設定する状態を示す。これは、例えば8ビツトの
メモリを準備し、状態で比較した結果、一致し
ないデータのビツトに対応するビツト位置にフラ
グ“1”を立てて当該エラーの生じたビツト位置
を記憶することを意味する。
図中はチエツクが完了したか否かを判別する
状態を示す。これは、異常を判別して表示しよう
とするアドレス領域に対して、状態ないし状態
の処理が全て完了したか否かを判別することを
意味する。YESの場合には状態を実行する。
NOの場合には状態以下を繰り返して実行す
る。
図中はエラー・カウント数がメモリの数に等
しいか否かを判別する状態を示す。YESの場合
には、状態で比較した如く読み出したデータと
書き込んだデータとが全て間違つていたので、状
態を実行する。NOの場合には状態を実行す
る。
図中はフラグ判定を行う状態を示す。これ
は、状態で読み出したデータと書き込んだデー
タとが全て間違つていることが判別されたので、
状態で当該一致しなかつた位置にフラグを立て
ておいたものを調査して、いずれのビツトが誤つ
て読み出されたのかを判別し、同一ビツトに誤り
があつたと判別された場合には、当該ビツトに対
してバツフア・メモリ2が未実装であると判別す
る。また、全てのビツトに対して誤りがあつたと
判別された場合には、全てのビツトに対してバツ
フア・メモリ2が未実装であると判別する。そし
て、当該判別した結果は状態〓〓で第1図図中プリ
ンタ制御装置1が印字機構5に“未実装”である
旨およびいずれのビツトのものが“未実装”であ
るかのメツセージを通知して印字させる。
図中はエラー・カウント数が“零”であるか
否かを判別する状態を示す。NOの場合にはエラ
ー・カウント数が零でないので、間違つたビツト
をフラグの形で記憶してあつたものを状態で読
み出し、いずれのビツトに誤りが発生していたの
かを判別する。そして、状態〓〓に示すようにプリ
ンタ制御装置1が印字機構5にいずれのアドレス
に誤りが生じたか、いずれのビツト位置に誤りが
生じたか等のメツセージを印字させる。YESの
場合にはエラー・カウント数が“零”であり、正
常であるので、一連の処理を終了する(END)。
〔考案の効果〕
以上説明した如く、本考案によれば、文字コー
ド等からなるデータを一時的に記憶するメモリに
書き込んだデータと読み出したデータとの一致・
不一致のみならず、不一致の場合には更に詳細な
ビツト単位で異常原因を判別する構成を採用して
いるため、メモリが未実装であるか、いずれのビ
ツトが不良であるか等のメモリに関する詳細情報
を表示させることが可能となる。このため、例え
ばプリンタのバツフア・メモリに関する当該詳細
情報を参照することによつて適切な処置を迅速に
行うことができる。
【図面の簡単な説明】
第1図は本考案の1実施例構成図、第2図は第
1図図示本考案の1実施例構成の動作を詳述した
フローチヤート、第3図は従来のプリンタ制御装
置の構成の動作を説明するフローチヤート、第4
図はダイナミツクRAMを用いたメモリの構成例
を示す。 図中、1はプリンタ制御装置、2はバツフア・
メモリ、3は制御処理プログラム、3−1はライ
ト処理部、3−2はリード処理部、3−3は比較
処理部、3−4は判別処理部、4はホスト・コン
ピユータ、5は印字機構を表す。

Claims (1)

  1. 【実用新案登録請求の範囲】 読み書き可能なメモリと、該メモリに記憶され
    ているデータに基づいて印字機構に対して各種制
    御信号を送出して出力させるプリンタ制御部とを
    備えると共に、 前記メモリの状態を判別した結果を出力するよ
    う構成したプリンタ制御装置において、 前記メモリの夫々のアドレスに所定のデータを
    書き込むためのライト処理部と、 該ライト処理部によつてメモリの夫々のアドレ
    スに書き込んだ前記データを読み出すリード処理
    部と、 該リード処理部によつて読み出されたデータと
    前記ライト処理部によつて書き込んだデータとの
    比較を行なう比較処理部と、 該比較処理部によつて比較された結果が一致し
    ない場合に前記メモリの各アドレス毎に不一致回
    数を計数する手段と、 当該不一致回数を計数した結果の値と前記メモ
    リの全アドレスの個数とを比較するエラー・カウ
    ント数照合手段とを備え、 該エラー・カウント数照合手段によつて判別し
    た結果の状態で前記全アドレスにおいてエラーが
    カウントされていたか否かによつてメモリ未実装
    状態でのエラーとメモリ実装状態でのエラーとを
    区別して出力するよう構成した ことを特徴とするプリンタ制御装置。
JP1984180174U 1984-11-28 1984-11-28 Expired - Lifetime JPH0525893Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1984180174U JPH0525893Y2 (ja) 1984-11-28 1984-11-28

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1984180174U JPH0525893Y2 (ja) 1984-11-28 1984-11-28

Publications (2)

Publication Number Publication Date
JPS6195540U JPS6195540U (ja) 1986-06-19
JPH0525893Y2 true JPH0525893Y2 (ja) 1993-06-30

Family

ID=30737733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1984180174U Expired - Lifetime JPH0525893Y2 (ja) 1984-11-28 1984-11-28

Country Status (1)

Country Link
JP (1) JPH0525893Y2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56149626A (en) * 1980-04-21 1981-11-19 Fujitsu Ltd Channel device
JPS59101100A (ja) * 1982-12-02 1984-06-11 Fujitsu Ltd 記憶装置の試験方式
JPS61123555A (ja) * 1984-11-20 1986-06-11 Alps Electric Co Ltd プリンタ制御処理方式

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56153000U (ja) * 1980-04-11 1981-11-16

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56149626A (en) * 1980-04-21 1981-11-19 Fujitsu Ltd Channel device
JPS59101100A (ja) * 1982-12-02 1984-06-11 Fujitsu Ltd 記憶装置の試験方式
JPS61123555A (ja) * 1984-11-20 1986-06-11 Alps Electric Co Ltd プリンタ制御処理方式

Also Published As

Publication number Publication date
JPS6195540U (ja) 1986-06-19

Similar Documents

Publication Publication Date Title
US4787060A (en) Technique for determining maximum physical memory present in a system and for detecting attempts to access nonexistent memory
CA1307850C (en) Data integrity checking with fault tolerance
KR920005163A (ko) 반도체기억장치
EP0186719A1 (en) Device for correcting errors in memories
JPH02206843A (ja) 不良データアルゴリズム
US4165533A (en) Identification of a faulty address decoder in a function unit of a computer having a plurality of function units with redundant address decoders
JPH0525893Y2 (ja)
JPS605022B2 (ja) 記憶装置のエラー検出装置
JP2513615B2 (ja) Ecc回路付記憶装置
JP3130796B2 (ja) 制御記憶装置
JP2503981B2 (ja) 周辺記憶装置
JP3013251U (ja) プリペイドカードリーダ
JPS61137748A (ja) 活字ホイ−ル識別装置
JPH0441375B2 (ja)
JP2808983B2 (ja) メモリ診断方法
JPS58115698A (ja) メモリ・エラ−のロギング方式
JPH06103469B2 (ja) メモリ制御回路
JPS5924458B2 (ja) エラ−訂正回路のチェック方式
JPH01181141A (ja) メモリ誤り検出方式
SU1287240A1 (ru) Запоминающее устройство с самоконтролем
JPH04255032A (ja) 制御記憶装置のエラー訂正方式
JPH0558010A (ja) 誤り検出機能を有するドツト方式のプリンタ
JPS6022771B2 (ja) デ−タ誤り検出訂正回路の診断方式
JPS6057107B2 (ja) 誤読取検出回路
JPS61246854A (ja) エラ−処理方式