JP2002501262A - 配線式通信回路を有するマイクロプロセッサカード - Google Patents

配線式通信回路を有するマイクロプロセッサカード

Info

Publication number
JP2002501262A
JP2002501262A JP2000528948A JP2000528948A JP2002501262A JP 2002501262 A JP2002501262 A JP 2002501262A JP 2000528948 A JP2000528948 A JP 2000528948A JP 2000528948 A JP2000528948 A JP 2000528948A JP 2002501262 A JP2002501262 A JP 2002501262A
Authority
JP
Japan
Prior art keywords
microprocessor
circuit
command
registers
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000528948A
Other languages
English (en)
Other versions
JP4334140B2 (ja
Inventor
レイヨン，ステファン
コールマン，パスカル
ゴメツ，ベルトラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=9522215&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2002501262(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Gemplus SA filed Critical Gemplus SA
Publication of JP2002501262A publication Critical patent/JP2002501262A/ja
Application granted granted Critical
Publication of JP4334140B2 publication Critical patent/JP4334140B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Communication Control (AREA)
  • Credit Cards Or The Like (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

(57)【要約】 本発明は、マイクロプロセッサ（１０）付きおよび接触式（２２）カードに関するものである。本発明は、マイクロプロセッサから通信タスクを軽減し、同様に、マイクロプロセッサ（１０）の中央装置（１２）および連合したメモリ（１４，１６，１８）のより良い使用を可能にするように、非同期の通信装置（４０）が接触部（２２）とマイクロプロセッサ（１０）との間に配置されることにある。この装置（４０）は、基本的に、分析回路（３４）、パルスの列の完全性の検証回路（３６）、パルス列における文字の規定回路（３８）およびマイクロプロセッサ（１０）に接続されている複数のレジスタ（４２，４４および４６）を含む。本発明は、マイクロプロセッサ付きチップカードに適用可能である。

Description

【発明の詳細な説明】
【０００１】 本発明は、マイクロプロセッサと連合したメモリによって、またはメモリが接
続された端末によって供給されるデータ上でオペレーションを行うことが可能で
あるマイクロプロセッサカードに関するものである。
【０００２】 簡潔には、マイクロプロセッサ１０（図１）は、中央装置１２を含み、該中央
装置は、プログラムメモリ１６、データメモリ１８および、ＲＡＭタイプのメモ
リ１４と通信するのだが、このＲＡＭとは英語での“Random Access Memory”の
頭字語のことである。このマイクロプロセッサ１０は、接続３２および接触ピン
２２を介して端末２０に接続されている。
【０００３】 端末２０によって接触ピン２２に与えられる電気信号は、プログラムメモリ１
６に記録されている、通信と呼ばれる特殊プログラムを使って、マイクロプロセ
ッサ１０によって分析され、この通信プログラムは、カードと端末との間の双方
向での情報交換を規定する通信プロトコルに適応している。
【０００４】 接触ピン２２に与えられる電気信号の分析は、中央装置１２に対する比較的長
いタスク、つまりメモリの大部分を結集するタスクを構成する。
【０００５】 同様に、接触ピン２２を介しての端末２０への、マイクロプロセッサ１０の情
報出力もまた、中央装置の時間およびメモリにおけるスペースを結集するもので
ある。
【０００６】 従って、本発明の目的は、マイクロプロセッサにおいて他のタスクのための時
間を作り、これらの他のタスクのためのメモリ容量を空けるために、前述の欠点
を有さないマイクロプロセッサカードを実現することである。
【０００７】 本発明は端末とマイクロプロセッサカードとの間の通信が通信装置を介して行
われ、前記装置が配線式回路の形式であることにある。
【０００８】 本発明は、カードの開発を容易にし、特にその認定の期間および費用を減少さ
せるという利点を有し、独立部分の形式の通信装置は一度限りのみ認定されるこ
とが可能である。
【０００９】 本発明は、マイクロプロセッサ付きおよび接触式カードに関するものであり、
マイクロプロセッサが非同期通信装置を介して、端末と通信し、前記通信装置が
以下のものを含むことを特徴とする。 ‐一つの電気パルス列を供給するように、端末によって伝送される電気信号の分
析回路と、 ‐電気パルス列の完全性を規定し、検証状態を示すコードを供給するための電気
パルス列検証回路と、 ‐列のパルスからのそれぞれの文字の規定回路と、 ‐文字の規定回路によって供給されるコマンドおよびアドレスの文字を記録し、
それらをマイクロプロセッサに提供するための第１の複数のレジスタと、 ‐文字の規定回路によって供給されるデータ文字を記録し、それらをマイクロプ
ロセッサに提供するための第２の複数のレジスタと、 ‐コマンドの文字を分析し、コマンドの受信状態を示すコードを提供するための
、第１の複数のレジスタに連合した、コマンドの受信通知回路と、 ‐マイクロプロセッサによって供給される、データのおよびコマンド実行状態の
コードを記録するための第３の複数のレジスタと、 ‐検証回路、コマンドの受信通知回路および第３の複数のレジスタによって提供
されるコードの、端末への伝送回路。
【００１０】 本発明は、実現の特殊な１つの例についての以下の説明によってよりよく理解
されるであろうが、前記説明は、付属の図と関連してなされており、該図におい
て、図１は本発明の特徴を示すマイクロプロセッサカードの機能概略図である。
【００１１】 冒頭において示したように、従来技術のマイクロプロセッサカード３０は、基
本的にマイクロプロセッサ１０を含み、該マイクロプロセッサは、点線で表され
ている双方向接続３２、および接触端子２２を介して端末２０に接続されている
。端末２０によって接触部２２に与えられる２進の電気信号は、マイクロプロセ
ッサ１０によって直接分析される。また、マイクロプロセッサ１０によって供給
される２進の電気信号は、接続３２および接触部２２を介して端末２０に伝送さ
れる。
【００１２】 このようなアーキテクチャにおいて、マイクロプロセッサ１０は、双方向通信
プロセスに直接介入し、該プロセスは、幾つかの欠点、特に、前文に示されたも
のが生じる。
【００１３】 本発明によると、双方向通信プロセスは、通信装置４０によって実施され、該
通信装置は、接触端子２２とマイクロプロセッサ１０との間に配置される。
【００１４】 通信装置４０は以下のものを含む。 ‐カード３０の接触端子２２に端末２０によって与えられる、電気信号の分析回
路３４。この回路３４は、接触部２２に表われる電気信号を分析し、それらを、
バイナリ型の一つの電気パルス列の形式で示す。 ‐電気パルス列の完全性を規定するための、つまり、例えば、列内のパリティの
２進の数または冗長コードの使用によって、列が所定の規則に従って完全である
かどうかを検証するための、２進の電気パルス列の検証回路３６。この検証回路
３６は、この検証の結果を示す２進信号または２進コードを接続５０に供給する
。 ‐検証された列のパルスからの、コマンドあるいは命令、アドレスまたはデータ
のそれぞれの文字の規定回路３８と、 ‐一方でコマンドあるいは命令の文字を、他方でアドレスの文字を、規定回路３
８によるそれらの規定に応じて記録するための第１の複数のレジスタ４２と、 ‐規定回路３８によって供給されるデータ文字を記録するための、第２の複数の
レジスタ４４と、 ‐コマンドまたは命令の文字を分析し、接続５４におけるコマンドの良または不
良の受信を示す２進の信号またはコードを供給するための、第１の複数のレジス
タ４２に連合した、コマンドの受信通知回路５２と、 ‐一方でマイクロプロセッサ１０によって供給されるデータ、及び、他方でマイ
クロプロセッサ１０によるコマンドの実行状態を示す状態コードを記録するため
の、第３の複数のレジスタ４６と、 ‐検証回路３６によって接続５０へ、受信通知回路５２によって接続５４へ、そ
して、第３の複数のレジスタ４６によって接続５６へ供給される信号および／ま
たはコードの、接触部２２を介しての、端末１０への伝送回路４８。
【００１５】 通信装置４０を構成する様々な回路は、選択された通信プロトコルに適合して
いる。この通信プロトコルは、非同期型であり、いわゆるパーソナルコンピュー
タとその周辺機器との間において一般に使用されているシリアル接続に関しては
、ＲＳ２３２の呼称、または、モデムによる接続に関しては、Ｖ２２，Ｖ２３な
ど・・・の呼称で知られているものであることが可能である。
【００１６】 パルス列の完全性を検証するために、伝送された信号に冗長情報、つまり検証
回路３６がその存在を検証することのできる情報を加えるために、端末２０が準
備されていなければならない。２進の、またはパリティビットの数、あるいは、
巡回冗長コードの存在に関することが可能である。数多くの通信プロトコルが、
伝送された情報の完全性を検証するためにこのような冗長を準備していることに
注意しなければならない。この検証が達成されない場合、コマンドは実行されず
、この決定はコードによって接続５０に示される。
【００１７】 この完全性の検証は、列のパルスに対応する２進の数の連続にのみ関するもの
であり、コマンドの検証は、受信通知回路５２によって行われ、該受信通知回路
はコマンドが完全かつ正確であることを規定し、特殊なコードによってそれを接
続５４に示す。エラーの場合、回路５２は、別の特殊なコードによってそれを示
すことが可能である。これらの特殊コードは、伝送回路４８に伝送されるが、コ
マンドが完全に受信された時、端末によってコマンドの後で伝送されるデータを
記録するために準備された第２の複数レジスタ４４に向かって、続きの文字がス
イッチングされるということを、正しい受信通知の場合に示すために、文字規定
回路３８にも伝送される。
【図面の簡単な説明】
【図１】 図１は本発明の特徴を示すマイクロプロセッサカードの機能概略図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１１年１１月２５日（１９９９．１１．２５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＡＬ，ＡＭ，Ａ Ｔ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ， ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＵ，ＩＤ，ＩＬ，Ｉ Ｓ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＬＴ，ＬＵ，ＬＶ，ＭＤ ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ， ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，Ｓ Ｌ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ ，ＶＮ，ＹＵ，ＺＷ (71)出願人 コールマン，パスカル ＣＯＯＲＥＭＡＮ，ＰＡＳＣＡＬ フランス共和国，エフ−13008 マルセイ ユ，アヴニュ ボウ パン，23，レ ジャ ルダン ドゥ ランファント (72)発明者 レイヨン，ステファン フランス共和国，エフ−13600 ラ シオ タ，アヴニュ ドゥ ラ マリン，レジダ ンス ラ マリン (72)発明者 コールマン，パスカル フランス共和国，エフ−13008 マルセイ ユ，アヴニュ ボウ パン，23，レ ジャ ルダン ドゥ ランファント (72)発明者 ゴメツ，ベルトラン フランス共和国，エフ−13360 ロクヴェ ール，シュマン デバラク，713 Ｆターム(参考） 5B035 BB09 CA11

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 マイクロプロセッサ（１０）が、接触部（２２）とマイクロ
    プロセッサ（１０）との間に配置された配線式回路の形式の、および伝送された
    信号の完全性の検証を有する非同期通信プロトコルに従って作動する、通信装置
    （４０）を介して端末（２０）と通信することを特徴とする、マイクロプロセッ
    サ（１０）付きおよび接触式（２２）カード（３０）。
  2. 【請求項２】 前記通信装置（４０）が、以下のものを含むことを特徴とす
    る請求項１に記載のカード。 ‐一つの電気パルス列を供給するように、端末（２０）によって伝送される電気
    信号の分析回路（３４）と、 ‐電気パルス列の完全性を規定し、検証状態を示すコード（５０）を供給するた
    めの電気パルス列の検証回路（３６）と、 ‐列のパルスからのそれぞれの文字の規定回路（３８）と、 ‐文字の規定回路（３８）によって供給されるコマンドおよびアドレスの文字を
    記録し、それらをマイクロプロセッサ（１０）に提供するための第１の複数のレ
    ジスタ（４２）と、 ‐文字の規定回路（３８）によって供給されるデータ文字を記録し、それらをマ
    イクロプロセッサ（１０）に提供するための第２の複数のレジスタ（４４）と、 ‐コマンドの文字を分析し、コマンドの受信状態を示すコード（５４）を供給す
    るための、第１の複数のレジスタ（４２）に連合した、コマンドの受信通知回路
    （５２）と、 ‐マイクロプロセッサ（１０）によって供給される、データおよびコマンド実行
    状態のコードを記録するための第３の複数のレジスタ（４６）と、 ‐検証回路（３６）、コマンドの受信通知回路（５２）および第３の複数のレジ
    スタ（４６）によって供給されるコードの、端末（２０）への伝送回路（４８）
    。
  3. 【請求項３】 分析回路（３４）が、伝送された信号を検出し、かつバイナ
    リ型の一つの電気パルス列の形式でそれらを示すことに適していることを特徴と
    する、請求項２に記載のマイクロプロセッサ付きおよび接触式カード。
  4. 【請求項４】 検証回路（３６）が、パリティの２進の数または巡回冗長コ
    ードが存在するか否かを検証し、かつ対応する信号またはコードを供給すること
    に適していることを特徴とする、請求項２または３に記載のマイクロプロセッサ
    カード。
JP2000528948A 1998-01-27 1999-01-14 配線式通信回路を有するマイクロプロセッサカード Expired - Lifetime JP4334140B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9800858A FR2774195A1 (fr) 1998-01-27 1998-01-27 Carte a microprocesseur comportant un circuit de communication cable
FR98/00858 1998-01-27
PCT/FR1999/000054 WO1999038116A1 (fr) 1998-01-27 1999-01-14 Carte a microprocesseur comportant un circuit de communication cable

Publications (2)

Publication Number Publication Date
JP2002501262A true JP2002501262A (ja) 2002-01-15
JP4334140B2 JP4334140B2 (ja) 2009-09-30

Family

ID=9522215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000528948A Expired - Lifetime JP4334140B2 (ja) 1998-01-27 1999-01-14 配線式通信回路を有するマイクロプロセッサカード

Country Status (11)

Country Link
US (1) US7201325B1 (ja)
EP (1) EP1051689B1 (ja)
JP (1) JP4334140B2 (ja)
CN (2) CN101414361B (ja)
AT (1) ATE204999T1 (ja)
AU (1) AU747410B2 (ja)
CA (1) CA2319770A1 (ja)
DE (1) DE69900248T2 (ja)
ES (1) ES2163930T3 (ja)
FR (1) FR2774195A1 (ja)
WO (1) WO1999038116A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006099435A (ja) * 2004-09-29 2006-04-13 Toshiba Corp 携帯可能電子装置と携帯可能電子装置の通信制御方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2833737B1 (fr) * 2001-12-13 2004-04-02 Canal Plus Technologies Lutte contre la reproduction frauduleuse des cartes a puce et des terminaux de lecture de ces cartes

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816654A (en) * 1986-05-16 1989-03-28 American Telephone And Telegraph Company Improved security system for a portable data carrier
DE3731736A1 (de) * 1986-09-27 1988-04-07 Toshiba Kawasaki Kk Verarbeitungssystem fuer tragbare elektronische vorrichtung
JPH02214994A (ja) * 1989-02-15 1990-08-27 Hitachi Maxell Ltd Ｉｃカード
US5237609A (en) * 1989-03-31 1993-08-17 Mitsubishi Denki Kabushiki Kaisha Portable secure semiconductor memory device
JP2645163B2 (ja) * 1990-03-13 1997-08-25 三菱電機株式会社 非接触型ｉｃカード
JP2930257B2 (ja) * 1991-04-22 1999-08-03 株式会社東芝 携帯可能電子装置
FR2686998B1 (fr) * 1992-01-30 1994-03-25 Gemplus Card International Carte a puce a plusieurs protocoles de communication.
JP2842750B2 (ja) * 1992-04-07 1999-01-06 三菱電機株式会社 Ｉｃカード
US5606507A (en) * 1994-01-03 1997-02-25 E-Stamp Corporation System and method for storing, retrieving and automatically printing postage on mail
DE4406704C1 (de) * 1994-03-02 1995-07-20 Angewandte Digital Elektronik Chipkarte
KR0139494B1 (ko) 1994-09-30 1998-07-01 김광호 스마트카드의 데이타 통신장치 및 방법
US6092147A (en) * 1997-04-15 2000-07-18 Sun Microsystems, Inc. Virtual machine with securely distributed bytecode verification
EP0964361A1 (en) * 1998-06-08 1999-12-15 International Business Machines Corporation Protection of sensitive information contained in integrated circuit cards

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006099435A (ja) * 2004-09-29 2006-04-13 Toshiba Corp 携帯可能電子装置と携帯可能電子装置の通信制御方法

Also Published As

Publication number Publication date
US7201325B1 (en) 2007-04-10
CN101414361B (zh) 2011-09-14
CN101414361A (zh) 2009-04-22
AU2057999A (en) 1999-08-09
DE69900248T2 (de) 2002-06-13
CA2319770A1 (fr) 1999-07-29
ES2163930T3 (es) 2002-02-01
DE69900248D1 (de) 2001-10-04
CN1289426A (zh) 2001-03-28
JP4334140B2 (ja) 2009-09-30
AU747410B2 (en) 2002-05-16
ATE204999T1 (de) 2001-09-15
WO1999038116A1 (fr) 1999-07-29
EP1051689B1 (fr) 2001-08-29
FR2774195A1 (fr) 1999-07-30
EP1051689A1 (fr) 2000-11-15

Similar Documents

Publication Publication Date Title
US4849928A (en) Logic array programmer
JPS62500905A (ja) メツセ−ジを一回以上記憶するのを防止するラジオ受信における方法及び装置
US6641045B1 (en) Portable electronic device with self-diagnostic function
JPH02286280A (ja) プリンタ
JP2002501262A (ja) 配線式通信回路を有するマイクロプロセッサカード
JPH0567028A (ja) 情報処理装置
JPH03267825A (ja) 表示機能付き無線選択呼出受信機
US6757762B1 (en) Multi-mode processor bus bridge
JPH08129629A (ja) メモリチェック機能をもった情報記録媒体
JP2002501268A (ja) 非同期メモリカード
JP2702277B2 (ja) Ｐｒｏｍ内蔵マイコン
JP2000123126A (ja) Ｉｃカ−ドリ−ド、ライト装置付きハンディタ−ミナル
JPH0926893A (ja) ループバック試験方式
JPH06175947A (ja) Ｄｍａ機能を備えたデータ処理装置
JPH0863566A (ja) メモリカード誤動作防止装置
JP2755410B2 (ja) 複数電文の送受信方法及び送受信装置
JP3445347B2 (ja) 電子ボタン電話装置
JPS62166637A (ja) 通信デ−タのコ−ド検出方式
JPH0870337A (ja) 双方向通信方法
JPS63234378A (ja) 携帯可能電子装置
JPH01321539A (ja) バスコネクタ接続状態チェック回路
JPH08106433A (ja) シリアル転送回路装置
JPH09190388A (ja) データ転送装置、インターフェース装置及びデータ転送方法
JPH09202011A (ja) 簡易二重化チェック機能を備えたイメージ展開処理装置
JPS62269535A (ja) 情報処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090210

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090519

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090623

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term