JP3445347B2 - 電子ボタン電話装置 - Google Patents
電子ボタン電話装置Info
- Publication number
- JP3445347B2 JP3445347B2 JP01622794A JP1622794A JP3445347B2 JP 3445347 B2 JP3445347 B2 JP 3445347B2 JP 01622794 A JP01622794 A JP 01622794A JP 1622794 A JP1622794 A JP 1622794A JP 3445347 B2 JP3445347 B2 JP 3445347B2
- Authority
- JP
- Japan
- Prior art keywords
- key data
- key
- operation program
- predetermined
- telephone device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Sub-Exchange Stations And Push- Button Telephones (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、それぞれ異なる複数種
類の動作プログラムを有し、この複数種類の動作プログ
ラムを選択的に使用することによって実現可能な機能を
変更することを可能とした電子ボタン電話装置に関す
る。
類の動作プログラムを有し、この複数種類の動作プログ
ラムを選択的に使用することによって実現可能な機能を
変更することを可能とした電子ボタン電話装置に関す
る。
【０００２】
【従来の技術】従来より電子ボタン電話装置は、ユーザ
のニーズに沿った装置を提供すべく、複数のグレードの
製品を用意する場合が多い。具体的には例えば、電子ボ
タン電話装置としての標準的な機能のみを有した標準機
能版と、この標準機能版が有していない特殊な機能を併
せ持った高機能版とを用意している。
のニーズに沿った装置を提供すべく、複数のグレードの
製品を用意する場合が多い。具体的には例えば、電子ボ
タン電話装置としての標準的な機能のみを有した標準機
能版と、この標準機能版が有していない特殊な機能を併
せ持った高機能版とを用意している。
【０００３】ここで一般に電子ボタン電話装置では、ハ
ードウェア構成はある程度定まっており、ハードウェア
要素の制御形態を変化させることによって特殊な機能を
実現する場合が多い。
ードウェア構成はある程度定まっており、ハードウェア
要素の制御形態を変化させることによって特殊な機能を
実現する場合が多い。
【０００４】具体的には、電子ボタン電話装置における
制御系は例えば図５に示すように構成されている。図５
において、５１は電子ボタン電話装置の全体を総括制御
するメインＣＰＵ、５２はインタフェース用サブＣＰＵ
53-1，53-2，53-3…，53-nとの間でデータ伝送を行うセ
ンタサブＣＰＵ、５４はメインＣＰＵ５１とセンタサブ
ＣＰＵ５２との間でのデータ伝送のバッファとなる共通
メモリ、５５はセンタサブＣＰＵ５２およびインタフェ
ース用サブＣＰＵ53-1〜53-nを互いに接続するデータハ
イウェイである。なおインタフェース用サブＣＰＵ53-1
〜53-nには、局線インタフェース回路５６、ボタン電話
機インタフェース回路５７、単独電話機インタフェース
回路５８、オプションインタフェース回路５９などの各
種の制御対象回路がそれぞれ接続されており、インタフ
ェース用サブＣＰＵ53-1〜53-nはメインＣＰＵ５１の制
御の下にこれらを制御する。メインＣＰＵ５１からイン
タフェース用サブＣＰＵ53-1〜53-nに対しては局線のダ
イヤル情報やボタン電話機の表示情報などの下りデータ
が、またインタフェース用サブＣＰＵ53-1〜53-nからメ
インＣＰＵ５１に対しては局線の着信情報やボタン電話
機のキー動作情報などの上りデータが、それぞれ共通メ
モリ５４、センタサブＣＰＵ５２およびデータハイウェ
イ５５を介して送受される。
制御系は例えば図５に示すように構成されている。図５
において、５１は電子ボタン電話装置の全体を総括制御
するメインＣＰＵ、５２はインタフェース用サブＣＰＵ
53-1，53-2，53-3…，53-nとの間でデータ伝送を行うセ
ンタサブＣＰＵ、５４はメインＣＰＵ５１とセンタサブ
ＣＰＵ５２との間でのデータ伝送のバッファとなる共通
メモリ、５５はセンタサブＣＰＵ５２およびインタフェ
ース用サブＣＰＵ53-1〜53-nを互いに接続するデータハ
イウェイである。なおインタフェース用サブＣＰＵ53-1
〜53-nには、局線インタフェース回路５６、ボタン電話
機インタフェース回路５７、単独電話機インタフェース
回路５８、オプションインタフェース回路５９などの各
種の制御対象回路がそれぞれ接続されており、インタフ
ェース用サブＣＰＵ53-1〜53-nはメインＣＰＵ５１の制
御の下にこれらを制御する。メインＣＰＵ５１からイン
タフェース用サブＣＰＵ53-1〜53-nに対しては局線のダ
イヤル情報やボタン電話機の表示情報などの下りデータ
が、またインタフェース用サブＣＰＵ53-1〜53-nからメ
インＣＰＵ５１に対しては局線の着信情報やボタン電話
機のキー動作情報などの上りデータが、それぞれ共通メ
モリ５４、センタサブＣＰＵ５２およびデータハイウェ
イ５５を介して送受される。
【０００５】そしてこの構成は標準機能版および高機能
版のいずれでも共通であり、メインＣＰＵ５１による各
部の制御が異なることにより、高機能版においてのみ特
殊な機能を実現するものとなっている。
版のいずれでも共通であり、メインＣＰＵ５１による各
部の制御が異なることにより、高機能版においてのみ特
殊な機能を実現するものとなっている。
【０００６】このような場合、標準機能版の動作プログ
ラムを収納した標準機能版ＲＯＭと高機能版の動作プロ
グラムを収納した高機能版ＲＯＭとを用意しておき、こ
の２つのＲＯＭのいずれを搭載するかで標準機能版の電
子ボタン電話装置と高機能版のボタン電話装置とを区別
することが行われる。これは、ＲＯＭやＲＡＭのアドレ
スを標準機能版と高機能版とで異なった配置にすると、
高機能版のソフトウェアを新たに作成しなくてはなら
ず、ソフトウェア開発が複雑になるので、これを防ぐた
めである。
ラムを収納した標準機能版ＲＯＭと高機能版の動作プロ
グラムを収納した高機能版ＲＯＭとを用意しておき、こ
の２つのＲＯＭのいずれを搭載するかで標準機能版の電
子ボタン電話装置と高機能版のボタン電話装置とを区別
することが行われる。これは、ＲＯＭやＲＡＭのアドレ
スを標準機能版と高機能版とで異なった配置にすると、
高機能版のソフトウェアを新たに作成しなくてはなら
ず、ソフトウェア開発が複雑になるので、これを防ぐた
めである。
【０００７】ところが以上のような構成であると、標準
機能版ＲＯＭと高機能版ＲＯＭとはデバイス自体が同一
であり、かつ周辺のハードウェアも同一であるために、
フィールドにて、ＲＯＭライタなどを用いて高機能版Ｒ
ＯＭの内容が標準機能版ＲＯＭにコピーされると、標準
機能版の装置であっても高機能版として動作してしま
う。
機能版ＲＯＭと高機能版ＲＯＭとはデバイス自体が同一
であり、かつ周辺のハードウェアも同一であるために、
フィールドにて、ＲＯＭライタなどを用いて高機能版Ｒ
ＯＭの内容が標準機能版ＲＯＭにコピーされると、標準
機能版の装置であっても高機能版として動作してしま
う。
【０００８】
【発明が解決しようとする課題】以上のように従来の電
子ボタン電話装置では、格納しているソフトウェアが異
なる複数種類のＲＯＭを選択的に装着することにより利
用可能な機能を異ならせているため、低機能な装置に高
機能な装置のソフトウェアをコピーすることによって、
低機能な装置において特殊機能が不正に使用されてしま
うという不具合があった。
子ボタン電話装置では、格納しているソフトウェアが異
なる複数種類のＲＯＭを選択的に装着することにより利
用可能な機能を異ならせているため、低機能な装置に高
機能な装置のソフトウェアをコピーすることによって、
低機能な装置において特殊機能が不正に使用されてしま
うという不具合があった。
【０００９】本発明はこのような事情を考慮してなされ
たものであり、その目的とするところは、ソフトウェア
に拘らずに装置の本来のグレードを判定することがで
き、これにより本来使用できない特殊機能が不正に使用
されることを防止することができるボタン電話装置を提
供することにある。
たものであり、その目的とするところは、ソフトウェア
に拘らずに装置の本来のグレードを判定することがで
き、これにより本来使用できない特殊機能が不正に使用
されることを防止することができるボタン電話装置を提
供することにある。
【００１０】
【課題を解決するための手段】以上の目的を達成するた
めに第１の発明は、制御手段が動作プログラムに従って
各種の処理を行う電子ボタン電話装置において、それぞ
れ異なる複数種類の動作プログラムを記憶した記憶手段
と、必要に応じて装着されかつ前記動作プログラムに対
応し、外部からのアクセスに応じて所定のキーデータを
出力する複数のキーデータ出力手段と、所定のタイミン
グで装着されたキーデータ出力手段のアクセスを行い、
これにより得られるデータに応じて、前記制御手段に処
理させる動作プログラムを前記記憶手段に記憶された複
数種類の動作プログラムのうちから選択する動作プログ
ラム選択手段とを具備したことを特徴とする。
めに第１の発明は、制御手段が動作プログラムに従って
各種の処理を行う電子ボタン電話装置において、それぞ
れ異なる複数種類の動作プログラムを記憶した記憶手段
と、必要に応じて装着されかつ前記動作プログラムに対
応し、外部からのアクセスに応じて所定のキーデータを
出力する複数のキーデータ出力手段と、所定のタイミン
グで装着されたキーデータ出力手段のアクセスを行い、
これにより得られるデータに応じて、前記制御手段に処
理させる動作プログラムを前記記憶手段に記憶された複
数種類の動作プログラムのうちから選択する動作プログ
ラム選択手段とを具備したことを特徴とする。
【００１１】また第２の発明は、制御手段が動作プログ
ラムに従って各種の処理を行う電子ボタン電話装置にお
いて、電子ボタン電話装置における所定の標準的な機能
を実現するための標準動作プログラムと上記標準的な機
能とは異なる所定の特殊機能を実現するための高機能動
作プログラムとを記憶した記憶手段と、外部からのアク
セスに応じて所定のキーデータを出力するキーデータ出
力手段と、所定のタイミングでキーデータ出力手段のア
クセスを行い、これにより前記所定のキーデータが得ら
れるか否かを判定し、得られたと判定されたときにのみ
前記高機能動作プログラムの使用を許可する動作プログ
ラム選択手段とを具備したことを特徴とする。
ラムに従って各種の処理を行う電子ボタン電話装置にお
いて、電子ボタン電話装置における所定の標準的な機能
を実現するための標準動作プログラムと上記標準的な機
能とは異なる所定の特殊機能を実現するための高機能動
作プログラムとを記憶した記憶手段と、外部からのアク
セスに応じて所定のキーデータを出力するキーデータ出
力手段と、所定のタイミングでキーデータ出力手段のア
クセスを行い、これにより前記所定のキーデータが得ら
れるか否かを判定し、得られたと判定されたときにのみ
前記高機能動作プログラムの使用を許可する動作プログ
ラム選択手段とを具備したことを特徴とする。
【００１２】
【作用】このような手段を講じたことにより、第１の発
明によれば、動作プログラム選択手段により、キーデー
タ出力手段のアクセスを行って得られるデータに応じ
て、制御手段に処理させる動作プログラムが記憶手段に
記憶された複数種類の動作プログラムのうちから選択さ
れる。すなわち、キーデータ出力手段の装着状態および
装着されたキーデータ出力手段の種類に応じて使用する
動作プログラムが変更され、異なる動作をする。
明によれば、動作プログラム選択手段により、キーデー
タ出力手段のアクセスを行って得られるデータに応じ
て、制御手段に処理させる動作プログラムが記憶手段に
記憶された複数種類の動作プログラムのうちから選択さ
れる。すなわち、キーデータ出力手段の装着状態および
装着されたキーデータ出力手段の種類に応じて使用する
動作プログラムが変更され、異なる動作をする。
【００１３】また第２の発明によれば、動作プログラム
選択手段により、キーデータ出力手段のアクセスを行う
ことによって所定のキーデータが得られるか否かに基づ
いてキーデータ出力手段の有無を検出し、前記キーデー
タ出力手段が設けられているときにのみ高機能動作プロ
グラムの使用が許可される。すなわち、前記キーデータ
出力手段が設けられているときにのみ、標準的な機能と
は異なる所定の特殊機能が実現される。
選択手段により、キーデータ出力手段のアクセスを行う
ことによって所定のキーデータが得られるか否かに基づ
いてキーデータ出力手段の有無を検出し、前記キーデー
タ出力手段が設けられているときにのみ高機能動作プロ
グラムの使用が許可される。すなわち、前記キーデータ
出力手段が設けられているときにのみ、標準的な機能と
は異なる所定の特殊機能が実現される。
【００１４】
【実施例】以下、図面を参照して本発明の一実施例につ
き説明する。図１は本実施例に係るボタン電話装置の主
制御部の構成を示す図である。図中、１はメインＣＰ
Ｕ、２はＲＯＭ、３はＲＡＭ、４はアドレスデコーダ、
５はキーユニット、６，７，８はインバータ、９はアド
レスバス、１０はデータバスである。
き説明する。図１は本実施例に係るボタン電話装置の主
制御部の構成を示す図である。図中、１はメインＣＰ
Ｕ、２はＲＯＭ、３はＲＡＭ、４はアドレスデコーダ、
５はキーユニット、６，７，８はインバータ、９はアド
レスバス、１０はデータバスである。
【００１５】メインＣＰＵ１、ＲＯＭ２、ＲＡＭ３およ
びアドレスデコーダ４は、それぞれアドレスバス９に接
続されている。またメインＣＰＵ１、ＲＯＭ２、ＲＡＭ
３およびキーユニット５は、それぞれデータバス１０に
接続されている。なおアドレスバス９およびデータバス
１０は、抵抗器９ａおよび抵抗器１０ａによってプルア
ップされている。
びアドレスデコーダ４は、それぞれアドレスバス９に接
続されている。またメインＣＰＵ１、ＲＯＭ２、ＲＡＭ
３およびキーユニット５は、それぞれデータバス１０に
接続されている。なおアドレスバス９およびデータバス
１０は、抵抗器９ａおよび抵抗器１０ａによってプルア
ップされている。
【００１６】メインＣＰＵ１は、ＲＯＭ２に格納された
動作プログラムに従って動作し、ボタン電話装置の各部
（図示せず）を総括制御するものである。このＣＰＵ１
は、ＲＯＭ２、ＲＡＭ３およびキーユニット５のいずれ
かをアクセスする場合、任意のアドレスをアドレスバス
９へと出力する。またＣＰＵ１は、ＲＯＭ２、ＲＡＭ３
およびキーユニット５のいずれかからデータを読出す場
合にはリード／ライト信号Ｒ／Ｗを“Ｈ”とし、ＲＡＭ
３にデータを書き込む場合にはリード／ライト信号Ｒ／
Ｗを“Ｌ”とする。
動作プログラムに従って動作し、ボタン電話装置の各部
（図示せず）を総括制御するものである。このＣＰＵ１
は、ＲＯＭ２、ＲＡＭ３およびキーユニット５のいずれ
かをアクセスする場合、任意のアドレスをアドレスバス
９へと出力する。またＣＰＵ１は、ＲＯＭ２、ＲＡＭ３
およびキーユニット５のいずれかからデータを読出す場
合にはリード／ライト信号Ｒ／Ｗを“Ｈ”とし、ＲＡＭ
３にデータを書き込む場合にはリード／ライト信号Ｒ／
Ｗを“Ｌ”とする。
【００１７】メインＣＰＵ１が出力するリード／ライト
信号Ｒ／Ｗは、インバータ６で反転されてリード信号Ｒ
Ｄとされたのちに、ＲＯＭ２、ＲＡＭ３およびキーユニ
ット５のそれぞれのアウトプットイネーブル端子／ＯＥ
に入力されている。またメインＣＰＵ１が出力するリー
ド／ライト信号Ｒ／Ｗは、インバータ７，８を介してラ
イト信号ＷＲとされたのちに、ＲＡＭ３のライトイネー
ブル端子／ＷＥに入力されている。
信号Ｒ／Ｗは、インバータ６で反転されてリード信号Ｒ
Ｄとされたのちに、ＲＯＭ２、ＲＡＭ３およびキーユニ
ット５のそれぞれのアウトプットイネーブル端子／ＯＥ
に入力されている。またメインＣＰＵ１が出力するリー
ド／ライト信号Ｒ／Ｗは、インバータ７，８を介してラ
イト信号ＷＲとされたのちに、ＲＡＭ３のライトイネー
ブル端子／ＷＥに入力されている。
【００１８】アドレスデコーダ４は、ＲＯＭ４に対して
設定された所定のアドレス（例えば００００００H ）が
アドレスバス９を介して与えられたときに、ＲＯＭ２の
チップイネーブル端子／ＣＥに与えられるチップイネー
ブル信号／ＣＥ1 を“Ｌ”にする。またＲＡＭ３に対し
て設定された所定のアドレス（例えば１０００００H）
がアドレスバス９を介して与えられたときに、ＲＡＭ３
のチップイネーブル端子／ＣＥに与えられるチップイネ
ーブル信号／ＣＥ2 を“Ｌ”にする。さらにキーユニッ
ト５に対して設定された所定のアドレス（例えば２００
０００H ）がアドレスバス９を介して与えられたとき
に、キーユニット５のチップイネーブル端子／ＣＥに与
えられるチップイネーブル信号／ＣＥ3 を“Ｌ”にす
る。
設定された所定のアドレス（例えば００００００H ）が
アドレスバス９を介して与えられたときに、ＲＯＭ２の
チップイネーブル端子／ＣＥに与えられるチップイネー
ブル信号／ＣＥ1 を“Ｌ”にする。またＲＡＭ３に対し
て設定された所定のアドレス（例えば１０００００H）
がアドレスバス９を介して与えられたときに、ＲＡＭ３
のチップイネーブル端子／ＣＥに与えられるチップイネ
ーブル信号／ＣＥ2 を“Ｌ”にする。さらにキーユニッ
ト５に対して設定された所定のアドレス（例えば２００
０００H ）がアドレスバス９を介して与えられたとき
に、キーユニット５のチップイネーブル端子／ＣＥに与
えられるチップイネーブル信号／ＣＥ3 を“Ｌ”にす
る。
【００１９】ＲＯＭ２は、メインＣＰＵ１の動作プログ
ラムを格納しており、チップイネーブル端子／ＣＥおよ
びアウトプットイネーブル端子／ＯＥがともに“Ｌ”で
あるときに、データバス９を介して与えられるアドレス
に対応する記憶領域に記憶したデータをデータバス１０
へと出力する。なおＲＯＭ２に格納された動作プログラ
ムには、電子ボタン電話装置における標準的な機能（標
準版の装置において使用可能な機能）を実現するための
標準機能版動作プログラムに加えて、特殊機能（高機能
版の装置のみで使用可能な機能）を実現するための高機
能版動作プログラムおよび立上げ時等の所定のタイミン
グにおいてキーユニット５をアクセスし、自装置のグレ
ード（標準機能版／高機能版）を判定する処理を行うた
めのプログラムを含んでいる。
ラムを格納しており、チップイネーブル端子／ＣＥおよ
びアウトプットイネーブル端子／ＯＥがともに“Ｌ”で
あるときに、データバス９を介して与えられるアドレス
に対応する記憶領域に記憶したデータをデータバス１０
へと出力する。なおＲＯＭ２に格納された動作プログラ
ムには、電子ボタン電話装置における標準的な機能（標
準版の装置において使用可能な機能）を実現するための
標準機能版動作プログラムに加えて、特殊機能（高機能
版の装置のみで使用可能な機能）を実現するための高機
能版動作プログラムおよび立上げ時等の所定のタイミン
グにおいてキーユニット５をアクセスし、自装置のグレ
ード（標準機能版／高機能版）を判定する処理を行うた
めのプログラムを含んでいる。
【００２０】ＲＡＭ３は、メインＣＰＵ１が各種の処理
を行うのに必要なデータを予めまたは一時的に記憶す
る。そしてＲＡＭ３は、チップイネーブル端子／ＣＥお
よびアウトプットイネーブル端子／ＯＥがともに“Ｌ”
であるときに、データバス９を介して与えられるアドレ
スに対応する記憶領域に記憶したデータをデータバス１
０へと出力する。またチップイネーブル端子／ＣＥおよ
びライトイネーブル端子／ＷＥがともに“Ｌ”であると
きに、データバス９を介して与えられるアドレスに対応
する記憶領域にデータバス１０を介して到来するデータ
を書き込む。
を行うのに必要なデータを予めまたは一時的に記憶す
る。そしてＲＡＭ３は、チップイネーブル端子／ＣＥお
よびアウトプットイネーブル端子／ＯＥがともに“Ｌ”
であるときに、データバス９を介して与えられるアドレ
スに対応する記憶領域に記憶したデータをデータバス１
０へと出力する。またチップイネーブル端子／ＣＥおよ
びライトイネーブル端子／ＷＥがともに“Ｌ”であると
きに、データバス９を介して与えられるアドレスに対応
する記憶領域にデータバス１０を介して到来するデータ
を書き込む。
【００２１】キーユニット５は、アクセスされたときに
データバス１０へと所定のデータ（キーデータ）を出力
するものである。このキーユニット５は、本電子ボタン
電話装置が高機能版である場合に装着され、標準機能版
である場合には装着されない。
データバス１０へと所定のデータ（キーデータ）を出力
するものである。このキーユニット５は、本電子ボタン
電話装置が高機能版である場合に装着され、標準機能版
である場合には装着されない。
【００２２】図２はキーユニット５の具体的な構成を示
す図である。この図に示すようにキーユニット５は、４
つのトライステートバッファ２１，２２，２３，２４と
ＯＲゲート２５とからなる。
す図である。この図に示すようにキーユニット５は、４
つのトライステートバッファ２１，２２，２３，２４と
ＯＲゲート２５とからなる。
【００２３】トライステートバッファ２１〜２４は、入
力端がそれぞれ接地されている。また出力端は、トライ
ステートバッファ２１がＤ０、トライステートバッファ
２２がＤ１、トライステートバッファ２３がＤ２、トラ
イステートバッファ２４がＤ３とした４ビットのキーデ
ータとしてデータバス１０へと出力される。
力端がそれぞれ接地されている。また出力端は、トライ
ステートバッファ２１がＤ０、トライステートバッファ
２２がＤ１、トライステートバッファ２３がＤ２、トラ
イステートバッファ２４がＤ３とした４ビットのキーデ
ータとしてデータバス１０へと出力される。
【００２４】ＯＲゲート２５には、チップイネーブル信
号／ＣＥ3 およびアウトプットイネーブル信号／ＯＥが
それぞれ入力されるとともに、出力端はトライステート
バッファ２１〜２４の制御ゲートに接続されており、こ
れらの信号がともに“Ｌ”であるときにのみトライステ
ートバッファ２１〜２４に対して“Ｌ”のイネーブル信
号を与える。
号／ＣＥ3 およびアウトプットイネーブル信号／ＯＥが
それぞれ入力されるとともに、出力端はトライステート
バッファ２１〜２４の制御ゲートに接続されており、こ
れらの信号がともに“Ｌ”であるときにのみトライステ
ートバッファ２１〜２４に対して“Ｌ”のイネーブル信
号を与える。
【００２５】次に動作を説明する。まずメインＣＰＵ
は、立上げ時などの所定のタイミングにおいて、リード
／ライト信号Ｒ／Ｗを“Ｈ”とする（図３中のステップ
ａ）とともに、アドレス２０００００H をアドレスバス
９へと出力する（ステップｂ）。
は、立上げ時などの所定のタイミングにおいて、リード
／ライト信号Ｒ／Ｗを“Ｈ”とする（図３中のステップ
ａ）とともに、アドレス２０００００H をアドレスバス
９へと出力する（ステップｂ）。
【００２６】そうすると、アドレスデコーダ４は、アド
レス２０００００H に対応するチップイネーブル信号／
ＣＥ3 を“Ｌ”とし、キーユニット５のチップイネーブ
ル端子／ＣＥに“Ｌ”が与えられる。またインバータ６
から出力されるリード信号ＲＤが“Ｌ”となり、キーユ
ニット５のアウトプットイネーブル端子／ＯＥにも
“Ｌ”が与えられる。
レス２０００００H に対応するチップイネーブル信号／
ＣＥ3 を“Ｌ”とし、キーユニット５のチップイネーブ
ル端子／ＣＥに“Ｌ”が与えられる。またインバータ６
から出力されるリード信号ＲＤが“Ｌ”となり、キーユ
ニット５のアウトプットイネーブル端子／ＯＥにも
“Ｌ”が与えられる。
【００２７】キーユニット５では、チップイネーブル端
子／ＣＥおよびアウトプットイネーブル端子／ＯＥがと
もに“Ｌ”となると、ＯＲゲート２５の出力が“Ｌ”と
なり、トライステートバッファ２１〜２４がイネーブル
となる。これにより、データバス１０はトライステート
バッファ２１〜２４を介して接地され、データバス１０
へとキーデータ“００００”が出力される。
子／ＣＥおよびアウトプットイネーブル端子／ＯＥがと
もに“Ｌ”となると、ＯＲゲート２５の出力が“Ｌ”と
なり、トライステートバッファ２１〜２４がイネーブル
となる。これにより、データバス１０はトライステート
バッファ２１〜２４を介して接地され、データバス１０
へとキーデータ“００００”が出力される。
【００２８】さてメインＣＰＵ１は、ステップｂにおい
てキーユニット５のアクセスを行ったのち、データバス
１０を伝送されるデータの取り込みを行い（ステップ
ｃ）、そのデータが“００００”および“１１１１”の
いずれであるかを判断する（ステップｄ）。
てキーユニット５のアクセスを行ったのち、データバス
１０を伝送されるデータの取り込みを行い（ステップ
ｃ）、そのデータが“００００”および“１１１１”の
いずれであるかを判断する（ステップｄ）。
【００２９】ここで、キーユニット５が装着されていれ
ば、このキーユニット５からは上述のようにキーデータ
“００００”が出力されるので、メインＣＰＵ１がこの
キーデータ“００００”を取り込むことができる。従っ
てこのときには、メインＣＰＵ１はキーユニット５が装
着されていると判断し、特殊機能の実行を許可する（ス
テップｅ）。このように特殊機能の実行を許可すると、
メインＣＰＵ１は以降の処理においては、ＲＯＭ２に格
納された特殊機能を実現するための動作プログラムを用
いた処理を行うことができる。
ば、このキーユニット５からは上述のようにキーデータ
“００００”が出力されるので、メインＣＰＵ１がこの
キーデータ“００００”を取り込むことができる。従っ
てこのときには、メインＣＰＵ１はキーユニット５が装
着されていると判断し、特殊機能の実行を許可する（ス
テップｅ）。このように特殊機能の実行を許可すると、
メインＣＰＵ１は以降の処理においては、ＲＯＭ２に格
納された特殊機能を実現するための動作プログラムを用
いた処理を行うことができる。
【００３０】一方、キーユニット５が装着されていない
場合、データバス１０は抵抗器１０ａによってプルアッ
プされているので、メインＣＰＵ１はステップｃにおい
てはデータ“１１１１”を取り込むことになる。従って
このときには、メインＣＰＵ１はキーユニット５が装着
されていないと判断し、特殊機能の実行を禁止する（ス
テップｆ）。このように特殊機能の実行を禁止すると、
メインＣＰＵ１は以降の処理においては、ＲＯＭ２に格
納された特殊機能を実現するための動作プログラムを用
いた処理を一切行わない。
場合、データバス１０は抵抗器１０ａによってプルアッ
プされているので、メインＣＰＵ１はステップｃにおい
てはデータ“１１１１”を取り込むことになる。従って
このときには、メインＣＰＵ１はキーユニット５が装着
されていないと判断し、特殊機能の実行を禁止する（ス
テップｆ）。このように特殊機能の実行を禁止すると、
メインＣＰＵ１は以降の処理においては、ＲＯＭ２に格
納された特殊機能を実現するための動作プログラムを用
いた処理を一切行わない。
【００３１】このように本実施例によれば、ＲＯＭ２に
は、グレードが標準機能版および高機能版のいずれであ
るかに拘らずに、標準機能版動作プログラムおよび高機
能版動作プログラムの双方を格納しておく。また標準機
能版の装置にはキーユニット５を装着せず、高機能版の
装置にのみキーユニット５を装着する。そしてメインＣ
ＰＵ１は、キーユニット５のアクセスを行った際にキー
ユニット５が出力する所定のキーデータが得られるか否
かによりキーユニット５が装着されているか否かを判断
し、キーユニット５が装着されている場合にのみ高機能
版動作プログラムを使用する。
は、グレードが標準機能版および高機能版のいずれであ
るかに拘らずに、標準機能版動作プログラムおよび高機
能版動作プログラムの双方を格納しておく。また標準機
能版の装置にはキーユニット５を装着せず、高機能版の
装置にのみキーユニット５を装着する。そしてメインＣ
ＰＵ１は、キーユニット５のアクセスを行った際にキー
ユニット５が出力する所定のキーデータが得られるか否
かによりキーユニット５が装着されているか否かを判断
し、キーユニット５が装着されている場合にのみ高機能
版動作プログラムを使用する。
【００３２】従って、ＲＯＭ２の周辺のハードウェア構
成は標準機能版と高機能版とで全く同一でありながら、
標準機能版と高機能版とを適確に区別することができ、
標準機能版に設定された装置において特殊機能が不正に
利用されることを確実に防止することができる。
成は標準機能版と高機能版とで全く同一でありながら、
標準機能版と高機能版とを適確に区別することができ、
標準機能版に設定された装置において特殊機能が不正に
利用されることを確実に防止することができる。
【００３３】また本実施例では、ＲＯＭ２に格納された
ソフトウェアも標準機能版と高機能版とで全く同一であ
るので、従来のようにそれぞれの専用のＲＯＭを用意す
る必要がない。これにより、ソフトウェアの開発が用意
になる。またソフトウェアの開発費用やＲＯＭ２のコス
トを低減することができるので、製造コストを低減でき
る。
ソフトウェアも標準機能版と高機能版とで全く同一であ
るので、従来のようにそれぞれの専用のＲＯＭを用意す
る必要がない。これにより、ソフトウェアの開発が用意
になる。またソフトウェアの開発費用やＲＯＭ２のコス
トを低減することができるので、製造コストを低減でき
る。
【００３４】なお本発明は上記実施例に限定されるもの
ではない。例えば、動作プログラムは、標準機能版動作
プログラムは標準機能版装置および高機能版装置の双方
で共通に使用し、高機能版装置では高機能版プログラム
も併用するような形態としたり、あるいは標準機能版動
作プログラムは標準機能版装置のみで、また高機能版動
作プログラムは高機能版装置のみでそれぞれ使用するよ
うな形態とするなど、任意の形態であって良い。
ではない。例えば、動作プログラムは、標準機能版動作
プログラムは標準機能版装置および高機能版装置の双方
で共通に使用し、高機能版装置では高機能版プログラム
も併用するような形態としたり、あるいは標準機能版動
作プログラムは標準機能版装置のみで、また高機能版動
作プログラムは高機能版装置のみでそれぞれ使用するよ
うな形態とするなど、任意の形態であって良い。
【００３５】また上記実施例では、グレードが標準機能
版と高機能版との２種類である場合を例示しているが、
３種類以上のグレードを設定する場合でも本願発明を適
用することが可能である。ただしこの場合には、キーユ
ニットの有無のみではグレードの判別が不可能である。
そこで、それぞれ異なるキーデータを出力するキーユニ
ットを、少なくともｍ−１種類（ｍはグレード数）用意
しておき、これらを選択的に装着してやれば、キーデー
タからグレードを判定することができる。このような場
合のキーユニットは、例えば図４に示すような構成によ
り実現できる。
版と高機能版との２種類である場合を例示しているが、
３種類以上のグレードを設定する場合でも本願発明を適
用することが可能である。ただしこの場合には、キーユ
ニットの有無のみではグレードの判別が不可能である。
そこで、それぞれ異なるキーデータを出力するキーユニ
ットを、少なくともｍ−１種類（ｍはグレード数）用意
しておき、これらを選択的に装着してやれば、キーデー
タからグレードを判定することができる。このような場
合のキーユニットは、例えば図４に示すような構成によ
り実現できる。
【００３６】すなわち、前記実施例に挙げたキーユニッ
ト５のトライステートバッファ２１〜２４の入力端を、
抵抗器４１，４２，４３，４４を介して接地するととも
に、別の抵抗器４５，４６，４７，４８を介してプルア
ップする。この構成により、アクセス時に“１１１１”
なるキーデータを出力することができ、図２に示すキー
ユニット５とは異なるキーデータを出力することができ
る。さらに、トライステートバッファ２１〜２４のうち
の一部の入力端を図２に示す如く直接的に接地するとと
もに一部の入力端を図４に示す如く接続することによ
り、“００００”および“１１１１”以外のキーデータ
を出力することもでき、トライステートバッファ２１〜
２４の入力端の形態を異ならせたものを複数用意すれ
ば、多種類のキーデータを得ることができる。
ト５のトライステートバッファ２１〜２４の入力端を、
抵抗器４１，４２，４３，４４を介して接地するととも
に、別の抵抗器４５，４６，４７，４８を介してプルア
ップする。この構成により、アクセス時に“１１１１”
なるキーデータを出力することができ、図２に示すキー
ユニット５とは異なるキーデータを出力することができ
る。さらに、トライステートバッファ２１〜２４のうち
の一部の入力端を図２に示す如く直接的に接地するとと
もに一部の入力端を図４に示す如く接続することによ
り、“００００”および“１１１１”以外のキーデータ
を出力することもでき、トライステートバッファ２１〜
２４の入力端の形態を異ならせたものを複数用意すれ
ば、多種類のキーデータを得ることができる。
【００３７】また上記実施例では、標準機能版装置には
キーユニット５を装着しないものとしているが、キーユ
ニットを前述した如く構成してキーデータを複数種類用
意して、どのグレードであってもキーユニットを装着す
るようにしても良い。このほか、本発明の要旨を逸脱し
ない範囲で種々の変形実施が可能である。
キーユニット５を装着しないものとしているが、キーユ
ニットを前述した如く構成してキーデータを複数種類用
意して、どのグレードであってもキーユニットを装着す
るようにしても良い。このほか、本発明の要旨を逸脱し
ない範囲で種々の変形実施が可能である。
【００３８】
【発明の効果】第１の発明は、それぞれ異なる複数種類
の動作プログラムを記憶した記憶手段と、必要に応じて
装着され、外部からのアクセスに応じて所定のキーデー
タを出力するキーデータ出力手段と、動作プログラム選
択手段とを備え、この動作プログラム選択手段により、
前記キーデータ出力手段のアクセスを行って得られるデ
ータに応じて前記制御手段に処理させる動作プログラム
を前記記憶手段に記憶された複数種類の動作プログラム
のうちから選択するようにした。
の動作プログラムを記憶した記憶手段と、必要に応じて
装着され、外部からのアクセスに応じて所定のキーデー
タを出力するキーデータ出力手段と、動作プログラム選
択手段とを備え、この動作プログラム選択手段により、
前記キーデータ出力手段のアクセスを行って得られるデ
ータに応じて前記制御手段に処理させる動作プログラム
を前記記憶手段に記憶された複数種類の動作プログラム
のうちから選択するようにした。
【００３９】また第２の発明は、電子ボタン電話装置に
おける所定の標準的な機能を実現するための標準動作プ
ログラムと上記標準的な機能とは異なる所定の特殊機能
を実現するための高機能動作プログラムとを記憶した記
憶手段と、当該ボタン電話装置が前記特殊機能を用いる
ことができる高機能版に設定されている場合にのみ設け
られ、外部からのアクセスに応じて所定のキーデータを
出力するキーデータ出力手段と、動作プログラム選択手
段とを備え、この動作プログラム選択手段により、前記
キーデータ出力手段のアクセスを行うことによって前記
所定のキーデータが得られるか否かに基づいて前記キー
データ出力手段の有無を検出し、前記キーデータ出力手
段が設けられているときにのみ前記高機能動作プログラ
ムの使用を許可するようにした。
おける所定の標準的な機能を実現するための標準動作プ
ログラムと上記標準的な機能とは異なる所定の特殊機能
を実現するための高機能動作プログラムとを記憶した記
憶手段と、当該ボタン電話装置が前記特殊機能を用いる
ことができる高機能版に設定されている場合にのみ設け
られ、外部からのアクセスに応じて所定のキーデータを
出力するキーデータ出力手段と、動作プログラム選択手
段とを備え、この動作プログラム選択手段により、前記
キーデータ出力手段のアクセスを行うことによって前記
所定のキーデータが得られるか否かに基づいて前記キー
データ出力手段の有無を検出し、前記キーデータ出力手
段が設けられているときにのみ前記高機能動作プログラ
ムの使用を許可するようにした。
【００４０】これらにより、ソフトウェアに拘らずに装
置の本来のグレードを判定することができ、これにより
本来使用できない特殊機能が不正に使用されることを防
止することができるボタン電話装置となる。
置の本来のグレードを判定することができ、これにより
本来使用できない特殊機能が不正に使用されることを防
止することができるボタン電話装置となる。
【図１】本発明の一実施例に係るボタン電話装置の主制
御部の構成を示す図。
御部の構成を示す図。
【図２】図１中のキーユニット５の具体的な構成を示す
図。
図。
【図３】立上げ時等の所定のタイミングにおいてキーユ
ニット５をアクセスし、自装置のグレードを判定する処
理の際のメインＣＰＵ１の処理手順を示すフローチャー
ト。
ニット５をアクセスし、自装置のグレードを判定する処
理の際のメインＣＰＵ１の処理手順を示すフローチャー
ト。
【図４】キーユニットの変形構成例を示す図。
【図５】従来技術を説明する図。
１…メインＣＰＵ
２…ＲＯＭ
３…ＲＡＭ
４…アドレスでコーダ
５…キーユニット
６，７，８…インバータ
９…アドレスバス
１０…データバス
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 塩見 淳一
東京都日野市旭が丘３丁目１番地の21
東芝コミュニケーションテクノロジ株式
会社内
(56)参考文献 特開 平５−265854（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04Q 3/58 107
Claims (2)
- 【請求項１】 制御手段が動作プログラムに従って各種
の処理を行う電子ボタン電話装置において、 それぞれ異なる複数種類の動作プログラムを記憶した記
憶手段と、 必要に応じて装着されかつ前記動作プログラムに対応
し、外部からのアクセスに応じて所定のキーデータを出
力する複数のキーデータ出力手段と、所定のタイミングで装着された キーデータ出力手段のア
クセスを行い、これにより得られるデータに応じて、前
記制御手段に処理させる動作プログラムを前記記憶手段
に記憶された複数種類の動作プログラムのうちから選択
する動作プログラム選択手段とを具備したことを特徴と
する電子ボタン電話装置。 - 【請求項２】 制御手段が動作プログラムに従って各種
の処理を行う電子ボタン電話装置において、 電子ボタン電話装置における所定の標準的な機能を実現
するための標準動作プログラムと上記標準的な機能とは
異なる所定の特殊機能を実現するための高機能動作プロ
グラムとを記憶した記憶手段と、外 部からのアクセスに応じて所定のキーデータを出力す
るキーデータ出力手段と、所定のタイミングで前記 キーデータ出力手段のアクセス
を行い、これにより前記所定のキーデータが得られるか
否かを判定し、得られたと判定されたときにのみ前記高
機能動作プログラムの使用を許可する動作プログラム選
択手段とを具備したことを特徴とする電子ボタン電話装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01622794A JP3445347B2 (ja) | 1994-02-10 | 1994-02-10 | 電子ボタン電話装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01622794A JP3445347B2 (ja) | 1994-02-10 | 1994-02-10 | 電子ボタン電話装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07226964A JPH07226964A (ja) | 1995-08-22 |
| JP3445347B2 true JP3445347B2 (ja) | 2003-09-08 |
Family
ID=11910666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01622794A Expired - Fee Related JP3445347B2 (ja) | 1994-02-10 | 1994-02-10 | 電子ボタン電話装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3445347B2 (ja) |
-
1994
- 1994-02-10 JP JP01622794A patent/JP3445347B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07226964A (ja) | 1995-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01296361A (ja) | メモリカード | |
| US5606662A (en) | Auto DRAM parity enable/disable mechanism | |
| US6003131A (en) | Computer system with a variety of applications and method for operating the same | |
| US20030163615A1 (en) | Peripheral or memory device having a combined ISA bus and LPC bus | |
| US6836833B1 (en) | Apparatus and method for discovering a scratch pad memory configuration | |
| US5832241A (en) | Data consistency across a bus transactions that impose ordering constraints | |
| KR970071301A (ko) | 데이타 처리 시스템 및 그 방법 | |
| KR900005287A (ko) | 데이타 제어 장치 및 그것을 사용하는 시스템 | |
| KR970012168A (ko) | 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법 | |
| KR19990023203A (ko) | 데이터 세그먼트 처리 방법 및 정보처리 시스템 | |
| JP3445347B2 (ja) | 電子ボタン電話装置 | |
| JP2000276358A (ja) | 割り込みコントローラ、ａｓｉｃ、及び電子機器 | |
| US6119191A (en) | Performing PCI access cycles through PCI bridge hub routing | |
| US7360129B2 (en) | Simultaneous switch test mode | |
| US5692161A (en) | Method and apparatus for operating a microcomputer in an emulation mode to access an external peripheral | |
| JPH08241199A (ja) | データ処理システム | |
| WO1996038790A1 (en) | A system and method for patching microcode during the debugging of a processor | |
| JPH06266614A (ja) | メモリ制御方法 | |
| US6092162A (en) | Register access controller for preventing live-lock from a request for accessing a register | |
| US5809264A (en) | Interface with device having unusual access time and method thereof | |
| JPH05250310A (ja) | データ処理装置 | |
| JP3039489B2 (ja) | 半導体装置のテスト方法、及び半導体装置 | |
| JP2929631B2 (ja) | プロセッサ間通信装置 | |
| KR940003845B1 (ko) | 하위레벨 프로세서의 통화로계 버스 선택방법 | |
| JP3373535B2 (ja) | 電子計算機におけるアドレス変換方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |