JPH07226964A - 電子ボタン電話装置 - Google Patents
電子ボタン電話装置Info
- Publication number
- JPH07226964A JPH07226964A JP1622794A JP1622794A JPH07226964A JP H07226964 A JPH07226964 A JP H07226964A JP 1622794 A JP1622794 A JP 1622794A JP 1622794 A JP1622794 A JP 1622794A JP H07226964 A JPH07226964 A JP H07226964A
- Authority
- JP
- Japan
- Prior art keywords
- key
- function
- key data
- version
- operation program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Sub-Exchange Stations And Push- Button Telephones (AREA)
Abstract
を判定することができ、これにより本来使用できない特
殊機能が不正に使用されることを防止することを可能と
する。 【構成】ROM2は、標準的な機能を実現するための標
準機能版動作プログラムと、特殊機能を実現するための
高機能版動作プログラムとを予め記憶する。また、高機
能版に設定される装置においてはアクセスされた際に所
定のキーデータを出力するキーユニット5を装着し、標
準機能版に設定される装置においてはキーユニット5を
装着しない。そしてメインCPU1は、キーユニット5
のアクセスを行った際に所定のキーデータが得られれ
ば、高機能版動作プログラムを用いて特殊機能を実現
し、キーデータが得られなければ標準機能版動作プログ
ラムのみを用いて標準的な機能のみを実現する。
Description
類の動作プログラムを有し、この複数種類の動作プログ
ラムを選択的に使用することによって実現可能な機能を
変更することを可能とした電子ボタン電話装置に関す
る。
のニーズに沿った装置を提供すべく、複数のグレードの
製品を用意する場合が多い。具体的には例えば、電子ボ
タン電話装置としての標準的な機能のみを有した標準機
能版と、この標準機能版が有していない特殊な機能を併
せ持った高機能版とを用意している。
ードウェア構成はある程度定まっており、ハードウェア
要素の制御形態を変化させることによって特殊な機能を
実現する場合が多い。
制御系は例えば図5に示すように構成されている。図5
において、51は電子ボタン電話装置の全体を総括制御
するメインCPU、52はインタフェース用サブCPU
53-1,53-2,53-3…,53-nとの間でデータ伝送を行うセ
ンタサブCPU、54はメインCPU51とセンタサブ
CPU52との間でのデータ伝送のバッファとなる共通
メモリ、55はセンタサブCPU52およびインタフェ
ース用サブCPU53-1〜53-nを互いに接続するデータハ
イウェイである。なおインタフェース用サブCPU53-1
〜53-nには、局線インタフェース回路56、ボタン電話
機インタフェース回路57、単独電話機インタフェース
回路58、オプションインタフェース回路59などの各
種の制御対象回路がそれぞれ接続されており、インタフ
ェース用サブCPU53-1〜53-nはメインCPU51の制
御の下にこれらを制御する。メインCPU51からイン
タフェース用サブCPU53-1〜53-nに対しては局線のダ
イヤル情報やボタン電話機の表示情報などの下りデータ
が、またインタフェース用サブCPU53-1〜53-nからメ
インCPU51に対しては局線の着信情報やボタン電話
機のキー動作情報などの上りデータが、それぞれ共通メ
モリ54、センタサブCPU52およびデータハイウェ
イ55を介して送受される。
版のいずれでも共通であり、メインCPU51による各
部の制御が異なることにより、高機能版においてのみ特
殊な機能を実現するものとなっている。
ラムを収納した標準機能版ROMと高機能版の動作プロ
グラムを収納した高機能版ROMとを用意しておき、こ
の2つのROMのいずれを搭載するかで標準機能版の電
子ボタン電話装置と高機能版のボタン電話装置とを区別
することが行われる。これは、ROMやRAMのアドレ
スを標準機能版と高機能版とで異なった配置にすると、
高機能版のソフトウェアを新たに作成しなくてはなら
ず、ソフトウェア開発が複雑になるので、これを防ぐた
めである。
機能版ROMと高機能版ROMとはデバイス自体が同一
であり、かつ周辺のハードウェアも同一であるために、
フィールドにて、ROMライタなどを用いて高機能版R
OMの内容が標準機能版ROMにコピーされると、標準
機能版の装置であっても高機能版として動作してしま
う。
子ボタン電話装置では、格納しているソフトウェアが異
なる複数種類のROMを選択的に装着することにより利
用可能な機能を異ならせているため、低機能な装置に高
機能な装置のソフトウェアをコピーすることによって、
低機能な装置において特殊機能が不正に使用されてしま
うという不具合があった。
たものであり、その目的とするところは、ソフトウェア
に拘らずに装置の本来のグレードを判定することがで
き、これにより本来使用できない特殊機能が不正に使用
されることを防止することができるボタン電話装置を提
供することにある。
めに第1の発明は、それぞれ異なる複数種類の動作プロ
グラムを記憶した記憶手段と、必要に応じて装着され、
外部からのアクセスに応じて所定のキーデータを出力す
るキーデータ出力手段と、動作プログラム選択手段とを
備え、この動作プログラム選択手段により、前記キーデ
ータ出力手段のアクセスを行って得られるデータに応じ
て前記制御手段に処理させる動作プログラムを前記記憶
手段に記憶された複数種類の動作プログラムのうちから
選択するようにした。
おける所定の標準的な機能を実現するための標準動作プ
ログラムと上記標準的な機能とは異なる所定の特殊機能
を実現するための高機能動作プログラムとを記憶した記
憶手段と、当該ボタン電話装置が前記特殊機能を用いる
ことができる高機能版に設定されている場合にのみ設け
られ、外部からのアクセスに応じて所定のキーデータを
出力するキーデータ出力手段と、動作プログラム選択手
段とを備え、この動作プログラム選択手段により、前記
キーデータ出力手段のアクセスを行うことによって前記
所定のキーデータが得られるか否かに基づいて前記キー
データ出力手段の有無を検出し、前記キーデータ出力手
段が設けられているときにのみ前記高機能動作プログラ
ムの使用を許可するようにした。
明によれば、動作プログラム選択手段により、キーデー
タ出力手段のアクセスを行って得られるデータに応じ
て、制御手段に処理させる動作プログラムが記憶手段に
記憶された複数種類の動作プログラムのうちから選択さ
れる。すなわち、キーデータ出力手段の装着状態および
装着されたキーデータ出力手段の種類に応じて使用する
動作プログラムが変更され、異なる動作をする。
選択手段により、キーデータ出力手段のアクセスを行う
ことによって所定のキーデータが得られるか否かに基づ
いてキーデータ出力手段の有無を検出し、前記キーデー
タ出力手段が設けられているときにのみ高機能動作プロ
グラムの使用が許可される。すなわち、前記キーデータ
出力手段が設けられているときにのみ、標準的な機能と
は異なる所定の特殊機能が実現される。
き説明する。図1は本実施例に係るボタン電話装置の主
制御部の構成を示す図である。図中、1はメインCP
U、2はROM、3はRAM、4はアドレスデコーダ、
5はキーユニット、6,7,8はインバータ、9はアド
レスバス、10はデータバスである。
びアドレスデコーダ4は、それぞれアドレスバス9に接
続されている。またメインCPU1、ROM2、RAM
3およびキーユニット5は、それぞれデータバス10に
接続されている。なおアドレスバス9およびデータバス
10は、抵抗器9aおよび抵抗器10aによってプルア
ップされている。
動作プログラムに従って動作し、ボタン電話装置の各部
(図示せず)を総括制御するものである。このCPU1
は、ROM2、RAM3およびキーユニット5のいずれ
かをアクセスする場合、任意のアドレスをアドレスバス
9へと出力する。またCPU1は、ROM2、RAM3
およびキーユニット5のいずれかからデータを読出す場
合にはリード/ライト信号R/Wを“H”とし、RAM
3にデータを書き込む場合にはリード/ライト信号R/
Wを“L”とする。
信号R/Wは、インバータ6で反転されてリード信号R
Dとされたのちに、ROM2、RAM3およびキーユニ
ット5のそれぞれのアウトプットイネーブル端子/OE
に入力されている。またメインCPU1が出力するリー
ド/ライト信号R/Wは、インバータ7,8を介してラ
イト信号WRとされたのちに、RAM3のライトイネー
ブル端子/WEに入力されている。
設定された所定のアドレス(例えば000000H )が
アドレスバス9を介して与えられたときに、ROM2の
チップイネーブル端子/CEに与えられるチップイネー
ブル信号/CE1 を“L”にする。またRAM3に対し
て設定された所定のアドレス(例えば100000H)
がアドレスバス9を介して与えられたときに、RAM3
のチップイネーブル端子/CEに与えられるチップイネ
ーブル信号/CE2 を“L”にする。さらにキーユニッ
ト5に対して設定された所定のアドレス(例えば200
000H )がアドレスバス9を介して与えられたとき
に、キーユニット5のチップイネーブル端子/CEに与
えられるチップイネーブル信号/CE3 を“L”にす
る。
ラムを格納しており、チップイネーブル端子/CEおよ
びアウトプットイネーブル端子/OEがともに“L”で
あるときに、データバス9を介して与えられるアドレス
に対応する記憶領域に記憶したデータをデータバス10
へと出力する。なおROM2に格納された動作プログラ
ムには、電子ボタン電話装置における標準的な機能(標
準版の装置において使用可能な機能)を実現するための
標準機能版動作プログラムに加えて、特殊機能(高機能
版の装置のみで使用可能な機能)を実現するための高機
能版動作プログラムおよび立上げ時等の所定のタイミン
グにおいてキーユニット5をアクセスし、自装置のグレ
ード(標準機能版/高機能版)を判定する処理を行うた
めのプログラムを含んでいる。
を行うのに必要なデータを予めまたは一時的に記憶す
る。そしてRAM3は、チップイネーブル端子/CEお
よびアウトプットイネーブル端子/OEがともに“L”
であるときに、データバス9を介して与えられるアドレ
スに対応する記憶領域に記憶したデータをデータバス1
0へと出力する。またチップイネーブル端子/CEおよ
びライトイネーブル端子/WEがともに“L”であると
きに、データバス9を介して与えられるアドレスに対応
する記憶領域にデータバス10を介して到来するデータ
を書き込む。
データバス10へと所定のデータ(キーデータ)を出力
するものである。このキーユニット5は、本電子ボタン
電話装置が高機能版である場合に装着され、標準機能版
である場合には装着されない。
す図である。この図に示すようにキーユニット5は、4
つのトライステートバッファ21,22,23,24と
ORゲート25とからなる。
力端がそれぞれ接地されている。また出力端は、トライ
ステートバッファ21がD0、トライステートバッファ
22がD1、トライステートバッファ23がD2、トラ
イステートバッファ24がD3とした4ビットのキーデ
ータとしてデータバス10へと出力される。
号/CE3 およびアウトプットイネーブル信号/OEが
それぞれ入力されるとともに、出力端はトライステート
バッファ21〜24の制御ゲートに接続されており、こ
れらの信号がともに“L”であるときにのみトライステ
ートバッファ21〜24に対して“L”のイネーブル信
号を与える。
は、立上げ時などの所定のタイミングにおいて、リード
/ライト信号R/Wを“H”とする(図3中のステップ
a)とともに、アドレス200000H をアドレスバス
9へと出力する(ステップb)。
レス200000H に対応するチップイネーブル信号/
CE3 を“L”とし、キーユニット5のチップイネーブ
ル端子/CEに“L”が与えられる。またインバータ6
から出力されるリード信号RDが“L”となり、キーユ
ニット5のアウトプットイネーブル端子/OEにも
“L”が与えられる。
子/CEおよびアウトプットイネーブル端子/OEがと
もに“L”となると、ORゲート25の出力が“L”と
なり、トライステートバッファ21〜24がイネーブル
となる。これにより、データバス10はトライステート
バッファ21〜24を介して接地され、データバス10
へとキーデータ“0000”が出力される。
てキーユニット5のアクセスを行ったのち、データバス
10を伝送されるデータの取り込みを行い(ステップ
c)、そのデータが“0000”および“1111”の
いずれであるかを判断する(ステップd)。
ば、このキーユニット5からは上述のようにキーデータ
“0000”が出力されるので、メインCPU1がこの
キーデータ“0000”を取り込むことができる。従っ
てこのときには、メインCPU1はキーユニット5が装
着されていると判断し、特殊機能の実行を許可する(ス
テップe)。このように特殊機能の実行を許可すると、
メインCPU1は以降の処理においては、ROM2に格
納された特殊機能を実現するための動作プログラムを用
いた処理を行うことができる。
場合、データバス10は抵抗器10aによってプルアッ
プされているので、メインCPU1はステップcにおい
てはデータ“1111”を取り込むことになる。従って
このときには、メインCPU1はキーユニット5が装着
されていないと判断し、特殊機能の実行を禁止する(ス
テップf)。このように特殊機能の実行を禁止すると、
メインCPU1は以降の処理においては、ROM2に格
納された特殊機能を実現するための動作プログラムを用
いた処理を一切行わない。
は、グレードが標準機能版および高機能版のいずれであ
るかに拘らずに、標準機能版動作プログラムおよび高機
能版動作プログラムの双方を格納しておく。また標準機
能版の装置にはキーユニット5を装着せず、高機能版の
装置にのみキーユニット5を装着する。そしてメインC
PU1は、キーユニット5のアクセスを行った際にキー
ユニット5が出力する所定のキーデータが得られるか否
かによりキーユニット5が装着されているか否かを判断
し、キーユニット5が装着されている場合にのみ高機能
版動作プログラムを使用する。
成は標準機能版と高機能版とで全く同一でありながら、
標準機能版と高機能版とを適確に区別することができ、
標準機能版に設定された装置において特殊機能が不正に
利用されることを確実に防止することができる。
ソフトウェアも標準機能版と高機能版とで全く同一であ
るので、従来のようにそれぞれの専用のROMを用意す
る必要がない。これにより、ソフトウェアの開発が用意
になる。またソフトウェアの開発費用やROM2のコス
トを低減することができるので、製造コストを低減でき
る。
ではない。例えば、動作プログラムは、標準機能版動作
プログラムは標準機能版装置および高機能版装置の双方
で共通に使用し、高機能版装置では高機能版プログラム
も併用するような形態としたり、あるいは標準機能版動
作プログラムは標準機能版装置のみで、また高機能版動
作プログラムは高機能版装置のみでそれぞれ使用するよ
うな形態とするなど、任意の形態であって良い。
版と高機能版との2種類である場合を例示しているが、
3種類以上のグレードを設定する場合でも本願発明を適
用することが可能である。ただしこの場合には、キーユ
ニットの有無のみではグレードの判別が不可能である。
そこで、それぞれ異なるキーデータを出力するキーユニ
ットを、少なくともm−1種類(mはグレード数)用意
しておき、これらを選択的に装着してやれば、キーデー
タからグレードを判定することができる。このような場
合のキーユニットは、例えば図4に示すような構成によ
り実現できる。
ト5のトライステートバッファ21〜24の入力端を、
抵抗器41,42,43,44を介して接地するととも
に、別の抵抗器45,46,47,48を介してプルア
ップする。この構成により、アクセス時に“1111”
なるキーデータを出力することができ、図2に示すキー
ユニット5とは異なるキーデータを出力することができ
る。さらに、トライステートバッファ21〜24のうち
の一部の入力端を図2に示す如く直接的に接地するとと
もに一部の入力端を図4に示す如く接続することによ
り、“0000”および“1111”以外のキーデータ
を出力することもでき、トライステートバッファ21〜
24の入力端の形態を異ならせたものを複数用意すれ
ば、多種類のキーデータを得ることができる。
キーユニット5を装着しないものとしているが、キーユ
ニットを前述した如く構成してキーデータを複数種類用
意して、どのグレードであってもキーユニットを装着す
るようにしても良い。このほか、本発明の要旨を逸脱し
ない範囲で種々の変形実施が可能である。
の動作プログラムを記憶した記憶手段と、必要に応じて
装着され、外部からのアクセスに応じて所定のキーデー
タを出力するキーデータ出力手段と、動作プログラム選
択手段とを備え、この動作プログラム選択手段により、
前記キーデータ出力手段のアクセスを行って得られるデ
ータに応じて前記制御手段に処理させる動作プログラム
を前記記憶手段に記憶された複数種類の動作プログラム
のうちから選択するようにした。
おける所定の標準的な機能を実現するための標準動作プ
ログラムと上記標準的な機能とは異なる所定の特殊機能
を実現するための高機能動作プログラムとを記憶した記
憶手段と、当該ボタン電話装置が前記特殊機能を用いる
ことができる高機能版に設定されている場合にのみ設け
られ、外部からのアクセスに応じて所定のキーデータを
出力するキーデータ出力手段と、動作プログラム選択手
段とを備え、この動作プログラム選択手段により、前記
キーデータ出力手段のアクセスを行うことによって前記
所定のキーデータが得られるか否かに基づいて前記キー
データ出力手段の有無を検出し、前記キーデータ出力手
段が設けられているときにのみ前記高機能動作プログラ
ムの使用を許可するようにした。
置の本来のグレードを判定することができ、これにより
本来使用できない特殊機能が不正に使用されることを防
止することができるボタン電話装置となる。
御部の構成を示す図。
図。
ニット5をアクセスし、自装置のグレードを判定する処
理の際のメインCPU1の処理手順を示すフローチャー
ト。
Claims (2)
- 【請求項1】 制御手段が動作プログラムに従って各種
の処理を行う電子ボタン電話装置において、 それぞれ異なる複数種類の動作プログラムを記憶した記
憶手段と、 必要に応じて装着され、外部からのアクセスに応じて所
定のキーデータを出力するキーデータ出力手段と、 このキーデータ出力手段のアクセスを行い、これにより
得られるデータに応じて、前記制御手段に処理させる動
作プログラムを前記記憶手段に記憶された複数種類の動
作プログラムのうちから選択する動作プログラム選択手
段とを具備したことを特徴とする電子ボタン電話装置。 - 【請求項2】 制御手段が動作プログラムに従って各種
の処理を行う電子ボタン電話装置において、 電子ボタン電話装置における所定の標準的な機能を実現
するための標準動作プログラムと上記標準的な機能とは
異なる所定の特殊機能を実現するための高機能動作プロ
グラムとを記憶した記憶手段と、 当該ボタン電話装置が前記特殊機能を用いることができ
る高機能版に設定されている場合にのみ設けられ、外部
からのアクセスに応じて所定のキーデータを出力するキ
ーデータ出力手段と、 このキーデータ出力手段のアクセスを行い、これにより
前記所定のキーデータが得られるか否かに基づいて前記
キーデータ出力手段の有無を検出し、前記キーデータ出
力手段が設けられているときにのみ前記高機能動作プロ
グラムの使用を許可する動作プログラム選択手段とを具
備したことを特徴とする電子ボタン電話装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01622794A JP3445347B2 (ja) | 1994-02-10 | 1994-02-10 | 電子ボタン電話装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01622794A JP3445347B2 (ja) | 1994-02-10 | 1994-02-10 | 電子ボタン電話装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07226964A true JPH07226964A (ja) | 1995-08-22 |
JP3445347B2 JP3445347B2 (ja) | 2003-09-08 |
Family
ID=11910666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01622794A Expired - Fee Related JP3445347B2 (ja) | 1994-02-10 | 1994-02-10 | 電子ボタン電話装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3445347B2 (ja) |
-
1994
- 1994-02-10 JP JP01622794A patent/JP3445347B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3445347B2 (ja) | 2003-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01296361A (ja) | メモリカード | |
US5359717A (en) | Microprocessor arranged to access a non-multiplexed interface or a multiplexed peripheral interface | |
US4010449A (en) | Mos computer employing a plurality of separate chips | |
US5606662A (en) | Auto DRAM parity enable/disable mechanism | |
US6925510B2 (en) | Peripheral or memory device having a combined ISA bus and LPC bus | |
US6836833B1 (en) | Apparatus and method for discovering a scratch pad memory configuration | |
KR970071301A (ko) | 데이타 처리 시스템 및 그 방법 | |
KR900005287A (ko) | 데이타 제어 장치 및 그것을 사용하는 시스템 | |
KR970012168A (ko) | 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법 | |
JP3202700B2 (ja) | 信号処理装置 | |
US5708813A (en) | Programmable interrupt signal router | |
JP3445347B2 (ja) | 電子ボタン電話装置 | |
US6119191A (en) | Performing PCI access cycles through PCI bridge hub routing | |
US7360129B2 (en) | Simultaneous switch test mode | |
US5692161A (en) | Method and apparatus for operating a microcomputer in an emulation mode to access an external peripheral | |
JPH08241199A (ja) | データ処理システム | |
JPH06266614A (ja) | メモリ制御方法 | |
US6742073B1 (en) | Bus controller technique to control N buses | |
US6092162A (en) | Register access controller for preventing live-lock from a request for accessing a register | |
US5809264A (en) | Interface with device having unusual access time and method thereof | |
EP0556138A1 (en) | A bus for connecting extension cards to a data processing system and test method | |
JPH05250310A (ja) | データ処理装置 | |
JP3039489B2 (ja) | 半導体装置のテスト方法、及び半導体装置 | |
JP2929631B2 (ja) | プロセッサ間通信装置 | |
JP3373535B2 (ja) | 電子計算機におけるアドレス変換方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090627 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090627 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100627 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100627 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120627 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |