JPH09190388A - データ転送装置、インターフェース装置及びデータ転送方法 - Google Patents

Abstract

(57)【要約】 【課題】 受信側及び送信側双方のＣＰＵの処理能力、
及びデータの転送量を減少させることなく、送信データ
と返信データとの照合を正確に行うことができるインタ
ーフェース装置を提供する。 【解決手段】 ホストコンピュータ１０より送出された
データがプリンタ２０のラッチレジスタ１２３に保持さ
れた後、ホストコンピュータ１０よりインタフェースケ
ーブル３０の１線に設定された信号方向制御線を操作し
て、プリンタ２０に保持されたデータを送信側に返信
し、その返信データと保持された送信データとの一致を
照合器７１によって比較照合する。その時、送信側の出
力用ドライバ６２も同時に操作することにより、受信側
の返送データとの衝突を回避するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばホストコン
ピュータとプリンタ間において、データ転送用の双方向
パラレル・インターフェースなどに使用されるデータ転
送装置、及びこのようなデータ転送装置を備えたインタ
ーフェース装置、及びデータ転送方法に関するものであ
る。

【０００２】

【従来の技術】プリンタとホストコンピュータ間のパラ
レルデータ転送方式の従来技術は、旧方式としては片方
向式のセントロニクス社方式が主流であったが、１９９
４年新方式の双方向方式として、ＩＥＥＥ１２８４規
格、通称双方向セントロニクス規格が制定され、一般に
広く普及しつつある。

【０００３】この種のパラレルデータ転送方式によるイ
ンターフェース装置において、送信データの誤り検出防
止方法は、従来型の片方向セントロニクスには勿論、新
しいＩＥＥＥ１２８４にも存在せず、やむなくデータ照
合を行う場合は、送信データのビット数を１ビット分パ
リティとして使用したパリティビット検出方法等を用い
ている。また、双方向専用としてＳＣＳＩ規格、ＩＥＥ
Ｅ４８８規格等があるが、同じくパリティビット方式
か、または送信側で送信したデータを受信側のＣＰＵに
より返送し、送信側のＣＰＵで照合するエコーバック方
式であった。

【０００４】図４は、ＩＥＥＥ１２８４に基づく従来の
不平衡型双方向インターフェース回路の回路図である。

【０００５】同図において、ホストコンピュータ５１０
とプリンタ５２０は、インターフェース・ケーブル５３
０により接続されている。ここで、ケーブル５３０中の
１線には、ホストコンピュータ５１０より制御される信
号方向制御線が設定され、この方向制御線の設定状態に
よって、ケーブル５３０間に流れるデータの方向が決定
される。

【０００６】ホストコンピュータ５１０に導入されたケ
ーブル５３０は、信号プルアップ抵抗群５５１、直列抵
抗群５５２、及びコンデンサ群５５３を介して受信レシ
ーバ５５４の入力側に接続され、その受信レシーバ５５
４の出力側には、ホストコンピュータ５１０のＣＰＵに
接続されたのデータバス５５５が接続されている。さら
に、データバス５５５は、送信用ドライバ５６２を介し
て前記ケーブル５３０に接続されている。

【０００７】また、ホストコンピュータ５１０からは、
データ同期信号ＳＴＢ用の信号線５８１がプリンタ５２
０側へ導出され、この信号線５８１には、ＳＴＢ信号送
出用ドライバ５８３が介設されている。さらに、プリン
タ５２０側より導入された／ＢＳＹ信号用の信号線５９
１とＡＣＫ信号（データ受信信号）用の信号線５９２が
設けられている。そして、信号線５９１には、レシーバ
５９３が介設され、同様に信号線５９２にはレシーバ５
９５が介設されている。

【０００８】一方、プリンタ５２０では、プリンタ内Ｃ
ＰＵに接続されたデータバス６０１が送信用ドライバ６
１１に接続され、この送信用ドライバ６１１は信号プル
アップ抵抗群６１２を介してケーブル５３０に接続され
ている。さらに、ケーブル５３０は、直列抵抗群６２１
及びコンデンサ群６２２を介してラッチレジスタ６２３
に接続され、このラッチレジスタ６２３の出力側が前記
データバス６０１に接続されている。

【０００９】また、プリンタ５２０内には、ホストコン
ピュータ５１０側からデータ同期信号ＳＴＢ用の信号線
５８１が導入され、そして、信号線５８１には、レシー
バ６３１が介設されている。レシーバ６３１の出力側が
ラッチレジスタ６２３の／Ｌ端子に接続され、ラッチレ
ジスタ６２３の／Ｅ端子はプリンタ５２０のＣＰＵに接
続されている。さらに、ＣＰＵのイネーブル（ｅｎａｂ
ｌｅ）信号が送信ドライバ６１１のＥ端子に供給される
ようになっている。

【００１０】また、プリンタ５２０からは、／ＢＳＹ信
号用の信号線５９１と、ＡＣＫ信号用の信号線５９２と
がホストコンピュータ５１０側へ導出され、この信号線
５９１，５９２には、それぞれ／ＢＳＹ信号送出用ドラ
イバ６５１及びＡＣＫ信号送出用ドライバ６５２が介設
されている。なお、図中の５８５，５９４，５９６，６
３２，６５３，６５４はプルアップ抵抗である。

【００１１】次に動作を説明する。

【００１２】ホストコンピュータ５１０の図示しないＣ
ＰＵは、該ＣＰＵの入・出力データバス５５５に送信す
べきデータ［ｄ０］〜［ｄ７］をセットし、ドライバ５
６２の制御信号［／ｅｎａｂｌｅ］すなわち［／Ｅ］を
有効にし、送信用同期信号ＳＴＢを送出する。ホストコ
ンピュータ５１０のドライバ５６２を介し送出されたデ
ータ［ｄ０］〜［ｄ７］は、プリンタ５２０のレシーバ
用ラッチ・レジスタ６２３に保持される。

【００１３】プリンタ５２０に搭載されている図示しな
いＣＰＵは、同期信号ＳＴＢの到達によるＣＰＵへの割
り込み信号、またはＣＰＵのセンスによりデータの受信
を知る。プリンタ５２０のＣＰＵは、ラッチレジスタ６
２３からデータバス６０１を介してデータの取り込み、
その終了後、ホストコンピュータ５１０に対して、デー
タ受領応答信号であるＡＣＫ信号を返信する。

【００１４】ホストコンピュータと５１０の図示しない
ＣＰＵは、ＡＣＫ信号の確認により次の転送データの送
出に係り、以降上述の動作を繰り返す。

【００１５】この従来例における送信データの確認を例
えばエコーバック方式によって行った場合は、ホストコ
ンピュータ５１０のＣＰＵによって、送信データ返信の
コマンド命令の送出をプリンタ５２０に対して行い、信
号方向制御線をホストコンピュータ＝受信側にセットし
てプリンタ５２０側からの返送データを待ち、返信デー
タと、送信時一時格納していた送信データとを照合す
る。もし、異常即ちデータの照合で不一致の場合には、
データ再転送等の処理に入る。

【００１６】

【発明が解決しようとする課題】しかしながら、上記従
来例のインターフェース装置におけるデータ照合方式に
は、次のような問題があった。

【００１７】（１）受信したデータを返信して送信側で
照合するエコーバック方式については、上述のパラレル
双方向通信に限らず、シリアル双方向通信においても一
般的であるが、１バイトまたは１ブロック受信の都度、
受信側のＣＰＵにて受信データを返送しなければならな
く、そのためのデータ一時格納用エリアの確保とＣＰＵ
負荷の増大が問題となる。また、送信側でも同じく返信
データとの照合にために返送データを格納する領域を確
保する必要があり、特にブロック単位が大きい場合にそ
の領域確保が問題となり、さらに前述同様に照合のため
にＣＰＵの負荷増大の問題がある。このように従来のエ
コーバック方式では、受信側と送信側双方のＣＰＵの処
理能力を減少させる問題があった。

【００１８】（２）パリティ・ビット・チェック方式で
は、送信データのビット数にパリティビットを偶数また
は奇数にすべく付加するため、誤データビット数が２ｎ
ビット個発生した場合には、受信データビット数が奇数
であるか偶数であるかの判別を行うパリティビット方式
では検出不可能であると共に、該パリティビットに１ビ
ット占有されるため、データ転送量が１ビット減るとい
う問題があった。

【００１９】本発明は上記従来の問題点に鑑み、送信側
のＣＰＵ処理能力を減少させることなく、送信データと
返信データとの照合を正確に行うことができるデータ転
送装置、及び受信側のＣＰＵ処理能力を減少させること
なくデータの返送を行うことができるデータ転送装置を
提供することを目的とする。また、受信側及び送信側双
方のＣＰＵの処理能力、及びデータの転送量を減少させ
ることなく、送信データと返信データとの照合を正確に
行うことができるインターフェース装置、及びデータ転
送方法を提供することを目的とする。

【００２０】

【課題を解決するための手段】上記目的を達成するため
に第１の発明であるデータ転送装置は、ケーブルを介し
てデータを受信側へ送信する送信手段と、前記受信側よ
り前記ケーブルを介して返送されてきたデータと前記送
信手段により送信したデータとの一致、不一致を比較照
合するデータ照合手段と、前記受信側からの前記データ
の返送を制御する返送制御手段と、前記データ照合手段
の比較照合結果が不一致であるときには所定の補正処理
を実行する補正実行手段とを備えたものである。

【００２１】第２の発明であるデータ転送装置は、送信
側からケーブルを介して送られてきたデータを一時格納
するラッチレジスタと、前記ラッチレジスタ中のデータ
を正誤チェック用として前記ケーブルを介して前記送信
側へ返送出力する出力手段と、前記送信側より制御され
て前記出力手段を活性化する返送ゲートと、前記出力手
段の活性化時に、前記ラッチレジスタ中のデータを取り
込む受信手段とを備えたものである。

【００２２】第３の発明であるインターフェース装置
は、データを送信する送信側と該送信側より送信された
データを受信する受信側との間に接続され、データ転送
を行うインターフェース装置において、前記送信側は、
データを前記受信側へ送信する送信手段と、前記受信側
より返送されてきたデータと前記送信手段により送信し
たデータとの一致、不一致を比較照合するデータ照合手
段と、前記受信側からのデータの返送を制御する返送制
御手段と、前記データ照合手段の比較結果が不一致であ
るときには所定の補正処理を実行する補正実行手段とを
備えると共に、前記受信側は、前記送信側の前記送信手
段による送信データを一時格納するラッチレジスタと、
前記ラッチレジスタ中の送信データを前記送信側へ返送
出力する出力手段と、前記送信側の前記返送制御手段よ
り制御されて前記出力手段を活性化する返送ゲートと、
前記出力手段の活性化時に、前記ラッチレジスタ中のデ
ータを取り込む受信手段とを備えたものである。

【００２３】第４の発明であるデータ転送方法は、送信
データを一時格納するラッチレジスタと、該ラッチレジ
スタ中の送信データを送信元へ返送出力する出力手段
と、返送制御信号により前記出力手段を活性化する返送
ゲートと、前記出力手段の活性化時に、前記ラッチレジ
スタ中のデータを取り込む受信手段とを備えた受信側に
対し、前記送信データを送信した後、前記返送制御信号
を前記返送ゲートへ送出し、前記受信側の前記出力手段
により返送されてきたデータと送信したデータとの一
致、不一致を比較照合し、その比較照合結果が不一致で
あるときには所定の補正処理を実行するようにしたもの
である。

【００２４】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。

【００２５】図１は、本発明の第１実施形態に係るイン
ターフェース装置の構成を示す回路図であり、本実施形
態のインターフェース装置はＩＥＥＥ１２８４に基づく
不平衡型の双方向インターフェース回路を示し、具体的
には、例えばホストコンピュータとレーザビームプリン
タの送受信部の主要部の回路を示すものである。図２
は、図１のインターフェース装置を具備したプリンタ及
びコンピュータのブロック図である。なお、本実施形態
に適用するプリンタは、レーザビームプリンタに限られ
るものではなく、他のプリンタ方式のプリンタであって
もよいことはいうまでもない。

【００２６】まず、図２において、ホストコンピュータ
１０とプリンタ２０は、インターフェース・ケーブル３
０により相互接続されている。ホストコンピュータ１０
は、コンピュータ本体１１と、ＣＲＴ等の表示部１２と
で構成され、コンピュータ本体１１には、本発明のイン
ターフェース装置を含む送受信部１１−１と、装置全体
の動作を制御するＣＰＵ１１−２と、制御プログラムを
格納すると共にワークエリア等として利用されるメモリ
１１−３と、操作部等のその他の機能部１１−４と、こ
れらに電源を供給する電源部１１−５とを備えている。

【００２７】また、プリンタ２０は、プリント動作を制
御する制御回路部２１と、プリントの実行を行うエンジ
ンユニット２２と、これらに電源を供給する電源部２３
とから構成されている。制御回路部２１は、本発明のイ
ンターフェース装置を含む送受信部２１−１と、制御プ
ログラムを格納すると共にワークエリア等として利用さ
れるメモリ２１−２と、装置全体の動作を制御するＣＰ
Ｕ２１−３と、その他の機能部２１−４とで構成されて
いる。

【００２８】そして、ホストコンピュータ１０及びプリ
ンタ２０の各々の送受信部１１−１，２１−１が、前記
インターフェース・ケーブル３０を介して相互に接続さ
れ、データは、ホストコンピュータ１０とプリンタ２０
間で、ケーブル３０を介して両方向に流れるようになっ
ている。ここで、ケーブル３０中の１線には、ホストコ
ンピュータ１０より制御される信号方向制御線が設定さ
れ、この信号方向制御線の設定状態によって、ケーブル
３０間に流れるデータの方向が決定される。

【００２９】図１において、プリンタ２０よりホストコ
ンピュータ１０に導入されたケーブル３０は、信号プル
アップ抵抗群５１、受信部のノイズ除去回路を構成する
直列抵抗群５２、及びコンデンサ群５３を介して受信素
子部５４の入力側に接続され、その受信素子部５４の出
力側には、ＣＰＵ１１−２に接続されたデータバス５５
が接続されている。さらに、データバス５５は、送信用
データの保持用のラッチレジスタ６１に接続され、この
ラッチレジスタ６１の出力側が送信用ドライバ６２を介
して前記ケーブル３０に接続されている。

【００３０】そして、前記受信素子部５４の出力データ
（返送データ）と前記ラッチレジスタ６１の出力データ
（送信データ）とをそれぞれ入力端子ｘ，ｙに入力して
比較する照合器７１が設けられ、これらのデータが一致
すると、照合器７１より割り込み信号／ＩＲＱがＣＰＵ
１１−２へ送出されるようになっている。

【００３１】また、ホストコンピュータ１０からは、デ
ータ同期信号ＳＴＢ用の信号線８１と、送信・受信の制
御を行う制御信号用の送信制御線８２とがプリンタ２０
側へ導出され、この信号線８１と送信制御線８２には、
それぞれＳＴＢ信号送出用ドライバ８３及び制御信号送
出用ドライバ８４が介設され、さらに、それらドライバ
８３，８４の出力側にはそれぞれプルアップ抵抗８５，
８６が接続されている。なお、受信素子部５４、送信用
ドライバ６２、及び照合器７１の各々の出力制御端子
Ｅ，Ｅ，／Ｅは、前記送信制御線８２に接続されてい
る。

【００３２】さらに、プリンタ２０側より導入された／
ＢＳＹ信号用の信号線９１とＡＣＫ信号（データ受信信
号）用の信号線９２が設けられている。そして、信号線
９１には、プリンタ２０のＢＳＹ状態を受信するレシー
バ９３が介設され、その入力側には、ＢＳＹ信号のプル
アップ抵抗９４が接続されている。同様に、信号線９２
には、ＡＣＫ信号を受信するレシーバ９５が介設され、
その入力側には、ＡＣＫ信号のプルアップ抵抗９６が接
続されている。

【００３３】一方、プリンタ２０では、プリンタ内ＣＰ
Ｕ２１−３に接続されたデータバス１０１が送信用ドラ
イバ１１１に接続され、この送信用ドライバ１１１は信
号プルアップ抵抗群１１２を介してケーブル３０に接続
されている。さらに、ケーブル３０は、受信用ノイズ除
去回路を構成する直列抵抗群１２１及びコンデンサ群１
２２を介してデータ受信用ラッチレジスタ１２３に接続
され、このラッチレジスタ１２３の出力側が前記データ
バス１０１に接続されている。

【００３４】また、プリンタ２０内には、ホストコンピ
ュータ１０側からデータ同期信号ＳＴＢ用の信号線８１
と送信制御線８２とが導入され、そして、信号線８１に
は、ＳＴＢ信号用レシーバ１３１が介設され、その入力
側には、ＳＴＢ信号のプルアップ抵抗１３２が接続され
ている。同様に、信号線８２には、制御信号用のレシー
バ１３３が介設され、その入力側には、制御信号のプル
アップ抵抗１３４が接続されている。

【００３５】そして、レシーバ１３１の出力側がラッチ
レジスタ１２３の／Ｌ端子に接続され、レシーバ１３３
の出力側が該ラッチレジスタ１２３の／Ｅ端子に接続さ
れると共に、ゲート回路１４１の一方入力端に接続され
ている。さらに、このゲート回路１４１の他方入力端に
はイネーブル（ｅｎａｂｌｅ）信号が入力され、該ゲー
ト回路１４１の出力側は送信ドライバ１１１のＥ端子に
接続されている。

【００３６】また、プリンタ２０からは、／ＢＳＹ信号
用の信号線９１と、ＡＣＫ信号用の信号線９２とがホス
トコンピュータ１０側へ導出され、この信号線９１，９
２には、それぞれ／ＢＳＹ信号送出用ドライバ１５１及
びＡＣＫ信号送出用ドライバ１５２が介設され、さら
に、それらドライバ１５１，１５２の出力側にはそれぞ
れプルアップ抵抗１５３，１５４が接続されている。

【００３７】次に、本実施形態の動作を説明する。

【００３８】ホストコンピュータ１０においては、ＣＰ
Ｕ１１−２により送信用データ［ｄ］〜［ｄ７］を送信
用ラッチレジスタ６１に格納した後、データの同期信号
ＳＴＢを制御することにより、ドライバ６２及びケーブ
ル３０を介してデータ［ｄ］〜［ｄ７］をプリンタ２０
の受信部のラッチレジスタ１２３に保持させる。

【００３９】そして、ホストコンピュータ１０は、デー
タの同期信号ＳＴＢをドライバ８３を介して送出し、プ
リンタ２０よりデータ受信信号ＡＣＫを受信した後、Ｃ
ＰＵ１１−２により送信制御線８２を操作し、ドライバ
８４を介して送出し、プリンタ２０のゲート１４１を有
効にし、受信側の送信ドライバ１１１の出力制御端子
［Ｅ］を有効にする。

【００４０】ラッチレジスタ１２３に保持された受信デ
ータは、データバス６０１を介して、プリンタ２０のＣ
ＰＵ２１−３に読み取られる。その際に、同じくプリン
タ２０の送信ドライバ１１１の入力端子にデータバス１
０１から分岐されたデータが入力され、ドライバ１１１
及びケーブル３０を介してホストコンピュータ１０へ返
送出力することになる。

【００４１】このとき、ホストコンピュータ１０の送信
制御線８２は、ホストコンピュータ１０の送信用ドライ
バ６２の出力制御ゲート［／Ｅ］を無効状態にして出力
を禁止しているため、即ち受信モード状態にあり、ケー
ブル３０を含む線路上においてプリンタ２０のドライバ
１１１とコンピュータ１０のドライバ６２との双方出力
状態によるデータの衝突はない。

【００４２】送信側のホストコンピュータ１０において
は、ＣＰＵ１１−２による送信制御線８２の“Ｌｏｗ”
レベルから“Ｈｉｇｈ”レベルの遷移で、送信用ラッチ
レジスタ６１に保持された送信データと、受信素子部５
４を介してプリンタ２０より返送されたデータとの照合
を各々照合器７１の入力端子［ｘ］，［ｙ］に入力した
状態で、照合器７１を有効にする。この入力端子［ｘ］
と［ｙ］のデータが一致すると、該照合器７１より割り
込み信号［／ＩＲＱ］を発生させ、ＣＰＵ１１−２に対
して次データの要求割り込みを掛け、信号方向制御線を
元のホストコンピュータ１０からプリンタ２０への送信
状態に遷移制御することにより、次のデータの送信を行
い、以降上述の照合を繰り返す。

【００４３】ＣＰＵ１１−２は、照合モード、即ち送信
制御線８２を“Ｈ”レベル状態にして有効にした返信デ
ータ待ちの状態で図示しないタイマをセットする。該タ
イマは、前記割り込み信号ＩＲＱによる割り込み発生に
よりリセットされるが、返信データ待ちの状態になって
一定時間経過しても、ＣＰＵ１１−２に対して割り込み
［／ＩＲＱ］が発生しない場合、ＣＰＵ１１−２はタイ
マによる割り込みの発生によりデータの誤受信を認識す
る。誤受信に対しては前送信データの無効を意味するキ
ャンセル・コマンドを送信して、プリンタ２０に受信済
みデータの無効を認知させ、次に前データを再送信する
ことによりデータの回復が可能となる。

【００４４】また、この場合、送信したキャンセル・コ
マンドも照合を行うため、キャンセル・コマンドがｎ回
連続して誤受信された場合、ホストコンピュータ１０の
ＣＰＵ１１−２はプリンタ２０の異常またはインターフ
ェース・ケーブル３０の不良を認識して送信を中止し、
表示等で操作者に警告することが可能となる。

【００４５】このように、本実施形態では、ホストコン
ピュータ１０より送出されたデータがプリンタ２０のラ
ッチレジスタ１２３に保持された後、ホストコンピュー
タ１０よりインタフェースケーブル３０の１線に設定さ
れた信号方向制御線を操作して、プリンタ２０に保持さ
れたデータを送信側に返信し、その返信データと保持さ
れた送信データとの一致を照合器７１によって比較照合
したので、受信側及び送信側共にＣＰＵの負荷の増大を
せずに送信データの照合を容易に行うことができ、しか
も送信速度の向上を図ることができる。

【００４６】図３は、本発明の第２実施形態に係るイン
ターフェース装置の構成を示す回路図であり、図１と共
通の要素には同一の符号が付されている。

【００４７】本実施形態は、図１に示す構成において、
送信用ラッチレジスタ６１及び照合器７１を省略したも
のである。

【００４８】本実施形態の動作を説明する。

【００４９】ホストコンピュータ１０は、送信するデー
タをＣＰＵ１１−２のデータバス５５上に乗せ、送信制
御線８２の送・受信方向を送信方向＝“Ｌｏｗ”に制御
し、同期信号ＳＴＢを出力することでデータの送出を行
う。この時、送出したデータ［ｄ０］〜［ｄ７］をメモ
リ１１−３のＲＡＭ上に一時格納する。プリンタ２０
は、ホストコンピュータ１０から送出されたＳＴＢの割
り込み信号により、ラッチレジスタ１２３にデータを保
持し、該レジスタ１２３の出力からデータバス１０１上
に受信されたデータを取り込む。

【００５０】プリンタ２０は、データ取り込みの後、デ
ータ受信信号ＡＣＫの返信を行い、ホストコンピュータ
１０は、ＡＣＫ信号受信確認後、送信制御線８２を“Ｈ
ｉｇｈ”に操作して受信モードにする。ホストコンピュ
ータ１０のデータバス５５上には、プリンタ２０のラッ
チレジスタ１２３、同じくプリンタ２０のドライバ１１
１及びケーブル３０をホストコンピュータ１０の受信素
子部５４を介して、データバス５５上に乗せられた返信
データをＣＰＵ１１−２により読取り、前述の一時格納
されていた送信データとの比較照合を行う。

【００５１】その比較照合の結果、一致していれば、誤
りがないことになり、次のデータを送信するために送信
制御線８２を送信モードに再度設定し、データを送信す
る。以降、上述の動作を繰り返す。

【００５２】また、送信データと一致しない場合は、上
述の第１実施形態と同様に、キャンセル・コマンドを送
信し、データの無効を知らせる。キャンセル・コマンド
自身が認知されない場合は、上述の第１実施形態と同様
に、使用者にメッセージを出す。

【００５３】本実施形態では、上述の第１実施形態と比
較して、送信側のＣＰＵにて照合作業の必要性を生ずる
が、送信データの格納用ラッチレジスタや照合器を別に
設けなくて済む利点がある。また、上述の第１実施形態
と同様に、受信側ＣＰＵの負荷増大は無い。

【００５４】

【発明の効果】以上詳述したように、本発明によれば、
受信側及び送信側のＣＰＵ負荷を増大せずに送信データ
の照合を容易に行うことが可能となり、しかも送信速度
の向上を図ることができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係るインターフェース
装置の構成を示す回路図である。

【図２】図１のインターフェース装置を具備したプリン
タ及びコンピュータのブロック図である。

【図３】本発明の第２実施形態に係るインターフェース
装置の構成を示す回路図である。

【図４】従来の不平衡型双方向インターフェース回路の
回路図である。

【符号の説明】

１０ ホストコンピュータ １１−２ ホストコンピュータ１０のＣＰＵ ２０ プリンタ ２１−３ プリンタ内ＣＰＵ ３０ インターフェース・ケーブル ５４ 受信素子部 ６１ ラッチレジスタ ７１ 照合器 ８２ 送信制御線 １１１ 送信ドライバ １２３ ラッチレジスタ １４１ ゲート回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ケーブルを介してデータを受信側へ送信
   する送信手段と、 前記受信側より前記ケーブルを介して返送されてきたデ
   ータと前記送信手段により送信したデータとの一致、不
   一致を比較照合するデータ照合手段と、 前記受信側からの前記データの返送を制御する返送制御
   手段と、 前記データ照合手段の比較照合結果が不一致であるとき
   には所定の補正処理を実行する補正実行手段とを備えた
   ことを特徴とするデータ転送装置。
2. 【請求項２】 送信側からケーブルを介して送られてき
   たデータを一時格納するラッチレジスタと、 前記ラッチレジスタ中のデータを正誤チェック用として
   前記ケーブルを介して前記送信側へ返送出力する出力手
   段と、 前記送信側より制御されて前記出力手段を活性化する返
   送ゲートと、 前記出力手段の活性化時に、前記ラッチレジスタ中のデ
   ータを取り込む受信手段とを備えたことを特徴とするデ
   ータ転送装置。
3. 【請求項３】 データを送信する送信側と該送信側より
   送信されたデータを受信する受信側との間に接続され、
   データ転送を行うインターフェース装置において、 前記送信側は、 データを前記受信側へ送信する送信手段と、 前記受信側より返送されてきたデータと前記送信手段に
   より送信したデータとの一致、不一致を比較照合するデ
   ータ照合手段と、 前記受信側からのデータの返送を制御する返送制御手段
   と、 前記データ照合手段の比較結果が不一致であるときには
   所定の補正処理を実行する補正実行手段とを備えると共
   に、 前記受信側は、 前記送信側の前記送信手段による送信データを一時格納
   するラッチレジスタと、 前記ラッチレジスタ中の送信データを前記送信側へ返送
   出力する出力手段と、 前記送信側の前記返送制御手段より制御されて前記出力
   手段を活性化する返送ゲートと、 前記出力手段の活性化時に、前記ラッチレジスタ中のデ
   ータを取り込む受信手段とを備えたことを特徴とするイ
   ンターフェース装置。
4. 【請求項４】 送信データを一時格納するラッチレジス
   タと、該ラッチレジスタ中の送信データを送信元へ返送
   出力する出力手段と、返送制御信号により前記出力手段
   を活性化する返送ゲートと、前記出力手段の活性化時
   に、前記ラッチレジスタ中のデータを取り込む受信手段
   とを備えた受信側に対し、前記送信データを送信した
   後、前記返送制御信号を前記返送ゲートへ送出し、 前記受信側の前記出力手段により返送されてきたデータ
   と送信したデータとの一致、不一致を比較照合し、 その比較照合結果が不一致であるときには所定の補正処
   理を実行することを特徴とするデータ転送方法。