CN114884768B - 一种总线空闲状态的检测装置、系统及检测方法 - Google Patents
一种总线空闲状态的检测装置、系统及检测方法 Download PDFInfo
- Publication number
- CN114884768B CN114884768B CN202210635521.9A CN202210635521A CN114884768B CN 114884768 B CN114884768 B CN 114884768B CN 202210635521 A CN202210635521 A CN 202210635521A CN 114884768 B CN114884768 B CN 114884768B
- Authority
- CN
- China
- Prior art keywords
- bus
- serial port
- idle state
- transceiver
- byte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/4013—Management of data rate on the bus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本申请实施例提供了一种总线空闲状态的检测装置、系统及检测方法,用于提升对总线空闲时段检测的准确性。本申请实施例中总线空闲状态的检测装置包括:电平信号转换器和总线数据收发器;电平信号转换器,用于将总线的电平转换为适应总线数据收发器的电平,同时将总线数据收发器的电平转换为适应总线的电平;总线数据收发器,用于通过电平信号转换器接收总线发送的串口字节,并在接收到总线发送的串口字节后,若检测到存在预设字节的空闲字段,则确定总线处于空闲状态的起始时刻;总线数据收发器,还用于在总线处于空闲状态的起始时刻之后,若再接收到由总线发送的串口字节,则确定串口字节的第一个比特位所对应的时刻为总线空闲状态的结束时刻。
Description
技术领域
本申请涉及车辆通信技术领域,尤其设计一种总线空闲状态的检测装置、系统及检测方法。
背景技术
在车辆通信技术领域,若通信总线上连接着多个通信设备,为了解决多个通信设备同时竞争总线控制权的问题,一般会采用总线仲裁部件,以某种方式选择一个通信设备优先获得总线控制权,只有获得了总线控制权的设备,才能在总线上传送数据。
目前对于J1708总线的网络接入,需要访问总线的通信设备必须执行仲裁的过程。
其中,进行仲裁的步骤如下:
1.等待汽车总线网络变成空闲状态。
2.在空闲期间开始后,等待所需的优先级延迟。
3.确保总线仍然闲置着。如果总线没有空闲,请返回到步骤1。
4.在总线上发送设备的MID。
5.接收传输的MID,并确定发送的MID与接收到的MID是否一致。
6.如果发送与接收一致,发送数据包。
7.如果不一致,则仲裁失败,继续执行步骤8。
8.如果这是此数据包的第一次冲突(数据包发送第一次仲裁失败),请转到步骤1,否则执行步骤9。
9.等待一个伪随机的比特次数(在0-7Bit之间)。
10.进入步骤3。
而在上述仲裁的步骤5中,因为执行仲裁的通信设备只有在发送的MID与接收到的MID一致时,才能发送数据包,也即获取总线的控制权,而该通信设备只有在接收到自己发送的完整MID时(也即只有在接收到完整的串口字节后),仍认为总线处于空闲时段,但实际上该通信设备在接收到完整MID的第一个bit时,总线已经处于非空闲时段。
这样,则会导致检测到的总线空闲时段大于实际总线空闲时段,而一般串口字节是以字节byte为最小单位,故检测到的总线空闲时段比实际总线空闲时段长10BIT(一个字节)的时长。其中,图1给出了现有技术中检测到的总线空闲时段与总线实际空闲时段的对比示意图。
发明内容
本申请实施例提供了一种总线空闲状态的检测装置、系统及检测方法,用于提升对总线空闲时段检测的准确性。
本申请实施例第一方面提供了一种总线空闲状态的检测装置,包括:
电平信号转换器和总线数据收发器,其中,所述电平信号转换器一端与总线电连接,另一端与所述总线数据收发器电连接;
所述电平信号转换器,用于将所述总线的电平转换为适应于所述总线数据收发器的电平,同时将所述总线数据收发器的电平转换为适应于所述总线的电平;
所总线数据收发器,用于通过所述电平信号转换器接收总线发送的串口字节,并在接收到所述总线发送的串口字节后,若检测到存在预设字节的空闲字段,则确定所述总线处于空闲状态的起始时刻;
所述总线数据收发器,还用于在所述总线处于空闲状态的起始时刻之后,若再接收到由所述总线发送的串口字节,则确定所述串口字节的第一个比特位所对应的时刻为所述总线空闲状态的结束时刻。
可选的,所述总线为SAE J1708总线,所述电平信号转换器为RS485收发器,所述总线数据收发器为MCU单片机。
可选的,所述MCU单片机至少包括第一串口和第一GPIO口,其中,所述第一串口包括第一引脚和第二引脚,所述第一引脚与所述RS485收发器连接,用于通过所述RS485收发器接收由所述总线发送的串口字节,所述第二引脚与所述RS485收发器连接,用于通过所述RS485收发器向所述总线发送串口字节;
所述第一GPIO口与所述第一引脚串联连接,用于通过所述RS485收发器接收由所述总线发送的串口字节。
本申请实施例第二方面提供了一种总线空闲状态的检测系统,包括:
至少一个通信节点、总线和本申请实施例第一方面提供的总线空闲状态的检测装置;其中,
所述至少一个通信节点与所述总线通信连接,所述总线与电平信号转换器的一端电连接,所述电平信号转换器的另一端与总线数据收发器电连接;
所述总线用于接收所述至少一个通信节点发送的串口字节;
所述电平信号转换器,用于将所述总线的电平转换为适应于所述总线数据收发器的电平,同时将所述总线数据收发器的电平转换为适应于所述总线的电平;
所述总线数据收发器用于通过所述电平信号转换器接收所述总线发送的串口字节,并在接收到所述总线发送的串口字节后,若检测到存在预设字节的空闲字段,则确定所述总线处于空闲状态的起始时刻;
所述总线数据收发器,还用于在所述总线处于空闲状态的起始时刻之后,若再接收到由所述总线发送的串口字节,则确定所述串口字节的第一个比特位所对应的时刻为所述总线空闲状态的结束时刻。
本申请实施例第三方面提供了一种总线空闲状态的检测方法,应用于总线空闲状态的检测系统,所述检测系统包括至少一个通信节点、总线、电平信号转换器和总线数据收发器,其中,所述至少一个通信节点与所述总线通信连接,所述总线与所述电平信号转换器的一端电连接,所述电平信号转换器的另一端与所述总线数据收发器电连接;
所述总线用于接收所述至少一个通信节点发送的串口字节,所述总线数据收发器用于通过所述电平信号转换器器接收所述总线发送的串口字节;
所述方法包括:
开启所述总线数据收发器的数据收发串口;
若所述数据收发串口在接收到由所述总线发送的串口字节后,检测到存在预设字节的空闲字段,则确定所述总线处于空闲状态的起始时刻;
若所述数据收发串口在所述空闲起始时刻之后,再次接收到由所述总线发送的串口字节,则确定所述串口字节的第一个比特位所对应的时刻为所述总线空闲状态的结束时刻。
可选的,所述总线为SAE J1708总线,所述电平信号转换器为RS485收发器,所述总线数据收发器为MCU单片机,所述MCU单片机至少包括第一串口和第一GPIO口,其中,所述第一串口包括第一引脚和第二引脚,所述第一引脚与所述RS485收发器连接,用于通过所述RS485收发器接收由所述总线发送的串口字节,所述第二引脚与所述RS485收发器连接,用于通过所述RS485收发器向所述总线发送的串口字节,所述第一GPIO口与所述第一引脚串联连接。
可选的,所述开启所述总线数据收发器的数据收发串口,包括:
开启所述MCU单片机的第一串口和第一GPIO口;
若所述数据收发串口在接收到由所述总线发送的串口字节后,检测到存在预设字节的空闲字段,则确定所述总线处于空闲状态的起始时刻,包括:
若所述MCU单片机的第一串口在接收到由所述总线发的串口字节后,检测到存在预设字节的空闲字段,则确定所述总线处于空闲状态的起始时刻;
若所述数据收发串口在所述空闲状态起始时刻之后,接收到由所述总线发送的串口字节,则确定所述串口字节的第一个比特位所对应的时刻为所述总线空闲状态的结束时刻,包括:
若所述MCU单片机的第一GPIO口在所述空闲状态起始时刻之后,接收到由所述总线发送的串口字节,则确定所述串口字节的第一个比特位所对应的时刻为所述总线空闲状态的结束时刻。
可选的,在确定所述总线处于空闲状态的起始时刻之后,所述方法还包括:
标记所述总线处于空闲状态;
在确定所述总线处于空闲状态的结束时刻之后,所述方法还包括:
标记所述总线处于忙碌状态。
本申请实施例第四方面提供了一种计算机装置,包括处理器和存储器,所述处理器在执行存储于存储器上的计算机程序时,用于实现本申请实施例第三方面提供的总线空闲状态的检测方法。
本申请实施例第五方面提供了一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时,用于实现本申请实施例第三方面提供的总线空闲状态的检测方法。
从以上技术方案可以看出,本申请实施例具有以下优点:
本申请实施例中,通过总线空闲状态检测装置中的总线数据收发器,在总线处于空闲状态的起始时刻之后,若再次接收到串口字节,则将接收到串口字节第一个比特位所对应的时刻设置为总线空闲状态的结束时刻,从而使得测量到的总线空闲时段等于总线实际空闲时段,也即提升了总线空闲时段测量的准确性。
附图说明
图1为现有技术中检测到的总线空闲时段与总线实际空闲时段的对比示意图;
图2为本申请实施例中总线空闲状态的检测装置的一个实施例示意图;
图3为本申请实施例中总线空闲状态的检测装置的另一个实施例示意图;
图4为本申请实施例中总线空闲状态的检测系统的一个实施例示意图;
图5为本申请实施例中总线空闲状态的检测方法的一个实施例示意图;
图6为本申请实施例中总线空闲状态的检测方法的零一个实施例示意图。
具体实施方式
本申请实施例提供了一种总线空闲状态的检测装置、系统及检测方法,用于提升对总线空闲时段检测的准确性。
基于现有技术中所描述的检测到的总线空闲时段大于实际总线空闲时段的问题,本申请实施例提出了一种总线空闲状态的检测装置、系统及检测方法,用于提升对总线空闲时段检测的准确性。
为方便理解,下面对本申请实施例中总线空闲状态的检测装置进行描述,请参阅图2,本申请实施例中总线空闲状态的检测装置包括电平信号转换器201和总线数据收发器202,其中,电平信号转换器201一端与总线电连接,另一端与所述总线数据收发器202电连接;
其中,电平信号转换器201用于将总线的电平转换为适应于所述总线数据收发器202的电平,同时将所述总线数据收发器202的电平转换为适应于所述总线的电平。
具体的,一般的总线电平在2-6V左右,而总线数据收发器的电平在3.3V左右,故为了实现两端电平的相适应,则需要电平信号转换器将总线电平和总线数据收发器的电平进行相互转换。
总线数据收发器202,用于通过所述电平信号转换器接收总线发送的串口字节,并在接收到所述总线发送的串口字节后,若检测到存在预设字节的空闲字段,则确定所述总线处于空闲状态的起始时刻;
所述总线数据收发器,还用于在所述总线处于空闲状态的起始时刻之后,若再接收到由所述总线发送的串口字节,则确定所述串口字节的第一个比特位所对应的时刻为所述总线空闲状态的结束时刻。
具体的,本申请实施例根据总线的通信规律,若在总线发送完某个串口字节后,存在预设字节的空闲字段(如1个字节,10个bit)的空闲字段,则认定总线处于空闲状态的起始时刻,而若在总线空闲状态的起始时刻之后,若总线再次开始发送串口字节,也即总线数据收发器在接收到该串口字节的第一个比特位时,则确定总线处于空闲状态的结束时刻,使得测量到的总线空闲时段等于总线实际空闲时段。
本申请实施例中,通过总线空闲状态检测装置中的总线数据收发器,在总线处于空闲状态的起始时刻之后,若再次接收到串口字节,则将接收到串口字节第一个比特位所对应的时刻设置为总线空闲状态的结束时刻,从而使得测量到的总线空闲时段等于总线实际空闲时段,也即提升了总线空闲时段测量的准确性。
基于图2所述的实施例,下面以总线为J1708总线,电平信号转换器为RS485收发器、总线数据收发器为MCU单片机为例,对检测J1708总线空闲状态的装置进行详细描述,请参阅图3:
本申请实施例中,RS485收发器的一端与J1708总线电连接,RS485收发器的另一端与MCU单片机通信连接。
具体的,本申请实施例中的MCU单片机至少包括第一串口和第一GPIO口(RX-GPIO),所述第一串口包括第一引脚(UART RX)和第二引脚(UART TX),所述第一引脚(UARTRX)与所述RS485收发器连接,用于通过所述RS485收发器接收由所述总线发送的串口字节,所述第二引脚(UART TX)与所述RS485收发器连接,用于通过所述RS485收发器向所述总线发送串口字节;
所述第一GPIO口(RX-GPIO)与所述第一引脚串联连接,用于通过所述RS485收发器接收由所述总线发送的串口字节。
进一步,RS485收发器用于将所述总线的电平(2-6V)转换为适应于所述总线数据收发器的电平(3.3V),同时将所述总线数据收发器的电平(3.3V)转换为适应于所述总线的电平(2-6V);
而MCU单片机用于通过RS485收发器接收总线发送的串口字节,并在接收到所述总线发送的串口字节后,若检测到存在预设字节的空闲字段,则确定所述总线处于空闲状态的起始时刻;还用于在所述总线处于空闲状态的起始时刻之后,若再接收到由所述总线发送的串口字节,则确定所述串口字节的第一个比特位所对应的时刻为所述总线空闲状态的结束时刻。
此处需要说明的是,因为现有技术中封装好的MCU中的第一引脚(UART RX)在接收到串口字节时,这个过程不能被应用程序所感知,故本申请实施例通过将MCU的第一GPIO口(RX-GPIO)与所述第一引脚(UART RX)串联连接,以用于在第一引脚(UART RX)接收到由总线发送的串口字节时,MCU的第一GPIO口(RX-GPIO)也可以接收到该串口字节,并在接收到串口字节的第一个比特位时,产生一个电平信号,以用于识别第一个比特位所对应的时刻,并将该第一个比特位所对应的时刻确定为总线空闲状态的结束时刻。
本申请实施例中,对总线为J1708总线,电平信号转换器为RS485收发器、总线数据收发器为MCU单片机时,测量总线空闲时段的过程做了详细描述,从而提升了本申请实施例中各个器件在测量总线空闲时段过程中的可靠性。
基于图2-3所述的实施例,下面对本申请实施例中总线空闲状态的检测系统进行描述,请参阅图4:
其中,该系统包括:
至少一个通信节点401、总线402和图2-3中所述的总线空闲状态的检测装置,其中,至少一个通信节点401与总线402通信连接,总线402与电平信号转换器403的一端电连接,电平信号转换器403的另一端与总线数据收发器404电连接;
总线402用于接收至少一个通信节点发送的串口字节;
电平信号转换器403,用于将总线的电平转换为适应于总线数据收发器的电平,同时将总线数据收发器的电平转换为适应于总线的电平;
总线数据收发器404,用于通过电平信号转换器接收总线发送的串口字节,并在接收到总线发送的串口字节后,若检测到存在预设字节的空闲字段,则确定总线处于空闲状态的起始时刻;
总线数据收发器404,还用于在总线处于空闲状态的起始时刻之后,若再接收到由总线发送的串口字节,则确定串口字节的第一个比特位所对应的时刻为总线空闲状态的结束时刻。
具体的,对于至少一个通信节点401、总线402、电平信号转换器403和总线数据收发器404之间的连接关系,以及各个器件在测量总线空闲时段过程中的作用,与图2-3中描述的类似,此处不再赘述。
基于图2-4所述的实施例,下面接着对本申请实施例中总线空闲状态的检测方法进行描述,具体的,该检测方法应用于图4所述的总线空闲状态的检测系统,该检测系统包括至少一个通信节点、总线、电平信号转换器和总线数据收发器,其中,所述至少一个通信节点与所述总线通信连接,所述总线与所述电平信号转换器的一端电连接,所述电平信号转换器的另一端与所述总线数据收发器电连接;所述总线用于接收所述至少一个通信节点发送的串口字节,所述总线数据收发器用于通过所述电平信号转换器器接收所述总线发送的串口字节。
请参阅图5,本申请实施例中总线空闲状态的检测方法的一个实施例,包括:
501、开启所述总线数据收发器的数据收发串口;
具体的,本申请实施例通过总线数据收发器的数据收发串口来与总线进行串口字节的通信,故容易理解的是,在通过总线数据收发器判断总线空闲时段前,需要先开启总线数据收发器的数据收发串口,以保证总线数据收发器与总线之间的数据通信。
502、若所述数据收发串口在接收到由所述总线发送的串口字节后,检测到存在预设字节的空闲字段,则确定所述总线处于空闲状态的起始时刻;
具体的,根据总线的通信规律,若在总线发送完某个串口字节后,存在预设字节的空闲字段(如1个字节,10个bit)的空闲字段,则认定总线处于空闲状态的起始时刻。
故本申请实施例中的数据收发串口在接收到总线发送的串口字节后,检测到存在预设字节的空闲字段,则确定总线处于空闲状态的起始时刻。
503、若所述数据收发串口在所述空闲起始时刻之后,再次接收到由所述总线发送的串口字节,则确定所述串口字节的第一个比特位所对应的时刻为所述总线空闲状态的结束时刻。
进一步,根据总线的通信规律,若在总线空闲状态的起始时刻之后,若总线再次开始发送串口字节,也即总线数据收发器在接收到该串口字节的第一个比特位时,则确定总线处于空闲状态的结束时刻。
故本申请实施例中的数据收发串口在空闲起始时刻之后,再次接收到总线发送的串口字节,则确定串口字节的第一个比特位所对应的时刻为总线空闲状态的结束时刻,从而提升了确定总线空闲时段的准确性。
进一步,基于图5所述的实施例,下面以总线为J1708总线,电平信号转换器为RS485收发器、总线数据收发器为MCU单片机,对总线空闲状态的检测方法做详细描述。其中,MCU单片机至少包括第一串口和第一GPIO口,其中,所述第一串口包括第一引脚(UARTRX)和第二引脚(UART TX),所述第一引脚(UART RX)与所述RS485收发器连接,用于通过所述RS485收发器接收由所述总线发送的串口字节,所述第二引脚(UARTTX)与所述RS485收发器连接,用于通过所述RS485收发器向所述总线发送的串口字节,所述第一GPIO口与所述第一引脚串联连接。
请参阅图6,图6为本申请实施例中总线空闲状态的检测方法的另一个实施例:
601、开启所述MCU单片机的第一串口和第一GPIO口;
具体的,因为现有技术中封装好的MCU中的第一引脚(UART RX)在接收到串口字节时,这个过程不能被应用程序所感知,故本申请实施例通过将MCU的第一GPIO口与所述第一引脚(UART RX)串联连接,以用于在第一引脚(UART RX)接收到由总线发送的串口字节时,MCU的第一GPIO口也可以接收到该串口字节。
故本申请实施例为了实现MCU单片机总线之间的数据通信,需要开启MCU单片机的第一串口和第一GPIO口。
602、若所述MCU单片机的第一串口在接收到由所述总线发的串口字节后,检测到存在预设字节的空闲字段,则确定所述总线处于空闲状态的起始时刻;
具体的,根据总线的通信规律,若在总线发送完某个串口字节后,存在预设字节的空闲字段(如1个字节,10个bit)的空闲字段,则认定总线处于空闲状态的起始时刻。
故本申请实施例中的MCU单片机的第一串口在接收到总线发送的串口字节后,检测到存在预设字节的空闲字段,则确定总线处于空闲状态的起始时刻。
603、标记总线处于空闲状态;
若确定总线处于空闲状态的起始时刻,则将总线标记为空闲状态,以用于识别总线的当前状态。
604、若所述MCU单片机的第一GPIO口在所述空闲状态起始时刻之后,接收到由所述总线发送的串口字节,则确定所述串口字节的第一个比特位所对应的时刻为所述总线空闲状态的结束时刻。
因为MCU单片机的第一串口接收串口字节的过程不能被应用程序所感知,故本申请实施例通过MCU的第一GPIO口来确定总线是否位于空闲时段,MCU单片机的第一GPIO口在所述空闲状态起始时刻之后,若接收到由所述总线发送的串口字节,则确定所述串口字节的第一个比特位所对应的时刻为所述总线空闲状态的结束时刻。
605、标记总线处于忙碌状态。
若MCU单片机检测到当前总线处于空闲状态的结束时刻,则标记总线处于忙碌装置,以用于识别总线的当前状态。
本申请实施例中,对总线为J1708总线,电平信号转换器为RS485收发器、总线数据收发器为MCU单片机时,检测总线空闲状态的过程做了详细描述,从而提升了总线空闲状态检测方法的可靠性,且本申请实施例中通过对现有技术中已有MCU单片机的改进,就可以实现对总线空闲状态的检测,一方面节约了检测成本,另一方面提升了对总线空闲时段检测的准确性。
上面从硬件装置的角度对本申请实施例中采集车辆充电参数的装置进行了描述,下面从硬件处理的角度对本申请实施例中的计算机装置进行描述:
该计算机装置用于实现采集车辆充电参数的装置的功能,本申请实施例中计算机装置一个实施例包括:
处理器以及存储器;
存储器用于存储计算机程序,处理器用于执行存储器中存储的计算机程序时,可以实现如下步骤:
开启所述总线数据收发器的数据收发串口;
若所述数据收发串口在接收到由所述总线发送的串口字节后,检测到存在预设字节的空闲字段,则确定所述总线处于空闲状态的起始时刻;
若所述数据收发串口在所述空闲起始时刻之后,再次接收到由所述总线发送的串口字节,则确定所述串口字节的第一个比特位所对应的时刻为所述总线空闲状态的结束时刻。
在本申请的一些实施例中,所述总线为SAE J1708总线,所述电平信号转换器为RS485收发器,所述总线数据收发器为MCU单片机,所述MCU单片机至少包括第一串口和第一GPIO口,其中,所述第一串口包括第一引脚和第二引脚,所述第一引脚与所述RS485收发器连接,用于通过所述RS485收发器接收由所述总线发送的串口字节,所述第二引脚与所述RS485收发器连接,用于通过所述RS485收发器向所述总线发送的串口字节,所述第一GPIO口与所述第一引脚串联连接。
在本申请的一些实施例中,处理器,还可以用于实现如下步骤:
开启所述MCU单片机的第一串口和第一GPIO口;
若所述MCU单片机的第一串口在接收到由所述总线发的串口字节后,检测到存在预设字节的空闲字段,则确定所述总线处于空闲状态的起始时刻;
若所述MCU单片机的第一GPIO口在所述空闲状态起始时刻之后,接收到由所述总线发送的串口字节,则确定所述串口字节的第一个比特位所对应的时刻为所述总线空闲状态的结束时刻。
在本申请的一些实施例中,处理器,在确定所述总线处于空闲状态的起始时刻之后,还可以用于实现如下步骤:
标记所述总线处于空闲状态。
在本申请的一些实施例中,处理器,在确定所述总线处于空闲状态的结束时刻之后,还可以用于实现如下步骤:
标记所述总线处于忙碌状态。
可以理解的是,上述说明的计算机装置中的处理器执行所述计算机程序时,也可以实现上述对应的各装置实施例的功能,此处不再赘述。示例性的,所述计算机程序可以被分割成一个或多个模块/单元,所述一个或者多个模块/单元被存储在所述存储器中,并由所述处理器执行,以完成本申请。所述一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段,该指令段用于描述所述计算机程序在所述采集车辆充电参数的装置中的执行过程。例如,所述计算机程序可以被分割成上述采集车辆充电参数的装置中的各单元,各单元可以实现如上述相应采集车辆充电参数的装置说明的具体功能。
所述计算机装置可以是桌上型计算机、笔记本、掌上电脑及云端服务器等计算设备。所述计算机装置可包括但不仅限于处理器、存储器。本领域技术人员可以理解,处理器、存储器仅仅是计算机装置的示例,并不构成对计算机装置的限定,可以包括更多或更少的部件,或者组合某些部件,或者不同的部件,例如所述计算机装置还可以包括输入输出设备、网络接入设备、总线等。
所述处理器可以是中央处理单元(Central Processing Unit,CPU),还可以是其他通用处理器、数字信号处理器(Digital Signal Processor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现成可编程门阵列(Field-Programmable GateArray,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等,所述处理器是所述计算机装置的控制中心,利用各种接口和线路连接整个计算机装置的各个部分。
所述存储器可用于存储所述计算机程序和/或模块,所述处理器通过运行或执行存储在所述存储器内的计算机程序和/或模块,以及调用存储在存储器内的数据,实现所述计算机装置的各种功能。所述存储器可主要包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需的应用程序等;存储数据区可存储根据终端的使用所创建的数据等。此外,存储器可以包括高速随机存取存储器,还可以包括非易失性存储器,例如硬盘、内存、插接式硬盘,智能存储卡(Smart Media Card,SMC),安全数字(SecureDigital,SD)卡,闪存卡(Flash Card)、至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。
本申请还提供了一种计算机可读存储介质,该计算机可读存储介质用于实现采集车辆充电参数的装置的功能,其上存储有计算机程序,计算机程序被处理器执行时,处理器,可以用于执行如下步骤:
开启所述总线数据收发器的数据收发串口;
若所述数据收发串口在接收到由所述总线发送的串口字节后,检测到存在预设字节的空闲字段,则确定所述总线处于空闲状态的起始时刻;
若所述数据收发串口在所述空闲起始时刻之后,再次接收到由所述总线发送的串口字节,则确定所述串口字节的第一个比特位所对应的时刻为所述总线空闲状态的结束时刻。
在本申请的一些实施例中,所述总线为SAE J1708总线,所述电平信号转换器为RS485收发器,所述总线数据收发器为MCU单片机,所述MCU单片机至少包括第一串口和第一GPIO口,其中,所述第一串口包括第一引脚和第二引脚,所述第一引脚与所述RS485收发器连接,用于通过所述RS485收发器接收由所述总线发送的串口字节,所述第二引脚与所述RS485收发器连接,用于通过所述RS485收发器向所述总线发送的串口字节,所述第一GPIO口与所述第一引脚串联连接。
在本申请的一些实施例中,计算机程序被处理器执行时,处理器,还可以用于实现如下步骤:
开启所述MCU单片机的第一串口和第一GPIO口;
若所述MCU单片机的第一串口在接收到由所述总线发的串口字节后,检测到存在预设字节的空闲字段,则确定所述总线处于空闲状态的起始时刻;
若所述MCU单片机的第一GPIO口在所述空闲状态起始时刻之后,接收到由所述总线发送的串口字节,则确定所述串口字节的第一个比特位所对应的时刻为所述总线空闲状态的结束时刻。
在本申请的一些实施例中,计算机程序被处理器执行时,处理器,在确定所述总线处于空闲状态的起始时刻之后,还可以用于实现如下步骤:
标记所述总线处于空闲状态。
在本申请的一些实施例中,计算机程序被处理器执行时,处理器,在确定所述总线处于空闲状态的结束时刻之后,还可以用于实现如下步骤:
标记所述总线处于忙碌状态。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-OnlyMemory)、随机存取存储器(RAM,RandomAccess Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统,装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
以上所述,以上实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
Claims (10)
1.一种总线空闲状态的检测装置,其特征在于,包括:
电平信号转换器和总线数据收发器,其中,所述电平信号转换器一端与总线电连接,另一端与所述总线数据收发器电连接;
所述电平信号转换器,用于将所述总线的电平转换为适应于所述总线数据收发器的电平,同时将所述总线数据收发器的电平转换为适应于所述总线的电平;
所总线数据收发器,用于通过所述电平信号转换器接收总线发送的串口字节,并在接收到所述总线发送的串口字节后,若检测到存在预设字节的空闲字段,则确定所述总线处于空闲状态的起始时刻;
所述总线数据收发器,还用于在所述总线处于空闲状态的起始时刻之后,若再接收到由所述总线发送的串口字节,则确定所述串口字节的第一个比特位所对应的时刻为所述总线空闲状态的结束时刻。
2.根据权利要求1所述的检测装置,其特征在于,所述总线为SAE J1708总线,所述电平信号转换器为RS485收发器,所述总线数据收发器为MCU单片机。
3.根据权利要求2所述的检测装置,其特征在于,所述MCU单片机至少包括第一串口和第一GPIO口,其中,所述第一串口包括第一引脚和第二引脚,所述第一引脚与所述RS485收发器连接,用于通过所述RS485收发器接收由所述总线发送的串口字节,所述第二引脚与所述RS485收发器连接,用于通过所述RS485收发器向所述总线发送串口字节;
所述第一GPIO口与所述第一引脚串联连接,用于通过所述RS485收发器接收由所述总线发送的串口字节。
4.一种总线空闲状态的检测系统,其特征在于,包括:
至少一个通信节点、总线和权利要求1至3中任一项所述的总线空闲状态的检测装置;其中,
所述至少一个通信节点与所述总线通信连接,所述总线与电平信号转换器的一端电连接,所述电平信号转换器的另一端与总线数据收发器电连接;
所述总线用于接收所述至少一个通信节点发送的串口字节;
所述电平信号转换器,用于将所述总线的电平转换为适应于所述总线数据收发器的电平,同时将所述总线数据收发器的电平转换为适应于所述总线的电平;
所述总线数据收发器用于通过所述电平信号转换器接收所述总线发送的串口字节,并在接收到所述总线发送的串口字节后,若检测到存在预设字节的空闲字段,则确定所述总线处于空闲状态的起始时刻;
所述总线数据收发器,还用于在所述总线处于空闲状态的起始时刻之后,若再接收到由所述总线发送的串口字节,则确定所述串口字节的第一个比特位所对应的时刻为所述总线空闲状态的结束时刻。
5.一种总线空闲状态的检测方法,其特征在于,应用于总线空闲状态的检测系统,所述检测系统包括至少一个通信节点、总线、电平信号转换器和总线数据收发器,其中,所述至少一个通信节点与所述总线通信连接,所述总线与所述电平信号转换器的一端电连接,所述电平信号转换器的另一端与所述总线数据收发器电连接;
所述总线用于接收所述至少一个通信节点发送的串口字节,所述总线数据收发器用于通过所述电平信号转换器器接收所述总线发送的串口字节;
所述方法包括:
开启所述总线数据收发器的数据收发串口;
若所述数据收发串口在接收到由所述总线发送的串口字节后,检测到存在预设字节的空闲字段,则确定所述总线处于空闲状态的起始时刻;
若所述数据收发串口在所述空闲起始时刻之后,再次接收到由所述总线发送的串口字节,则确定所述串口字节的第一个比特位所对应的时刻为所述总线空闲状态的结束时刻。
6.根据权利要求5所述的检测方法,其特征在于,所述总线为SAE J1708总线,所述电平信号转换器为RS485收发器,所述总线数据收发器为MCU单片机,所述MCU单片机至少包括第一串口和第一GPIO口,其中,所述第一串口包括第一引脚和第二引脚,所述第一引脚与所述RS485收发器连接,用于通过所述RS485收发器接收由所述总线发送的串口字节,所述第二引脚与所述RS485收发器连接,用于通过所述RS485收发器向所述总线发送的串口字节,所述第一GPIO口与所述第一引脚串联连接。
7.根据权利要求6所述的检测方法,其特征在于,所述开启所述总线数据收发器的数据收发串口,包括:
开启所述MCU单片机的第一串口和第一GPIO口;
若所述数据收发串口在接收到由所述总线发送的串口字节后,检测到存在预设字节的空闲字段,则确定所述总线处于空闲状态的起始时刻,包括:
若所述MCU单片机的第一串口在接收到由所述总线发的串口字节后,检测到存在预设字节的空闲字段,则确定所述总线处于空闲状态的起始时刻;
若所述数据收发串口在所述空闲状态起始时刻之后,接收到由所述总线发送的串口字节,则确定所述串口字节的第一个比特位所对应的时刻为所述总线空闲状态的结束时刻,包括:
若所述MCU单片机的第一GPIO口在所述空闲状态起始时刻之后,接收到由所述总线发送的串口字节,则确定所述串口字节的第一个比特位所对应的时刻为所述总线空闲状态的结束时刻。
8.根据权利要求5至7中任一项所述的检测方法,其特征在于,在确定所述总线处于空闲状态的起始时刻之后,所述方法还包括:
标记所述总线处于空闲状态;
在确定所述总线处于空闲状态的结束时刻之后,所述方法还包括:
标记所述总线处于忙碌状态。
9.一种计算机装置,包括处理器和存储器,其特征在于,所述处理器在执行存储于存储器上的计算机程序时,用于实现本申请权利要求5至8中任一项所述的总线空闲状态的检测方法。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时,用于实现本申请权利要求5至8中任一项所述的总线空闲状态的检测方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210635521.9A CN114884768B (zh) | 2022-06-07 | 2022-06-07 | 一种总线空闲状态的检测装置、系统及检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210635521.9A CN114884768B (zh) | 2022-06-07 | 2022-06-07 | 一种总线空闲状态的检测装置、系统及检测方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114884768A CN114884768A (zh) | 2022-08-09 |
CN114884768B true CN114884768B (zh) | 2023-10-20 |
Family
ID=82680550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210635521.9A Active CN114884768B (zh) | 2022-06-07 | 2022-06-07 | 一种总线空闲状态的检测装置、系统及检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114884768B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1046252A (zh) * | 1989-04-03 | 1990-10-17 | Js泰利康姆公司 | 访问电路和包共享媒体的方法和装置 |
US5495469A (en) * | 1994-12-16 | 1996-02-27 | Chrysler Corporation | Communications network, state machine therefor |
WO2001097378A1 (en) * | 2000-06-09 | 2001-12-20 | Cirrus Logic, Inc. | Voltage level shifter |
CN103036823A (zh) * | 2012-12-14 | 2013-04-10 | 中船重工(武汉)凌久电子有限责任公司 | 基于fpga的波特率快速自适应方法、处理器及接收端 |
WO2017013622A1 (en) * | 2015-07-22 | 2017-01-26 | Arilou Information Security Technologies Ltd. | Vehicle communications bus data security |
CN108365944A (zh) * | 2018-03-06 | 2018-08-03 | 山东比特智能科技股份有限公司 | 一种半双工总线的通信方法、系统及房控系统 |
-
2022
- 2022-06-07 CN CN202210635521.9A patent/CN114884768B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1046252A (zh) * | 1989-04-03 | 1990-10-17 | Js泰利康姆公司 | 访问电路和包共享媒体的方法和装置 |
US5495469A (en) * | 1994-12-16 | 1996-02-27 | Chrysler Corporation | Communications network, state machine therefor |
WO2001097378A1 (en) * | 2000-06-09 | 2001-12-20 | Cirrus Logic, Inc. | Voltage level shifter |
CN103036823A (zh) * | 2012-12-14 | 2013-04-10 | 中船重工(武汉)凌久电子有限责任公司 | 基于fpga的波特率快速自适应方法、处理器及接收端 |
WO2017013622A1 (en) * | 2015-07-22 | 2017-01-26 | Arilou Information Security Technologies Ltd. | Vehicle communications bus data security |
CN108365944A (zh) * | 2018-03-06 | 2018-08-03 | 山东比特智能科技股份有限公司 | 一种半双工总线的通信方法、系统及房控系统 |
Non-Patent Citations (1)
Title |
---|
基于ⅡC总线的串行数据通信;吴海洲;;数字技术与应用(第11期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN114884768A (zh) | 2022-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10621797B2 (en) | System and method for transferring diagnostic commands to a vehicle | |
CN112639753B (zh) | 聚合带内中断 | |
CN114564427B (zh) | 一种ahb总线到i2c总线的总线桥、系统及方法 | |
CN114048164B (zh) | 芯片互联方法、系统、设备及可读存储介质 | |
CN112579509A (zh) | 单线通讯方法、装置、电子设备及可读存储介质 | |
TWI516942B (zh) | 分配位址至互連上之裝置 | |
US7334041B2 (en) | Vehicle communications interface | |
US6175887B1 (en) | Deterministic arbitration of a serial bus using arbitration addresses | |
CN108920193B (zh) | Fpga和cpu间sdio通信接口实现方法、及装置 | |
CN107291641B (zh) | 用于计算单元的存储器直接访问控制装置及其运行方法 | |
CN114884768B (zh) | 一种总线空闲状态的检测装置、系统及检测方法 | |
CN111813596A (zh) | 芯片重启方法、装置及计算设备 | |
CN109582634B (zh) | 总线系统 | |
KR20210075878A (ko) | I2c와의 하위 호환성을 촉진하는 i3c 허브 | |
US5765019A (en) | Microcomputer with built-in serial input-output circuit and collision detection circuit responsive to common input-output line being occupied | |
US7172129B2 (en) | Integrated circuit card capable of automatically transmitting NULL byte information without intervention by CPU | |
US7340554B2 (en) | USB host controller with DMA capability | |
WO2010050957A1 (en) | Bit inversion for communication interface | |
CN114900390B (zh) | 数据传输方法、装置、电子设备及存储介质 | |
US8510482B2 (en) | Data processing system having peripheral-paced DMA transfer and method therefor | |
CN116820866B (zh) | 针对axi总线传输的异常检测电路的验证方法及平台 | |
US20200065274A1 (en) | Always-on ibi handling | |
EP1627312B1 (en) | Usb host controller with dma capability | |
CN116185936B (zh) | 一种spi通信数据收发异常检测控制系统及检测方法 | |
JP2764452B2 (ja) | バス転送応答方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |