CN116820866B - 针对axi总线传输的异常检测电路的验证方法及平台 - Google Patents
针对axi总线传输的异常检测电路的验证方法及平台 Download PDFInfo
- Publication number
- CN116820866B CN116820866B CN202311086596.7A CN202311086596A CN116820866B CN 116820866 B CN116820866 B CN 116820866B CN 202311086596 A CN202311086596 A CN 202311086596A CN 116820866 B CN116820866 B CN 116820866B
- Authority
- CN
- China
- Prior art keywords
- signal
- timeout
- detection circuit
- verification
- equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012795 verification Methods 0.000 title claims abstract description 205
- 238000001514 detection method Methods 0.000 title claims abstract description 158
- 230000005856 abnormality Effects 0.000 title claims abstract description 117
- 230000005540 biological transmission Effects 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims abstract description 50
- 230000002159 abnormal effect Effects 0.000 abstract description 12
- 238000004590 computer program Methods 0.000 description 9
- 239000002699 waste material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 108010076504 Protein Sorting Signals Proteins 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
本申请公开了一种针对AXI总线传输的异常检测电路的验证方法及平台，验证方法包括：控制第一设备、第二设备以及异常检测电路传输验证信号，其中，验证信号符合AXI总线传输协议；接收第一设备传输的第一超时信号、第二设备传输的第二超时信号以及超时中断信号，其中，第一超时信号为第一设备上设置的第一超时监测器生成的，第二超时信号为第二设备上设置的第二超时监测器生成的，超时中断信号为异常检测电路生成并传输的；基于第一超时信号、第二超时信号以及超时中断信号，确定异常检测电路的准确度。本申请能够有效地验证异常检测电路检测验证信号的准确度，该验证信号符合AXI总线传输协议。
Description
技术领域
本申请涉及完善异常检测电路的技术领域，特别涉及针对AXI总线传输的异常检测电路的验证方法及平台。
背景技术
随着现代片上系统（System On Chip，SOC）趋于高性能化、高结构化、复杂化发展，AXI（Advanced eXtensible Interface）总线成为SOC内部子系统传输数据必不可少的一部分。
AXI总线具有地址数据通道分离、outstanding传输、强制完成burst传输等特点。上述特点使得AXI总线仍可在迟滞时间长的情况下有高的数据吞吐率，但也造成了一些隐患。若主机在burst传输过程中发生未发起全部地址/数据请求、从机长时间未响应等异常，则会造成burst传输无法完成，导致SOC挂死。因此SOC对AXI总线传输异常处理是必不可少的一部分。
通常，在SOC上设置验证平台，传统的验证平台通常是：根据需求在sequence中对数据包（transaction）进行约束，通过driver将数据包驱动到DUT的输入端口上，然后将DUT的输出数据送到montior进行监测，同时送入计分板对输入、输出数据进行比对。但上述验证平台数据流都是符合AXI总线协议的，若强制传输异常数据流，很可能造成主机发出违法协议传输、monitor监测到违法AXI数据流时会报错导致仿真停止等一系列问题。因此，传统验证平台对验证AXI总线传输异常处理难以为继。
发明内容
本申请实施例的目的在于提供一种针对AXI总线传输的异常检测电路的验证方法及平台，能够有效地验证异常检测电路检测验证信号的准确度，该验证信号符合AXI总线传输协议。
第一方面，本申请实施例提供了一种针对AXI总线传输的异常检测电路的验证方法，应用于处理器，所述验证方法包括：
控制第一设备、第二设备以及异常检测电路传输验证信号，其中，所述验证信号符合AXI总线传输协议；
接收所述第一设备传输的第一超时信号、所述第二设备传输的第二超时信号以及超时中断信号，其中，所述第一超时信号为所述第一设备上设置的第一超时监测器生成的，所述第二超时信号为所述第二设备上设置的第二超时监测器生成的，所述超时中断信号为所述异常检测电路生成并传输的；
基于所述第一超时信号、所述第二超时信号以及所述超时中断信号，确定所述异常检测电路的准确度。
在一种可能的实施方式中，所述第一设备上设置有第一端口，所述第一设备通过所述第一端口与所述异常检测电路连接，第二设备上设置有第二端口，所述第二设备通过所述第二端口与所述异常检测电路连接。
在一种可能的实施方式中，所述的验证方法，还包括：
所述第一超时监测器用于监测第一传输时长是否大于第一预设时长，其中，所述第一传输时长为所述验证信号经过所述第一端口之后以及未接收到所述第二设备基于所述验证信号返回的反馈信号的时长，在所述第一传输时长大于所述第一预设时长的情况下，生成所述第一超时信号；
所述第二超时监测器用于监测第二传输时长是否大于第二预设时长，其中，所述第二传输时长为所述第一设备发出的验证信号全部经过所述第二端口的时长，在所述第二传输时长大于所述第二预设时长的情况下，生成所述第二超时信号；
所述异常检测电路在所述第一传输时长大于所述第一预设时长的情况下或在所述第二传输时长大于所述第二预设时长的情况下，生成所述超时中断信号。
在一种可能的实施方式中，所述基于所述第一超时信号、所述第二超时信号以及所述超时中断信号，确定所述异常检测电路的准确度，包括：
在接收到所述第一超时信号或所述第二超时信号，以及未接收到所述超时中断信号的情况下，确定所述异常检测电路不准确；
在接收到所述第一超时信号或所述第二超时信号，以及接收到所述超时中断信号的情况下，确定所述异常检测电路准确。
在一种可能的实施方式中，所述的验证方法，还包括：
接收序列器传输的所述验证信号；
基于所述验证信号确定所述第一预设时长和所述第二预设时长。
在一种可能的实施方式中，所述的验证方法，还包括：
记录所述第一端口和所述第二端口传输的验证信号的第一数值；
基于所述第一数值和第二数值确定验证完成率，其中，所述第二数值为验证信号库中验证信号的数值；
在所述验证完成率小于阈值的情况下，持续接收验证信号，直至所述验证完成率大于或等于所述阈值。
在一种可能的实施方式中，所述的验证方法，还包括：
接收序列器传输的所述验证信号；
启动所述第一设备、所述第二设备以及所述异常检测电路。
在一种可能的实施方式中，所述的验证方法，还包括：
在预设时间段内未接收到验证信号或接收到停止验证指令，关闭所述第一设备、所述第二设备以及所述异常检测电路。
第二方面，本申请实施例还提供了一种针对AXI总线传输的异常检测电路的验证平台，包括：
处理器控制第一设备、第二设备以及异常检测电路传输验证信号，其中，所述验证信号符合AXI总线传输协议；
在所述第一设备上设置的第一超时监测器生成第一超时信号的情况下，所述第一设备将所述第一超时信号传输给所述处理器；
在所述第二设备上设置的第二超时监测器生成第二超时信号的情况下，所述第二设备将所述第二超时信号传输给所述处理器；
在所述异常检测电路生成超时中断信号的情况下，所述异常检测电路将所述超时中断信号传输给所述处理器；
所述处理器基于所述第一超时信号、所述第二超时信号以及所述超时中断信号，确定所述异常检测电路的准确度。
第三方面，本申请实施例还提供了一种电子设备，包括：处理器和存储器，所述存储器存储有所述处理器可执行的机器可读指令，当电子设备运行时，所述处理器与所述存储器之间通过总线通信，所述机器可读指令被所述处理器执行时执行如权利要求上述任意一项所述的异常检测电路的验证方法的步骤。
第四方面，本申请实施例还提供了一种存储介质，其中，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器运行时执行上述任意一项所述的异常检测电路的验证方法的步骤。
本申请实施例中，利用第一设备、第二设备以及异常检测电路传输验证信号的同时，利用第一设备上设置的第一超时监测器生成第一超时信号，利用第二设备上设置的第二超时监测器生成第二超时信号，以及利用异常检测电路生成超时中断信号，并基于第一超时信号、第二超时信号以及超时中断信号，确定异常检测电路的准确度，也即能够有效地验证异常检测电路检测验证信号的准确度，该验证信号符合AXI总线传输协议，并且，还能够避免异常检测电路无法传输验证信号导致的运行异常，确保了验证效率以及避免了资源浪费。
附图说明
为了更清楚地说明本申请或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1示出了本申请所提供的一种针对AXI总线传输的异常检测电路的验证方法的流程图；
图2示出了本申请所提供的一种异常检测电路的验证方法中确定第一预设时长和第二预设时长的流程图；
图3示出了本申请所提供的一种异常传输时序图；
图4示出了本申请所提供的另一种异常检测电路的验证方法的流程图；
图5示出了本申请所提供的一种针对AXI总线传输的异常检测电路的验证平台的结构示意图；
图6示出了本申请所提供的一种电子设备的结构示意图。
具体实施方式
此处参考附图描述本申请的各种方案以及特征。
应理解的是，可以对此处申请的实施例做出各种修改。因此，上述说明书不应该视为限制，而仅是作为实施例的范例。本领域的技术人员将想到在本申请的范围和精神内的其他修改。
包含在说明书中并构成说明书的一部分的附图示出了本申请的实施例，并且与上面给出的对本申请的大致描述以及下面给出的对实施例的详细描述一起用于解释本申请的原理。
通过下面参照附图对给定为非限制性实例的实施例的优选形式的描述，本申请的这些和其它特性将会变得显而易见。
还应当理解，尽管已经参照一些具体实例对本申请进行了描述，但本领域技术人员能够确定地实现本申请的很多其它等效形式，它们具有如权利要求所述的特征并因此都位于借此所限定的保护范围内。
当结合附图时，鉴于以下详细说明，本申请的上述和其他方面、特征和优势将变得更为显而易见。
此后参照附图描述本申请的具体实施例；然而，应当理解，所申请的实施例仅仅是本申请的实例，其可采用多种方式实施。熟知和/或重复的功能和结构并未详细描述以避免不必要或多余的细节使得本申请模糊不清。因此，本文所申请的具体的结构性和功能性细节并非意在限定，而是仅仅作为权利要求的基础和代表性基础用于教导本领域技术人员以实质上任意合适的详细结构多样地使用本申请。
本说明书可使用词组“在一种实施例中”、“在另一个实施例中”、“在又一实施例中”或“在其他实施例中”，其均可指代根据本申请的相同或不同实施例中的一个或多个。
AXI（Advanced eXtensible Interface）总线协议为高级微控制器总线架构（Advanced Microcontroller Bus Architecture，AMBA）协议的重要组成部分，其是一种面向高性能、高带宽的片内总线。并且，随着现代片上系统（System On Chip，SOC）趋于高性能化、高结构化、复杂化发展，AXI总线成为SOC内部子系统传输数据必不可少的一部分。
AXI总线具有地址数据通道分离、outstanding传输、强制完成burst传输等特点。上述特点使得AXI总线仍可在迟滞时间长的情况下有高的数据吞吐率，但也造成了一些隐患。若主机在burst传输过程中发生未发起全部地址/数据请求、从机长时间未响应等异常，则会造成burst传输无法完成，导致SOC挂死。因此，SOC对AXI总线传输异常处理是必不可少的一部分。
通常，在SOC上设置验证平台，该验证平台为根据需求在sequence中对数据包（transaction）进行约束，通过driver将数据包驱动到DUT的输入端口上，然后将DUT的输出数据送到montior进行监测，同时送入计分板对输入、输出数据进行比对。但上述验证平台数据流都是符合AXI总线协议的，无法发出异常数据流，若验证异常检测电路，传统验证平台难以为继。
基于此，本申请实施例提供了一种针对AXI总线传输的异常检测电路的验证方法，该验证方法能够有效地验证异常检测电路检测不符合目标传输协议的验证信号的准确度，该验证信号符合AXI总线传输协议。为便于对本申请进行理解，首先对本申请提供的一种异常检测电路的验证方法进行详细介绍，这里，本申请实施例的执行主体可以为整体平台或整体平台的服务器或SOC的处理器等，本申请实施例以整体平台为例进行详细阐述。值得说明的是，整体平台采用通用验证方法学（Universal Verification MethodologyComponent，UVM）搭建而成，但本申请不限定于此。
如图1所示，为本申请实施例提供的针对AXI总线传输的异常检测电路的验证方法的流程图，该验证方法应用于处理器，其中，具体步骤包括S101-S103。
S101，控制第一设备、第二设备以及异常检测电路传输验证信号，其中，验证信号符合AXI总线传输协议。
在具体实施中，处理器与第一设备、第二设备以及异常检测电路均连接，并且，第一设备和第二设备与异常检测电路均连接。作为其中一个示例地，第一设备上设置有第一端口，第一设备通过第一端口与异常检测电路连接，第二设备上设置有第二端口，第二设备通过第二端口与异常检测电路连接。
其中，第一设备与第二设备之间同样设置为相互连接，并且，第一设备和第二设备为构建的虚拟设备，其用于验证异常检测电路的准确度。例如，异常检测电路用于检测第一设备与第二设备之间传输的信号是否异常等。
这里，在对异常检测电路进行验证的过程中，处理器控制第一设备、第二设备以及异常检测电路传输验证信号。并且，该验证信号符合AXI总线传输协议。
S102，接收第一设备传输的第一超时信号、第二设备传输的第二超时信号以及超时中断信号，其中，第一超时信号为第一设备上设置的第一超时监测器生成的，第二超时信号为第二设备上设置的第二超时监测器生成的，超时中断信号为异常检测电路生成并传输的。
可选地，第一设备上设置有第一超时监测器，第二设备上设置有第二超时监测器。其中，第一超时监测器用于监测第一传输时长是否大于第一预设时长，其中，第一传输时长为验证信号经过第一端口之后以及未接收到第二设备基于验证信号返回的反馈信号的时长，也即在第一端口接收到验证信号时，启动第一超时监测器，第一超时监测器用于监测第一传输时长，在第一传输时长大于第一预设时长的情况下，生成第一超时信号。同样地，第二超时监测器用于监测第二传输时长是否大于第二预设时长，其中，第二传输时长为第一设备发出的验证信号全部经过第二端口的时长，也即在第二设备接收到验证信号时，启动第二超时监测器，第二超时监测器用于监测第二传输时长，在第二传输时长大于第二预设时长的情况下，生成第二超时信号。
进一步地，异常检测电路同样实时监测第一传输时长是否大于第一预设时长或第二传输时长是否大于第二预设时长，并且，在第一传输时长大于第一预设时长的情况下或在第二传输时长大于第二预设时长的情况下，生成超时中断信号。当然，处理器上还可以设置有超时比较器，以利用该超时比较器时监测第一传输时长是否大于第一预设时长或第二传输时长是否大于第二预设时长等。
在第一设备、第二设备以及异常检测电路传输验证信号的过程中，第一超时监测器生成第一超时信号的同时将第一超时信号传输给处理器，同样地，第二超时监测器生成第二超时信号的同时将第二超时信号传输给处理器，异常检测电路或超时比较器生成超时中断信号的同时将第二超时信号传输给处理器。
处理器实时接收第一设备传输的第一超时信号、第二设备传输的第二超时信号以及超时中断信号。
S103，基于第一超时信号、第二超时信号以及超时中断信号，确定异常检测电路的准确度。
在接收到第一超时信号、第二超时信号以及超时中断信号之后，便基于第一超时信号、第二超时信号以及超时中断信号，确定异常检测电路的准确度。
作为其中一个示例地，在基于第一超时信号、第二超时信号以及超时中断信号，确定异常检测电路的准确度时，确定是否接收到第一超时信号或第二超时信号，若是，则进一步确定是否接收到超时中断信号；或者同时确定是否接收到第一超时信号、第二超时信号以及超时中断信号中的任意一个或多个。
并且，在接收到第一超时信号或第二超时信号，以及未接收到超时中断信号的情况下，确定异常检测电路不准确；在接收到第一超时信号或第二超时信号，以及接收到超时中断信号的情况下，确定异常检测电路准确。
例如，在第一设备向第二设备发送验证信号之后，第二设备会基于验证信号生成反馈信号并将反馈信号返回给第一设备。在第一设备向第二设备发送验证信号的同时，便启动第一超时监测器监测第一传输时长。若处理器接收到第一超时信号和超时中断信号，也即第一设备未接收到第二设备返回的反馈信号，并且，异常检测电路同样未接收到第二设备返回的反馈信号，此时，异常检测电路便能够确定第二设备存在异常，进而确定异常检测电路准确。若接收到第一超时信号但未接收到超时中断信号，也即第一设备未接收到第二设备返回的反馈信号，但异常检测电路并未检测到第二设备未返回反馈信号，也就是说，异常检测电路并未检测到第二设备存在异常，此时，便确定异常检测电路不准确。
例如，在第一设备向第二设备发送验证信号时，通常会将总线地址和数据分别进行发送，也就是说，验证信号可以包括第一子验证信号和第二子验证信号，第一设备在向第二设备发送验证信号时，可以分别向第二设备发送第一子验证信号和第二子验证信号，相应地，第二设备接收的验证信号也包括第一子响应验证信号和第二响应子验证信号。基于此，在第二设备端接收到第一子验证数据之后，便启动第二超时监测器监测第二传输时长。若处理器接收到第二超时信号和超时中断信号，也即第二设备未接收到第一设备端发送的第二子验证数据，并且，异常检测电路同样未接收到第二子验证数据，此时，异常检测电路便能够确定第一设备端存在异常，进而确定异常检测电路准确。若接收到第二超时信号但未接收到超时中断信号，也即第二设备未接收到第二子验证数据，但异常检测电路并未检测到第二设备端未接收到第二子验证数据，也即异常检测电路并未检测到第一设备端存在异常，此时，便确定异常检测电路不准确。
由上便可较为准确的确定出异常检测电路的准确度，进而在异常检测电路不准确的情况下，对异常检测电路进行调整，以使得异常检测电路的准确度能够达到用户所需的要求。
本申请实施例中，利用第一设备、第二设备以及异常检测电路传输验证信号的同时，利用第一设备上设置的第一超时监测器生成第一超时信号，利用第二设备上设置的第二超时监测器生成第二超时信号，以及利用异常检测电路生成超时中断信号，并基于第一超时信号、第二超时信号以及超时中断信号，确定异常检测电路的准确度，也即能够有效地验证异常检测电路检测验证信号的准确度，该验证信号符合AXI总线传输协议，并且，还能够避免异常检测电路无法传输验证信号导致的运行异常，确保了验证效率以及避免了资源浪费。
图2示出了确定第一预设时长和第二预设时长的方法流程图，其中，具体步骤包括S201和S202。
S201，接收序列器传输的验证信号。
S202，基于验证信号确定第一预设时长和第二预设时长。
在具体实施中，根据测试案例的不同，预先设置不同的验证信号，对每个验证信号进行属性配置，如配置该验证信号的类型标识、该验证信号的异常类型、该验证信号所属的设备端以及该验证信号的序列号等。进一步地，由多个验证信号形成验证信号库，以利用该验证信号库对异常检测电路进行验证。
可选地，处理器生成触发指令，将该触发指令发送至序列器。序列器接收并响应该触发指令，以发送验证信号至第一设备、第二设备以及异常检测电路。其中，序列器可以按照序列号依次发送验证信号，还可以基于用户的发送指令来发送用户指定的验证信号，进而使得用户能够便捷、有针对性的对异常检测电路进行验证。
同时，序列器还发送验证信号至处理器，以使处理器接收到序列器传输的验证信号，并基于该验证信号确定第一预设时长和第二预设时长。可选地，验证信号上设置有其对应预设时长的标签，验证信号库中包括每个验证信号与其对应的预设时长之间的映射关系等。
值得说明的是，验证信号库中不仅可以包括符合AXI总线传输协议的验证信号，还可以包括不符合AXI总线传输协议的验证信号，以全面的对异常检测电路进行验证。
可选地，验证信号库中以写猝发，第二设备发出写数据流控信号异常为例，图3示出了异常传输时序图，参照图3可知时钟信号6处写数据流控信号拉低，也即第二设备无法发出写数据流控信号，此时第一设备会一直等待第二设备发出写数据流控信号，若在阈值时间内第一设备仍未检测到写数据流控信号，此时便确定未完成传输，第一超时信号拉高。若此时异常检测电路同时拉高异常中断，也即异常检测电路生成超时中断信号，此时确定异常检测电路准确。图3中还包括其他信号如写地址有效信号、写地址流控信号等，在此不进行一一阐述。
进一步地，验证信号库中的验证信号及其属性配置可以参照如下的表1，表1为验证信号的信号序列。其中，信号序列根据不同需求配置不同的信号索引，从而提供不同的信号驱动。通过验证平台的顶层切换信号序列，将不用的信号序列发送给同一序列器，实现不同验证信号的异常注入，进而能够完成不同的测试场景验证。
表1
在具体实施中，第一设备和第二设备均可以设置记录设备，以记录当前的验证进度，基于此，图4示出了另一种异常检测电路的验证方法的流程图，以通过图4示出的方法步骤来确定验证进度是否符合验证要求。其中，具体步骤包括S401-S403。
S401，记录第一端口和第二端口传输的验证信号的第一数值。
S402，基于第一数值和第二数值确定验证完成率，其中，第二数值为验证信号库中验证信号的数值。
S403，在验证完成率小于阈值的情况下，持续接收验证信号，直至验证完成率大于或等于阈值。
考虑到验证信号需要发送给第一设备和第二设备，此时，在第一设备端设置有第一记录设备，在第二设备端设置有第二记录设备，第一记录设备用于记录第一端口传输的验证数据的第一子数值，第二记录设备用于记录第二端口传输的验证数据的第二子数值，确定第一子数值和第二子数值之和为传输的验证信号的第一数值。
进一步地，获取验证数据库中验证信号的数值，也即第二数值，基于第一数值和第二数值确定验证完成率。可选地，计算第一数值与第二数值之间的比值，并将该比值确定为验证完成率。
在验证完成率小于阈值的情况下，持续接收验证信号，直至验证完成率大于或等于阈值，进而确保对异常检测电路进行验证得到的结果较为准确。
在本申请实施例中，第一设备、第二设备以及异常检测电路通常处于关闭状态，在接收到序列器传输的验证信号，控制第一设备、第二设备以及异常检测电路启动，并传输验证信号。相应地，本申请实施例设置在预设时间段内未接收到验证信号或接收到停止验证指令，关闭第一设备、第二设备以及异常检测电路，以避免对满足用户需求的异常检测电路重复验证导致的资源浪费。
基于同一发明构思，本申请的第二方面还提供了一种针对AXI总线传输的异常检测电路的验证方法对应的异常检测电路的验证平台，由于本申请中的验证装置解决问题的原理与本申请上述验证平台相似，因此电子设备的实施可以参见方法的实施，重复之处不再赘述。
图5示出了本申请实施例提供的验证平台的结构示意图，具体包括：
处理器501控制第一设备502、第二设备503以及异常检测电路504传输验证信号，其中，所述验证信号符合AXI总线传输协议；
在所述第一设备502上设置的第一超时监测器5021生成第一超时信号的情况下，所述第一设备502将所述第一超时信号传输给所述处理器；
在所述第二设备503上设置的第二超时监测器5031生成第二超时信号的情况下，所述第二设备503将所述第二超时信号传输给所述处理器；
在所述异常检测电路504生成超时中断信号的情况下，所述异常检测电路504将所述超时中断信号传输给所述处理器；
所述处理器基于所述第一超时信号、所述第二超时信号以及所述超时中断信号，确定所述异常检测电路504的准确度。
在又一实施例中，所述第一设备502上设置有第一端口，所述第一设备502通过所述第一端口与所述异常检测电路504连接，第二设备503上设置有第二端口，所述第二设备503通过所述第二端口与所述异常检测电路504连接。
在又一实施例中，所述第一超时监测器5021用于监测第一传输时长是否大于第一预设时长，其中，所述第一传输时长为所述验证信号经过所述第一端口之后以及未接收到所述第二设备503基于所述验证信号返回的反馈信号的时长，在所述第一传输时长大于所述第一预设时长的情况下，生成所述第一超时信号；
所述第二超时监测器5031用于监测第二传输时长是否大于第二预设时长，其中，所述第二传输时长为所述第一设备502发出的验证信号全部经过所述第二端口的时长，在所述第二传输时长大于所述第二预设时长的情况下，生成所述第二超时信号；
所述异常检测电路504在所述第一传输时长大于所述第一预设时长的情况下或在所述第二传输时长大于所述第二预设时长的情况下，生成所述超时中断信号。
在又一实施例中，处理器501还用于：
在接收到所述第一超时信号或所述第二超时信号，以及未接收到所述超时中断信号的情况下，确定所述异常检测电路504不准确；
在接收到所述第一超时信号或所述第二超时信号，以及接收到所述超时中断信号的情况下，确定所述异常检测电路504准确。
在又一实施例中，处理器501还用于：
接收序列器传输的所述验证信号；
基于所述验证信号确定所述第一预设时长和所述第二预设时长。
在又一实施例中，处理器501还用于：
记录所述第一端口和所述第二端口传输的验证信号的第一数值；
基于所述第一数值和第二数值确定所述验证完成率，其中，所述第二数值为验证信号库中验证信号的数值；
在所述验证完成率小于阈值的情况下，持续接收验证信号，直至所述验证完成率大于或等于所述阈值。
在又一实施例中，处理器501还用于：
接收序列器传输的所述验证信号；
启动所述第一设备502、所述第二设备503以及所述异常检测电路504。
在又一实施例中，处理器501还用于：
在预设时间段内未接收到验证信号或接收到停止验证指令，关闭所述第一设备502、所述第二设备503以及所述异常检测电路504。
本申请实施例中，利用第一设备、第二设备以及异常检测电路传输验证信号的同时，利用第一设备上设置的第一超时监测器生成第一超时信号，利用第二设备上设置的第二超时监测器生成第二超时信号，以及利用异常检测电路生成超时中断信号，并基于第一超时信号、第二超时信号以及超时中断信号，确定异常检测电路的准确度，也即能够有效地验证异常检测电路检测验证信号的准确度，该验证信号符合AXI总线传输协议，并且，还能够避免异常检测电路无法传输验证信号导致的运行异常，确保了验证效率以及避免了资源浪费。
本申请实施例提供了一种存储介质，该存储介质为计算机可读介质，存储有计算机程序，该计算机程序被处理器执行时实现本申请任意实施例提供的方法，包括如下步骤S11至S13：
S11，控制第一设备、第二设备以及异常检测电路传输验证信号，其中，所述验证信号符合AXI总线传输协议；
S12，接收所述第一设备传输的第一超时信号、所述第二设备传输的第二超时信号以及超时中断信号，其中，所述第一超时信号为所述第一设备上设置的第一超时监测器生成的，所述第二超时信号为所述第二设备上设置的第二超时监测器生成的，所述超时中断信号为所述异常检测电路生成并传输的；
S13，基于所述第一超时信号、所述第二超时信号以及所述超时中断信号，确定所述异常检测电路的准确度。
本申请实施例中，利用第一设备、第二设备以及异常检测电路传输验证信号的同时，利用第一设备上设置的第一超时监测器生成第一超时信号，利用第二设备上设置的第二超时监测器生成第二超时信号，以及利用异常检测电路生成超时中断信号，并基于第一超时信号、第二超时信号以及超时中断信号，确定异常检测电路的准确度，也即能够有效地验证异常检测电路检测验证信号的准确度，该验证信号符合AXI总线传输协议，并且，还能够避免异常检测电路无法传输验证信号导致的运行异常，确保了验证效率以及避免了资源浪费。
本申请实施例提供了一种电子设备，该电子设备的结构示意图可以如图6所示，至少包括存储器601和处理器602，存储器601上存储有计算机程序，处理器602在执行存储器601上的计算机程序时实现本申请任意实施例提供的方法。示例性的，电子设备计算机程序步骤如下S21至S23：
S21，控制第一设备、第二设备以及异常检测电路传输验证信号，其中，所述验证信号符合AXI总线传输协议；
S22，接收所述第一设备传输的第一超时信号、所述第二设备传输的第二超时信号以及超时中断信号，其中，所述第一超时信号为所述第一设备上设置的第一超时监测器生成的，所述第二超时信号为所述第二设备上设置的第二超时监测器生成的，所述超时中断信号为所述异常检测电路生成并传输的；
S23，基于所述第一超时信号、所述第二超时信号以及所述超时中断信号，确定所述异常检测电路的准确度。
本申请实施例中，利用第一设备、第二设备以及异常检测电路传输验证信号的同时，利用第一设备上设置的第一超时监测器生成第一超时信号，利用第二设备上设置的第二超时监测器生成第二超时信号，以及利用异常检测电路生成超时中断信号，并基于第一超时信号、第二超时信号以及超时中断信号，确定异常检测电路的准确度，也即能够有效地验证异常检测电路检测验证信号的准确度，该验证信号符合AXI总线传输协议，并且，还能够避免异常检测电路无法传输验证信号导致的运行异常，确保了验证效率以及避免了资源浪费。
应理解，在本申请实施例中，处理器可以是中央处理单元（Central ProcessingUnit，简称CPU），该处理器还可以是其他通用处理器、数字信号处理器（Digital SignalProcessing，简称DSP）、专用集成电路（Application Specific Integrated Circuit，简称ASIC）、现成可编程门阵列（Field－Programmable Gate Array，简称FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。
还应理解，本发明实施例中提及的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器（Read Only Memory，简称ROM）、可编程只读存储器（Programmable ROM，简称PROM）、可擦除可编程只读存储器(Erasable PROM，简称EPROM）、电可擦除可编程只读存储器(Electrically EPROM，简称EEPROM)或闪存。易失性存储器可以是随机存取存储器(RandomAccess Memory，简称RAM），其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器（Static RAM，简称SRAM）、动态随机存取存储器(Dynamic RAM，简称DRAM）、同步动态随机存取存储器（Synchronous DRAM，简称SDRAM）、双倍数据速率同步动态随机存取存储器（Double Data Rate SDRAM，简称DDR SDRAM）、增强型同步动态随机存取存储器(Enhanced SDRAM，简称ESDRAM）、同步连接动态随机存取存储器（Synch link DRAM，简称SLDRAM）和直接内存总线随机存取存储器（Direct Rambus RAM，简称DR RAM）。
需要说明的是，当处理器为通用处理器、DSP、ASIC、FPGA或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件时，存储器（存储模块）集成在处理器中。
应注意，本文描述的存储器旨在包括但不限于这些和任意其它适合类型的存储器。
该总线除包括数据总线之外，还可以包括电源总线、控制总线和状态信号总线等。但是为了清楚说明起见，在图中将各种总线都标为总线。
还应理解，本文中涉及的第一、第二、第三、第四以及各种数字编号仅为描述方便进行的区分，并不用来限制本申请的范围。
应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。为避免重复，这里不再详细描述。
在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各种说明性逻辑块（illustrative logical block，简称ILB）和步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线（例如同轴电缆、光纤、数字用户线）或无线（例如红外、无线、微波等）方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，（例如，软盘、硬盘、磁带）、光介质（例如，DVD）、或者半导体介质（例如固态硬盘）等。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种针对AXI总线传输的异常检测电路的验证方法，应用于处理器，所述验证方法包括：
控制第一设备、第二设备以及异常检测电路传输验证信号，其中，所述验证信号符合AXI总线传输协议；
接收所述第一设备传输的第一超时信号、所述第二设备传输的第二超时信号以及超时中断信号，其中，所述第一超时信号为所述第一设备上设置的第一超时监测器生成的，所述第二超时信号为所述第二设备上设置的第二超时监测器生成的，所述超时中断信号为所述异常检测电路生成并传输的；
基于所述第一超时信号、所述第二超时信号以及所述超时中断信号，确定所述异常检测电路的准确度；
其中，所述处理器与所述第一设备、所述第二设备以及所述异常检测电路均连接，所述第一设备和所述第二设备与所述异常检测电路均连接，所述第一设备与所述第二设备相互连接。
2.根据权利要求1所述的验证方法，所述第一设备上设置有第一端口，所述第一设备通过所述第一端口与所述异常检测电路连接，第二设备上设置有第二端口，所述第二设备通过所述第二端口与所述异常检测电路连接。
3.根据权利要求2所述的验证方法，还包括：
所述第一超时监测器用于监测第一传输时长是否大于第一预设时长，其中，所述第一传输时长为所述验证信号经过所述第一端口之后以及未接收到所述第二设备基于所述验证信号返回的反馈信号的时长，在所述第一传输时长大于所述第一预设时长的情况下，生成所述第一超时信号；
所述第二超时监测器用于监测第二传输时长是否大于第二预设时长，其中，所述第二传输时长为所述第一设备发出的验证信号全部经过所述第二端口的时长，在所述第二传输时长大于所述第二预设时长的情况下，生成所述第二超时信号；
所述异常检测电路在所述第一传输时长大于所述第一预设时长的情况下或在所述第二传输时长大于所述第二预设时长的情况下，生成所述超时中断信号。
4.根据权利要求3所述的验证方法，所述基于所述第一超时信号、所述第二超时信号以及所述超时中断信号，确定所述异常检测电路的准确度，包括：
在接收到所述第一超时信号或所述第二超时信号，以及未接收到所述超时中断信号的情况下，确定所述异常检测电路不准确；
在接收到所述第一超时信号或所述第二超时信号，以及接收到所述超时中断信号的情况下，确定所述异常检测电路准确。
5.根据权利要求3所述的验证方法，还包括：
接收序列器传输的所述验证信号；
基于所述验证信号确定所述第一预设时长和所述第二预设时长。
6.根据权利要求2所述的验证方法，还包括：
记录所述第一端口和所述第二端口传输的验证信号的第一数值；
基于所述第一数值和第二数值确定验证完成率，其中，所述第二数值为验证信号库中验证信号的数值；
在所述验证完成率小于阈值的情况下，持续接收验证信号，直至所述验证完成率大于或等于所述阈值。
7.根据权利要求1所述的验证方法，还包括：
接收序列器传输的所述验证信号；
启动所述第一设备、所述第二设备以及所述异常检测电路。
8.根据权利要求1所述的验证方法，还包括：
在预设时间段内未接收到验证信号或接收到停止验证指令，关闭所述第一设备、所述第二设备以及所述异常检测电路。
9.一种针对AXI总线传输的异常检测电路的验证平台，包括：
处理器控制第一设备、第二设备以及异常检测电路传输验证信号，其中，所述验证信号符合AXI总线传输协议；
在所述第一设备上设置的第一超时监测器生成第一超时信号的情况下，所述第一设备将所述第一超时信号传输给所述处理器；
在所述第二设备上设置的第二超时监测器生成第二超时信号的情况下，所述第二设备将所述第二超时信号传输给所述处理器；
在所述异常检测电路生成超时中断信号的情况下，所述异常检测电路将所述超时中断信号传输给所述处理器；
所述处理器基于所述第一超时信号、所述第二超时信号以及所述超时中断信号，确定所述异常检测电路的准确度；
其中，所述处理器与所述第一设备、所述第二设备以及所述异常检测电路均连接，所述第一设备和所述第二设备与所述异常检测电路均连接，所述第一设备与所述第二设备相互连接。
10.一种电子设备，包括：处理器和存储器，所述存储器存储有所述处理器可执行的机器可读指令，当电子设备运行时，所述处理器与所述存储器之间通过总线通信，所述机器可读指令被所述处理器执行时执行如权利要求1至8中任意一项所述的异常检测电路的验证方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311086596.7A CN116820866B (zh) | 2023-08-28 | 2023-08-28 | 针对axi总线传输的异常检测电路的验证方法及平台 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311086596.7A CN116820866B (zh) | 2023-08-28 | 2023-08-28 | 针对axi总线传输的异常检测电路的验证方法及平台 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116820866A CN116820866A (zh) | 2023-09-29 |
| CN116820866B true CN116820866B (zh) | 2023-11-28 |
Family
ID=88122447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311086596.7A Active CN116820866B (zh) | 2023-08-28 | 2023-08-28 | 针对axi总线传输的异常检测电路的验证方法及平台 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116820866B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003173362A (ja) * | 2001-12-06 | 2003-06-20 | Canon Inc | システムｌｓｉの検証装置 |
| CN104917645A (zh) * | 2015-04-17 | 2015-09-16 | 浪潮电子信息产业股份有限公司 | 一种在线检测报文传输超时的方法与装置 |
| CN115695234A (zh) * | 2022-10-14 | 2023-02-03 | 华东计算技术研究所（中国电子科技集团公司第三十二研究所） | PCIe总线网络接口卡的系统级验证平台 |
| CN116048051A (zh) * | 2023-01-17 | 2023-05-02 | 重庆赛力斯新能源汽车设计院有限公司 | 超时时间验证方法、装置、设备以及存储介质 |
| CN116594815A (zh) * | 2023-04-17 | 2023-08-15 | 篆芯半导体(南京)有限公司 | 采用axi总线接口的rtl代码自动化验证方法、系统、存储介质及终端 |
-
2023
- 2023-08-28 CN CN202311086596.7A patent/CN116820866B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003173362A (ja) * | 2001-12-06 | 2003-06-20 | Canon Inc | システムｌｓｉの検証装置 |
| CN104917645A (zh) * | 2015-04-17 | 2015-09-16 | 浪潮电子信息产业股份有限公司 | 一种在线检测报文传输超时的方法与装置 |
| CN115695234A (zh) * | 2022-10-14 | 2023-02-03 | 华东计算技术研究所（中国电子科技集团公司第三十二研究所） | PCIe总线网络接口卡的系统级验证平台 |
| CN116048051A (zh) * | 2023-01-17 | 2023-05-02 | 重庆赛力斯新能源汽车设计院有限公司 | 超时时间验证方法、装置、设备以及存储介质 |
| CN116594815A (zh) * | 2023-04-17 | 2023-08-15 | 篆芯半导体(南京)有限公司 | 采用axi总线接口的rtl代码自动化验证方法、系统、存储介质及终端 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116820866A (zh) | 2023-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8745724B2 (en) | Methods of on-chip memory partitioning and secure access violation checking in a system-on-chip | |
| US9146797B2 (en) | Method for ensuring remediation of hung multiplexer bus channels | |
| EP2474915A1 (en) | Device identifier selection | |
| TW201734881A (zh) | 透過匯流排安全存取周邊裝置之裝置及方法 | |
| CN112527705B (zh) | 一种PCIe DMA数据通路的验证方法、装置及设备 | |
| CN107025203B (zh) | 第一板卡、第二板卡及一种设备 | |
| US10223318B2 (en) | Hot plugging peripheral connected interface express (PCIe) cards | |
| TWI533160B (zh) | 電子系統、電子裝置及其存取認證方法 | |
| CN112765082B (zh) | 多主机仲裁方法、装置和可读存储介质 | |
| WO2017172051A1 (en) | Method and apparatus to coordinate and authenticate requests for data | |
| CN111191214A (zh) | 一种嵌入式处理器及数据保护方法 | |
| CN116820866B (zh) | 针对axi总线传输的异常检测电路的验证方法及平台 | |
| US8391162B2 (en) | Apparatus and method for testing SMNP cards | |
| US20140169369A1 (en) | Unified System Networking With CEE-PCIE Tunneling | |
| US10095643B2 (en) | Direct memory access control device for at least one computing unit having a working memory | |
| US20080244129A1 (en) | Master device of two-wire bus providing release function for clock line and method thereof | |
| US7945714B2 (en) | Apparatus and method of tracing descriptors in host controller | |
| CN111949470A (zh) | 一种芯片验证方法、装置、电子设备及存储介质 | |
| US8671267B2 (en) | Monitoring processing time in a shared pipeline | |
| KR20190037690A (ko) | 버스 시스템 | |
| CN114296976A (zh) | 一种i2c通信故障恢复方法及系统 | |
| CN114884768B (zh) | 一种总线空闲状态的检测装置、系统及检测方法 | |
| CN113177014A (zh) | 基于检验方式的串口通讯方法和串口芯片 | |
| US9794120B2 (en) | Managing network configurations in a server system | |
| CN117407343B (zh) | 集成电路总线透传模式下时钟延展的处理方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |