CN111949470A - 一种芯片验证方法、装置、电子设备及存储介质 - Google Patents
一种芯片验证方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN111949470A CN111949470A CN202010862182.9A CN202010862182A CN111949470A CN 111949470 A CN111949470 A CN 111949470A CN 202010862182 A CN202010862182 A CN 202010862182A CN 111949470 A CN111949470 A CN 111949470A
- Authority
- CN
- China
- Prior art keywords
- channel
- request
- verification
- chip
- algorithm module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012795 verification Methods 0.000 title claims abstract description 199
- 238000000034 method Methods 0.000 title claims abstract description 56
- 230000004044 response Effects 0.000 claims abstract description 27
- 241001522296 Erithacus rubecula Species 0.000 claims description 29
- 238000010586 diagram Methods 0.000 description 8
- 230000005284 excitation Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 206010063385 Intellectualisation Diseases 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
本申请提供一种芯片验证方法、装置、电子设备及存储介质。该方法包括：验证平台向芯片发送第一预设通道的第一验证请求，并强制拉取循环仲裁算法模块对应的第二预设通道的信号，以使循环仲裁算法模块接收到第一预设通道的请求和所述第二预设通道的请求；验证平台接收芯片发送的第一验证结果，第一验证结果包括循环仲裁算法模块根据当前通道信号优先级确定响应的目标通道对应的请求以及响应结果，以实现对芯片验证。本申请实施例通过上述方式能够覆盖到循环仲裁模块同时接收到多个通道发送的请求的场景，从而更加全面的对芯片进行验证。
Description
技术领域
本申请涉及芯片验证技术领域，具体而言，涉及一种芯片验证方法、装置、电子设备及存储介质。
背景技术
随着人工智能AI等新技术的不断涌现，人机交互以及智能化要求越来越高，芯片的功能将会越来越复杂。从设计角度而言，系统级芯片SOC可以定义基于内核模块的复用技术，利用现成的内核可快速开发高性能复杂芯片，功能角度而言，SOC可将整个系统集成在一颗芯片上，使产品性能大大提高，体积显著缩小。
由于一个芯片上集成了很多功能，在研发出芯片后需要对该芯片进行验证，以保证流片前设计代码功能正确。以对USB3.0芯片进行验证为例，在USB3.0芯片中包括有循环仲裁算法模块，为了能够对USB3.0芯片中的循环仲裁算法模块进行验证，验证人员在验证平台上配置一些验证用例，并通过验证用例对循环仲裁算法模块进行验证。由于验证平台将验证用例输入到USB3.0芯片的接口处之后，该验证用例需要经过其他组件进行逻辑运算后才能够到达循环仲裁算法模块，因此，到达循环仲裁算法模块的信息很可能与验证平台输出的信息不同。通过多次验证发现，有些场景很难覆盖到，从而导致无法对芯片进行全面验证的问题。
发明内容
本申请实施例的目的在于提供一种芯片验证方法、装置、电子设备及存储介质，用以实现对芯片进行全面的验证。
第一方面，本申请实施例提供一种芯片验证方法，用于对包含循环仲裁算法模块的芯片进行验证，所述方法包括：验证平台向所述芯片发送第一预设通道的第一验证请求，并强制拉取所述循环仲裁算法模块对应的第二预设通道的信号，以使所述循环仲裁算法模块接收到所述第一预设通道的请求和所述第二预设通道的请求；所述验证平台接收所述芯片发送的第一验证结果，所述第一验证结果包括所述循环仲裁算法模块根据当前通道信号优先级确定响应的目标通道对应的请求，以及响应结果，以实现对所述芯片验证；其中，目标通道为所述第一预设通道和所述第二预设通道中的一条通道。
本申请实施例通过验证平台向芯片发送的第一预设通道的第一验证请求的同时，强制拉取循环仲裁算法模块中第二预设通道的信号，从而使得循环仲裁模块同时接收到第一预设通道的请求和第二预设通道的请求，并对接收到的请求进行仲裁，选择其中一个请求进行响应，通过上述方式能够覆盖到循环仲裁模块同时接收到多个通道发送的请求的场景，从而更加全面的对芯片进行验证。
进一步地，所述方法还包括：验证平台向所述芯片发送第三预设通道的第二验证请求，以使所述循环仲裁算法模块接收到对应的请求；接收所述芯片发送的第二验证结果，所述第二验证结果包括所述循环仲裁算法模块根据当前通道信号优先级确定响应目标通道对应的请求，以及响应结果，以实现对所述芯片的验证。验证平台通过只向芯片发送第二验证请求能够满足一些场景的验证需求。
第二方面，本申请实施例提供一种芯片验证方法，用于对包含循环仲裁算法模块的芯片进行验证，所述方法包括：所述芯片接收验证平台发送的第一预设通道的第一验证请求，并根据所述验证平台强制拉取所述循环仲裁算法模块对应的第二预设通道的信号，以使所述循环仲裁算法模块接收到所述第一预设通道的请求和第二预设通道的请求；所述芯片中的循环仲裁算法模块根据当前通道优先级确定目标通道，并响应所述目标通道对应的请求；其中，所述目标通道为所述第一预设通道和所述第二预设通道中的一条通道；所述芯片向所述验证平台发送第一验证结果，所述第一验证结果包括所述循环仲裁算法模块响应的所述目标通道对应的请求，以及响应结果，以实现对所述芯片的验证。
本申请实施例通过验证平台向芯片发送的第一预设通道的第一验证请求的同时，强制拉取循环仲裁算法模块中第二预设通道的信号，从而使得循环仲裁模块同时接收到第一预设通道的请求和第二预设通道的请求，并对接收到的请求进行仲裁，选择其中一个请求进行响应，通过上述方式能够覆盖到循环仲裁模块同时接收到多个通道发送的请求的场景，从而更加全面的对芯片进行验证。
进一步地，在响应所述目标通道对应的请求之后，所述方法还包括：所述芯片将所述目标通道对应的优先级置为最低级。以实现对请求的循环仲裁。
进一步地，所述根据当前通道优先级确定目标通道，包括：所述芯片中的循环仲裁算法模块将当前通道优先级中最高优先级对应的通道作为目标通道。
进一步地，所述方法还包括：所述芯片接收所述验证平台发送的第三预设通道的第二验证请求，以使所述循环仲裁算法模块接收到对应的请求；所述芯片中的循环仲裁算法模块根据当前通道优先级确定目标通道，并响应所述目标通道对应的请求；所述芯片向所述验证平台发送第二验证结果，所述第二验证结果包括所述循环仲裁算法模块响应的所述目标通道对应的请求，以及响应结果，以实现对所述芯片的验证。通过接收验证平台发送的第二验证请求能够满足一些场景的验证需求。
第三方面，本申请实施例提供一种芯片验证装置，用于对包含循环仲裁算法模块的芯片进行验证，所述装置包括：请求发送模块，用于向所述芯片发送第一预设通道的第一验证请求，并强制拉取所述循环仲裁算法模块对应的第二预设通道的信号，以使所述循环仲裁算法模块接收到所述第一预设通道的请求和所述第二预设通道的请求；结果接收模块，用于接收所述芯片发送的第一验证结果，所述第一验证结果包括所述循环仲裁算法模块根据当前通道信号优先级确定响应的目标通道对应的请求，以及响应结果，以实现对所述芯片验证；其中，目标通道为所述第一预设通道和所述第二预设通道中的一条通道。
第四方面，本申请实施例提供一种芯片验证装置，用于对包含循环仲裁算法模块的芯片进行验证，所述装置包括：请求接收模块，用于接收验证平台发送的第一预设通道的第一验证请求，并根据所述验证平台强制拉取所述循环仲裁算法模块对应的第二预设通道的信号，以使所述循环仲裁算法模块接收到所述第一预设通道的请求和第二预设通道的请求；通道确定模块，用于中的循环仲裁算法模块根据当前通道优先级确定目标通道，并响应所述目标通道对应的请求；其中，所述目标通道为所述第一预设通道和所述第二预设通道中的一条通道；结果发送模块，用于向所述验证平台发送第一验证结果，所述第一验证结果包括所述循环仲裁算法模块响应的所述目标通道对应的请求，以及响应结果，以实现对所述芯片的验证。
第五方面，本申请实施例提供一种电子设备，包括：处理器、存储器和总线，其中，所述处理器和所述存储器通过所述总线完成相互间的通信；所述存储器存储有可被所述处理器执行的程序指令，所述处理器调用所述程序指令能够执行第一方面或第二方面的方法。
第六方面，本申请实施例提供一种非暂态计算机可读存储介质，包括：所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令使所述计算机执行第一方面或第二方面的方法。
本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例了解。本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种芯片验证架构示意图；
图2为本申请实施例提供的一种芯片验证方法流程示意图；
图3为本申请实施例提供的另一种芯片验证方法流程示意图；
图4为本申请实施例提供的另一场景下的芯片验证方法流程示意图；
图5为本申请实施例提供的又一场景下的芯片验证方法流程示意图；
图6为本申请实施例提供的一种芯片验证装置结构示意图；
图7为本申请实施例提供的另一种芯片验证装置结构示意图；
图8为本申请实施例提供的电子设备实体结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
统一验证方法学(Universal Verification Methodology，简称为UVM)是芯片验证中的典型代表。UVM架构中最主要的复用单元是总线代理(Agent)，验证人员通过编写序列器(sequencer)中的序列(Sequence)生成事务级的包(transaction)，并通过驱动器(Driver)转换为接口激励信号作用于总线接口，同时监视器(Monitor)收集总线信号，转换回事务级的包，并发送至计分板(scoreboard)进行自动化比对。
在进行芯片验证时，将UVM系统与被测试设备(DUT)进行通信连接，UVM系统将生成的激励信号发送给DUT，DUT根据激励信息执行相应的操作，并将操作的执行结果返回给UVM系统，以实现对DUT的验证。
以对USB3.0中的循环仲裁算法模块为例，由于UVM系统与循环仲裁算法模块之间有一定的距离，也就是说，UVM系统发出的激励信号到USB3.0的接口中后，在USB3.0内部经过了多个组件的逻辑运算后将信号发送到循环仲裁算法模块。由于循环仲裁算法模块接收到的信号是经过逻辑运算后的，所以该信号可能与激励信号并不相同，因此，UVM系统没有办法精确设定序列去确保哪些请求会同时到达循环仲裁算法模块中。例如：USB3.0芯片中包括三个通道：直接内存访问通道(Direct Memory Access Channel，DMA)，用于传输DMA请求，即包括TXQ、RXQ和EP0，UVM系统同时发送三个通道的请求，那么这三个通道的请求只能随机到达循环仲裁算法模块中，并且经过多次验证发现，其中任意两个通道的请求同时到达循环仲裁算法模块的几率将非常小，三个通道的请求同时到达循环仲裁算法模块的几率更小。所以，多个通道请求的到达循环仲裁算法模块的场景将覆盖不到。
基于此，本申请实施例提供了一种芯片验证方法，该方法能够验证包含循环仲裁算法模块的芯片。为了便于理解，本申请实施例先对循环仲裁算法模块的运行原理进行介绍：
循环仲裁算法模块分为两种模式：
第一种：假设预先配置的通道请求的优先级由高到低为：A通道的读请求、A通道的写请求、B通道的读请求、B通道的写请求、C通道的读请求、C通道的写请求。假设循环仲裁算法模块先接收到A通道的读请求，由于只接收到这一个请求，循环仲裁算法模块会响应该请求；如果循环仲裁算法模块再接收到A通道的读请求和B通道的写请求，由于A通道的读请求的优先级大于B通道的写请求，此时，循环仲裁算法模块会响应优先级高的A通道的读请求。因此，该循环仲裁模块的运算模式：在接收到一个请求时，便响应该请求；若接收到多个请求，则按照上述优先级排序，响应优先级最高的请求。
第二种：假设初始的通道请求的优先级由高到低为：A通道的读请求、A通道的写请求、B通道的读请求、B通道的写请求、C通道的读请求、C通道的写请求。假设循环仲裁算法模块先接收到A通道的读请求，由于只接收到这一个请求，循环仲裁算法模块会响应该请求，在响应了A通道的读请求后，将A通道的读请求的优先级降为最低，此时的优先级由高到低的排序为：A通道的写请求、B通道的读请求、B通道的写请求、C通道的读请求、C通道的写请求、A通道的读请求。当循环仲裁算法模块再接收到A通道的读请求和B通道的写请求后，根据最新的优先级排序可知B通道的写请求的优先级高于A通道的读请求，因此，循环仲裁算法模块会响应B通道的写请求。由此可知，循环仲裁算法模块的运算原理为：在接收到一个请求时，便响应该请求，并且将该请求对应的优先级降为最低；当接收到多个请求时，利用最新的优先级排序确定要响应的请求。
本申请实施例提供的芯片验证方法用于对包含第二种循环仲裁算法模块的芯片进行验证。图1为本申请实施例提供的一种芯片验证架构示意图，如图1所示，包括验证平台101和被验证的芯片102，为了便于理解，被验证的芯片102采用USB3.0芯片，在USB3.0芯片中包含有循环仲裁算法模块，当然，还包括其他模块，本申请实施例在此不多介绍。USB3.0芯片提供了三条DMA通道，每个DMA通道又分为读和写两种，因此，验证平台101到USB3.0芯片102中共有6条通道。可以理解的是，通道的种类及个数可以根据具体的被验证的芯片确定，此处只是一种示例，具体以被验证芯片实际所提供的通道种类及个数为准。
在验证时，验证平台可以通过这6条通道中的至少一条向USB3.0芯片的外部接口发送请求，也可以在向USB3.0芯片发送请求的同时，强制拉取USB3.0芯片中循环仲裁算法模块的外部接口的信号，从而，对于循环仲裁算法模块来说，可以同时接收到多个通道的请求。
具体验证方法如图2所示，为了便于描述，仍以对图1中的USB3.0芯片进行验证为例，方法包括：
步骤201：验证平台向所述芯片发送第一预设通道的第一验证请求，并强制拉取所述循环仲裁算法模块对应的第二预设通道的信号，以使所述循环仲裁算法模块接收到所述第一预设通道的请求和所述第二预设通道的请求。
其中，第一预设通道为芯片提供的多个通道中的一个或多个，即USB3.0芯片与验证平台通信连接的6个通道中的至少一个。第一验证请求可以为通过不同的通道发送的请求。因此，第一预设通道可以包括至少一条通道，相应的，第一验证请求也可以包括至少一个请求，例如可以分别通过TXQ DMA read和EP0 DMA read发送第一验证请求，也可以只通过RXQ DMA write发送第一验证请求。另外，验证平台可以发送第一验证请求，并强制拉取循环仲裁算法模块对应的第二预设通道的信号，即，将第二预设通道对应的电平信号设置为高电平。其中，第二预设通道也可以为上述6个通道中的至少一个，并且，第二预设通道与第一预设通道为不同的通道。例如：验证平台通过EP0 DMA read发送第一验证请求，并强制将循环仲裁算法模块外部接口中TXQ DMA read和RXQ DMA read对应的电平设置为高电平。对于验证平台来说，只通过USB3.0芯片的外部通道发送的EP0 DMA read的请求，但是对于循环仲裁算法模块来说，其接收到了EP0 DMA read、TXQ DMA read和RXQ DMA read分别发送的请求。
应当说明的是，验证平台向芯片发送的第一预设通道的第一验证请求中，若第一预设通道只包括一个通道，那么循环仲裁算法模块接收到的即为该通道对应的第一验证请求；若第一预设通道为多个通道，在经过USB3.0芯片内部逻辑处理后，到达循环仲裁算法模块的请求可能与第一验证请求不同，例如：第一验证请求为TXQ DMA read和RXQ DMA read分别对应的请求，但是循环仲裁算法模块可能只接收到TXQ DMA read的请求，当然，也可能同时接收到TXQ DMA read和RXQ DMA read分别对应的请求。
步骤202：所述验证平台接收所述芯片发送的第一验证结果，所述第一验证结果包括所述循环仲裁算法模块根据当前通道信号优先级确定响应的目标通道对应的请求，以及响应结果，以实现对所述芯片验证；其中，目标通道为所述第一预设通道和所述第二预设通道中的一条通道。
在具体的实施过程中，USB3.0芯片中的循环仲裁算法模块接收到第一预设通道的请求和第二预设通道的请求后，根据优先级排序从接收到的请求对应的第一预设通道和第二预设通道中选择优先级最高的通道作为目标通道，并响应该目标通道的请求。
验证平台接收芯片发送的第一验证结果，该第一验证结果包括循环仲裁算法模块最终响应了哪个通道的请求，以及对应的响应结果。从而实现了循环仲裁算法模块在接收到多个通道分别发送的请求后的处理结果。
本申请实施例通过验证平台向芯片发送的第一预设通道的第一验证请求的同时，强制拉取循环仲裁算法模块中第二预设通道的信号，从而使得循环仲裁模块同时接收到第一预设通道的请求和第二预设通道的请求，并对接收到的请求进行仲裁，选择其中一个请求进行响应，通过上述方式能够覆盖到循环仲裁模块同时接收到多个通道发送的请求的场景，从而更加全面的对芯片进行验证。
在上述实施例的基础上，所述方法还包括：
验证平台向所述芯片发送第三预设通道的第二验证请求，以使所述循环仲裁算法模块接收到对应的请求；
接收所述芯片发送的第二验证结果，所述第二验证结果包括所述循环仲裁算法模块根据当前通道信号优先级确定响应目标通道对应的请求，以及响应结果，以实现对所述芯片的验证。
在具体的实施过程中，验证平台除了通过通道向USB3.0芯片发送请求，并强制拉取循环仲裁算法模块外部接口的信号外，还可以只通过通道向USB3.0芯片发送请求。本申请实施例将只通过通道向USB3.0芯片发送的请求称为第二验证请求，并且，将该通道称为第三预设通道，可以理解的是，第三预设通道也为上述6个通道中的至少一个。可以理解的是，验证平台发出的第二验证请求与循环仲裁算法模块接收到的请求可能相同也可能不同，例如：若验证平台向USB3.0芯片发送的第三预设通道的第二验证请求包括RXQ DMAread的请求、RXQ DMA write的请求和EP0 DMA read的请求，在经过USB3.0芯片内部逻辑处理后，最终到达循环仲裁算法模块中的请求只包括上述三个请求中的其中一个或多个。若验证平台向USB3.0芯片发送的第三预设通道的第二验证请求包括RXQ DMA write的请求，那么循环仲裁算法模块接收到的请求就为该RXQ DMA write的请求。
若循环仲裁算法模块接收到一个通道的请求，那么直接响应该请求；若循环仲裁算法模块接收到多个通道的请求，那么根据当前的通道信号优先级确定目标通道，并响应目标通道对应的请求。
本申请实施例通过只向芯片发送第二验证请求能够满足一些场景的验证需求。
图3为本申请实施例提供的另一种芯片验证方法流程示意图，如图3所示，包括：
步骤301：验证平台发送TXQ DMA write请求；验证平台向芯片发送TXQ DMA write请求；
步骤302：循环仲裁算法模块响应请求；芯片中的循环仲裁算法模块响应该TXQDMA write请求，并将TXQ DMA write对应的优先级设为最低优先级；
步骤303：验证平台发送RXQ DMA write请求；验证平台向芯片发送RXQ DMA write请求；
步骤304：循环仲裁算法模块响应请求；芯片中的循环仲裁算法模块响应该RXQDMA write请求，并将RXQ DMA write对应的优先级设为最低优先级；
步骤305：验证平台发送EP0 DMA write请求，并同时强制拉取TXQ DMA write请求信号和RXQ DMA write请求信号；此时，循环仲裁算法模块接收到RXQ DMA write请求、TXQDMA write请求和EP0 DMA write请求；
步骤306：循环仲裁算法模块响应请求；由于RXQ DMA write请求、TXQ DMA write请求都已经被执行过，其优先级低于EP0 DMA write的优先级，因此，循环仲裁算法模块响应EP0 DMA write请求。
为了便于理解，本申请实施例还提供了另一场景下的芯片验证方法，如图4所示，包括：
步骤401：验证平台发送TXQ DMA write请求；验证平台向芯片发送TXQ DMA write请求；
步骤402：循环仲裁算法模块响应请求；芯片中的循环仲裁算法模块响应该TXQDMA write请求，并将TXQ DMA write对应的优先级设为最低优先级；
步骤403：验证平台发送RXQ DMA write请求，并同时强制拉取TXQ DMA write请求信号；此时，循环仲裁算法模块接收到RXQ DMA write请求和TXQ DMA write请求；
步骤404：循环仲裁算法模块响应请求；由于TXQ DMA write请求已经被执行过，其优先级低于RXQ DMA write的优先级，因此，循环仲裁算法模块响应RXQ DMA write请求。
本申请实施例还提供的又一种场景下的芯片验证方法，如图5所示，该方法包括：
步骤501：验证平台发送RXQ DMA write请求，并同时强制拉取TXQ DMA write请求信号；
步骤502：循环仲裁算法模块响应请求；循环仲裁算法模块获取最新的通道信号优先级确定目标通道，若最新的通道信号优先级中RXQ DMA write的优先级高于TXQ DMAwrite，则循环仲裁算法模块响应RXQ DMA write请求，并将RXQ DMA write的优先级置为最低；
步骤503：验证平台发送TXQ DMA write请求；验证平台向芯片发送TXQ DMA write请求；
步骤504：循环仲裁算法模块响应请求；芯片中的循环仲裁算法模块响应该TXQDMA write请求，并将TXQ DMA write对应的优先级设为最低优先级。
应当说明的是，本申请实施只是提供了上述几种场景，具体的场景可以根据实际需要进行设定，并按照上述方式对芯片进行验证，此处不再赘述。
本申请实施例通过验证平台向芯片发送的第一预设通道的第一验证请求的同时，强制拉取循环仲裁算法模块中第二预设通道的信号，从而使得循环仲裁模块同时接收到第一预设通道的请求和第二预设通道的请求，并对接收到的请求进行仲裁，选择其中一个请求进行响应，通过上述方式能够覆盖到循环仲裁模块同时接收到多个通道发送的请求的场景，从而更加全面的对芯片进行验证。
图6为本申请实施例提供的一种芯片验证装置结构示意图，该装置可以是电子设备上的模块、程序段或代码。应理解，该装置与上述图2方法实施例对应，能够执行图2方法实施例涉及的各个步骤，该装置具体的功能可以参见上文中的描述，为避免重复，此处适当省略详细描述。该装置包括：请求发送模块601和结果接收模块602，其中：
请求发送模块601用于向所述芯片发送第一预设通道的第一验证请求，并强制拉取所述循环仲裁算法模块对应的第二预设通道的信号，以使所述循环仲裁算法模块接收到所述第一预设通道的请求和所述第二预设通道的请求；结果接收模块602用于接收所述芯片发送的第一验证结果，所述第一验证结果包括所述循环仲裁算法模块根据当前通道信号优先级确定响应的目标通道对应的请求，以及响应结果，以实现对所述芯片验证；其中，目标通道为所述第一预设通道和所述第二预设通道中的一条通道。
在上述实施例的基础上，该装置还包括第二验证请求发送模块和验证结果接收模块；
第二验证请求发送模块用于向所述芯片发送第三预设通道的第二验证请求，以使所述循环仲裁算法模块接收到对应的请求；验证结果接收模块用于接收所述芯片发送的第二验证结果，所述第二验证结果包括所述循环仲裁算法模块根据当前通道信号优先级确定响应目标通道对应的请求，以及响应结果，以实现对所述芯片的验证。
图7为本申请实施例提供的另一种芯片验证装置结构示意图，包括请求接收模块701、通道确定模块702和结果发送模块703，其中：
请求接收模块701用于接收验证平台发送的第一预设通道的第一验证请求，并根据所述验证平台强制拉取所述循环仲裁算法模块对应的第二预设通道的信号，以使所述循环仲裁算法模块接收到所述第一预设通道的请求和第二预设通道的请求；通道确定模块702用于中的循环仲裁算法模块根据当前通道优先级确定目标通道，并响应所述目标通道对应的请求；其中，所述目标通道为所述第一预设通道和所述第二预设通道中的一条通道；结果发送模块703用于向所述验证平台发送第一验证结果，所述第一验证结果包括所述循环仲裁算法模块响应的所述目标通道对应的请求，以及响应结果，以实现对所述芯片的验证。
在上述实施例的基础上，该装置还包括优先级调整模块，用于：
将所述目标通道对应的优先级置为最低级。
在上述实施例的基础上，通道确定模块702具体用于：
将当前通道优先级中最高优先级对应的通道作为目标通道。
在上述实施例的基础上，该装置还包括第二验证请求接收模块，目标通道确定模块和第二验证结果发送模块；
第二验证请求接收模块用于接收所述验证平台发送的第三预设通道的第二验证请求，以使所述循环仲裁算法模块接收到对应的请求；
目标通道确定模块用于根据当前通道优先级确定目标通道，并响应所述目标通道对应的请求；
第二验证结果发送模块用于向所述验证平台发送第二验证结果，所述第二验证结果包括所述循环仲裁算法模块响应的所述目标通道对应的请求，以及响应结果，以实现对所述芯片的验证。
图8为本申请实施例提供的电子设备实体结构示意图，如图8所示，所述电子设备，包括：处理器(processor)801、存储器(memory)802和总线803；其中，
所述处理器801和存储器802通过所述总线803完成相互间的通信；
所述处理器801用于调用所述存储器802中的程序指令，以执行上述各方法实施例所提供的方法，例如包括：所述芯片发送第一预设通道的第一验证请求，并强制拉取所述循环仲裁算法模块对应的第二预设通道的信号，以使所述循环仲裁算法模块接收到所述第一预设通道的请求和所述第二预设通道的请求；接收所述芯片发送的第一验证结果，所述第一验证结果包括所述循环仲裁算法模块根据当前通道信号优先级确定响应的目标通道对应的请求，以及响应结果，以实现对所述芯片验证；其中，目标通道为所述第一预设通道和所述第二预设通道中的一条通道。
处理器801可以是一种集成电路芯片，具有信号处理能力。上述处理器801可以是通用处理器，包括中央处理器(Central Processing Unit，CPU)、网络处理器(NetworkProcessor，NP)等；还可以是数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。其可以实现或者执行本申请实施例中公开的各种方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
存储器802可以包括但不限于随机存取存储器(Random Access Memory，RAM)，只读存储器(Read Only Memory，ROM)，可编程只读存储器(Programmable Read-OnlyMemory，PROM)，可擦除只读存储器(Erasable Programmable Read-Only Memory，EPROM)，电可擦除只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)等。
本实施例公开一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，计算机能够执行上述各方法实施例所提供的方法，例如包括：所述芯片发送第一预设通道的第一验证请求，并强制拉取所述循环仲裁算法模块对应的第二预设通道的信号，以使所述循环仲裁算法模块接收到所述第一预设通道的请求和所述第二预设通道的请求；接收所述芯片发送的第一验证结果，所述第一验证结果包括所述循环仲裁算法模块根据当前通道信号优先级确定响应的目标通道对应的请求，以及响应结果，以实现对所述芯片验证；其中，目标通道为所述第一预设通道和所述第二预设通道中的一条通道。
本实施例提供一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令使所述计算机执行上述各方法实施例所提供的方法，例如包括：所述芯片发送第一预设通道的第一验证请求，并强制拉取所述循环仲裁算法模块对应的第二预设通道的信号，以使所述循环仲裁算法模块接收到所述第一预设通道的请求和所述第二预设通道的请求；接收所述芯片发送的第一验证结果，所述第一验证结果包括所述循环仲裁算法模块根据当前通道信号优先级确定响应的目标通道对应的请求，以及响应结果，以实现对所述芯片验证；其中，目标通道为所述第一预设通道和所述第二预设通道中的一条通道。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种芯片验证方法，其特征在于，用于对包含循环仲裁算法模块的芯片进行验证，所述方法包括：
验证平台向所述芯片发送第一预设通道的第一验证请求，并强制拉取所述循环仲裁算法模块对应的第二预设通道的信号，以使所述循环仲裁算法模块接收到所述第一预设通道的请求和所述第二预设通道的请求；
所述验证平台接收所述芯片发送的第一验证结果，所述第一验证结果包括所述循环仲裁算法模块根据当前通道信号优先级确定响应的目标通道对应的请求，以及响应结果，以实现对所述芯片验证；其中，目标通道为所述第一预设通道和所述第二预设通道中的一条通道。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
验证平台向所述芯片发送第三预设通道的第二验证请求，以使所述循环仲裁算法模块接收到对应的请求；
接收所述芯片发送的第二验证结果，所述第二验证结果包括所述循环仲裁算法模块根据当前通道信号优先级确定响应目标通道对应的请求，以及响应结果，以实现对所述芯片的验证。
3.一种芯片验证方法，其特征在于，用于对包含循环仲裁算法模块的芯片进行验证，所述方法包括：
所述芯片接收验证平台发送的第一预设通道的第一验证请求，并根据所述验证平台强制拉取所述循环仲裁算法模块对应的第二预设通道的信号，以使所述循环仲裁算法模块接收到所述第一预设通道的请求和第二预设通道的请求；
所述芯片中的循环仲裁算法模块根据当前通道优先级确定目标通道，并响应所述目标通道对应的请求；其中，所述目标通道为所述第一预设通道和所述第二预设通道中的一条通道；
所述芯片向所述验证平台发送第一验证结果，所述第一验证结果包括所述循环仲裁算法模块响应的所述目标通道对应的请求，以及响应结果，以实现对所述芯片的验证。
4.根据权利要求3所述的方法，其特征在于，在响应所述目标通道对应的请求之后，所述方法还包括：
所述芯片将所述目标通道对应的优先级置为最低级。
5.根据权利要求3所述的方法，其特征在于，所述根据当前通道优先级确定目标通道，包括：
所述芯片中的循环仲裁算法模块将当前通道优先级中最高优先级对应的通道作为目标通道。
6.根据权利要求3所述的方法，其特征在于，所述方法还包括：
所述芯片接收所述验证平台发送的第三预设通道的第二验证请求，以使所述循环仲裁算法模块接收到对应的请求；
所述芯片中的循环仲裁算法模块根据当前通道优先级确定目标通道，并响应所述目标通道对应的请求；
所述芯片向所述验证平台发送第二验证结果，所述第二验证结果包括所述循环仲裁算法模块响应的所述目标通道对应的请求，以及响应结果，以实现对所述芯片的验证。
7.一种芯片验证装置，其特征在于，用于对包含循环仲裁算法模块的芯片进行验证，所述装置包括：
请求发送模块，用于向所述芯片发送第一预设通道的第一验证请求，并强制拉取所述循环仲裁算法模块对应的第二预设通道的信号，以使所述循环仲裁算法模块接收到所述第一预设通道的请求和所述第二预设通道的请求；
结果接收模块，用于接收所述芯片发送的第一验证结果，所述第一验证结果包括所述循环仲裁算法模块根据当前通道信号优先级确定响应的目标通道对应的请求，以及响应结果，以实现对所述芯片验证；其中，目标通道为所述第一预设通道和所述第二预设通道中的一条通道。
8.一种芯片验证装置，其特征在于，用于对包含循环仲裁算法模块的芯片进行验证，所述装置包括：
请求接收模块，用于接收验证平台发送的第一预设通道的第一验证请求，并根据所述验证平台强制拉取所述循环仲裁算法模块对应的第二预设通道的信号，以使所述循环仲裁算法模块接收到所述第一预设通道的请求和第二预设通道的请求；
通道确定模块，用于中的循环仲裁算法模块根据当前通道优先级确定目标通道，并响应所述目标通道对应的请求；其中，所述目标通道为所述第一预设通道和所述第二预设通道中的一条通道；
结果发送模块，用于向所述验证平台发送第一验证结果，所述第一验证结果包括所述循环仲裁算法模块响应的所述目标通道对应的请求，以及响应结果，以实现对所述芯片的验证。
9.一种电子设备，其特征在于，包括：处理器、存储器和总线，其中，
所述处理器和所述存储器通过所述总线完成相互间的通信；
所述存储器存储有可被所述处理器执行的程序指令，所述处理器调用所述程序指令能够执行如权利要求1-6任一项所述的方法。
10.一种非暂态计算机可读存储介质，其特征在于，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令被计算机运行时，使所述计算机执行如权利要求1-6任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010862182.9A CN111949470A (zh) | 2020-08-24 | 2020-08-24 | 一种芯片验证方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010862182.9A CN111949470A (zh) | 2020-08-24 | 2020-08-24 | 一种芯片验证方法、装置、电子设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111949470A true CN111949470A (zh) | 2020-11-17 |
Family
ID=73366282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010862182.9A Pending CN111949470A (zh) | 2020-08-24 | 2020-08-24 | 一种芯片验证方法、装置、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111949470A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112417795A (zh) * | 2020-11-19 | 2021-02-26 | 海光信息技术股份有限公司 | 一种电路验证方法、装置、电子设备及存储介质 |
| CN113407408A (zh) * | 2021-06-11 | 2021-09-17 | 海光信息技术股份有限公司 | 数据传输规则验证方法、装置、设备和存储介质 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6678645B1 (en) * | 1999-10-28 | 2004-01-13 | Advantest Corp. | Method and apparatus for SoC design validation |
| US7447817B1 (en) * | 2006-05-09 | 2008-11-04 | Qlogic Corporation | Method and system for processing arbitration requests |
| CN102404183A (zh) * | 2010-09-07 | 2012-04-04 | 中兴通讯股份有限公司 | 仲裁方法和仲裁器 |
| CN102402628A (zh) * | 2010-09-07 | 2012-04-04 | 无锡中星微电子有限公司 | 一种生成SoC验证平台的方法及系统 |
| CN104298628A (zh) * | 2014-09-30 | 2015-01-21 | 中国电子科技集团公司第三十八研究所 | 一种用于并发访问的数据存储器仲裁电路及仲裁方法 |
| US20150220460A1 (en) * | 2014-01-31 | 2015-08-06 | Silicon Laboratories Inc. | Arbitrating direct memory access channel requests |
-
2020
- 2020-08-24 CN CN202010862182.9A patent/CN111949470A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6678645B1 (en) * | 1999-10-28 | 2004-01-13 | Advantest Corp. | Method and apparatus for SoC design validation |
| US7447817B1 (en) * | 2006-05-09 | 2008-11-04 | Qlogic Corporation | Method and system for processing arbitration requests |
| CN102404183A (zh) * | 2010-09-07 | 2012-04-04 | 中兴通讯股份有限公司 | 仲裁方法和仲裁器 |
| CN102402628A (zh) * | 2010-09-07 | 2012-04-04 | 无锡中星微电子有限公司 | 一种生成SoC验证平台的方法及系统 |
| US20150220460A1 (en) * | 2014-01-31 | 2015-08-06 | Silicon Laboratories Inc. | Arbitrating direct memory access channel requests |
| CN104298628A (zh) * | 2014-09-30 | 2015-01-21 | 中国电子科技集团公司第三十八研究所 | 一种用于并发访问的数据存储器仲裁电路及仲裁方法 |
Non-Patent Citations (4)
| Title |
|---|
| MASOUD OVEIS-GHARAN等: "Adaptive VC Organization and Arbitration for Efficient NoC Design", IEEE, 8 December 2016 (2016-12-08) * |
| 唐承佩;周建;倪江群;: "多端共访存储器的竞争仲裁模块的实现研究", 电子测量与仪器学报, no. 02, 15 April 2008 (2008-04-15) * |
| 杨;曹阳;马秦生;高洵;: "基于提前仲裁和请求等待优先的仲裁策略", 华南理工大学学报(自然科学版), no. 09, 15 September 2009 (2009-09-15) * |
| 杨哲;张萍;马佩军;李康;史江一;舒保健;: "基于动态混合优先级算法的仲裁器设计", 电子器件, no. 03, 20 June 2011 (2011-06-20) * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112417795A (zh) * | 2020-11-19 | 2021-02-26 | 海光信息技术股份有限公司 | 一种电路验证方法、装置、电子设备及存储介质 |
| CN112417795B (zh) * | 2020-11-19 | 2023-07-07 | 海光信息技术股份有限公司 | 一种电路验证方法、装置、电子设备及存储介质 |
| CN113407408A (zh) * | 2021-06-11 | 2021-09-17 | 海光信息技术股份有限公司 | 数据传输规则验证方法、装置、设备和存储介质 |
| CN113407408B (zh) * | 2021-06-11 | 2024-01-26 | 海光信息技术股份有限公司 | 数据传输规则验证方法、装置、设备和存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110750341B (zh) | 任务调度方法、装置、系统、终端设备及存储介质 | |
| CN108462760B (zh) | 电子装置、集群访问域名自动生成方法及存储介质 | |
| JP5500741B2 (ja) | データ処理システムにおける割込承認 | |
| CN113852563B (zh) | 报文数据传输方法、装置、终端设备及可读存储介质 | |
| CN109684008B (zh) | 卡片渲染方法、装置、终端及计算机可读存储介质 | |
| CN110581887B (zh) | 数据处理方法、装置、区块链节点及存储介质 | |
| CN112996020B (zh) | 一种基于蓝牙的自动化测试方法、装置及蓝牙测试终端 | |
| CN111949470A (zh) | 一种芯片验证方法、装置、电子设备及存储介质 | |
| CN112713964B (zh) | 数据校验加速方法、装置、计算机设备及存储介质 | |
| CN107526955B (zh) | 熄屏解锁方法和装置 | |
| CN111913743B (zh) | 数据处理方法及装置 | |
| CN107168776B (zh) | 一种事件统计方法、装置、设备及存储介质 | |
| CN111338958A (zh) | 一种测试用例的参数生成方法、装置及终端设备 | |
| CN107678993B (zh) | 电脑系统及总线仲裁方法 | |
| CN116125853A (zh) | 集成电路的安全控制方法、装置、存储介质及电子设备 | |
| CN113177014B (zh) | 基于检验方式的串口通讯方法和串口芯片 | |
| CN112491732A (zh) | 一种存储网络拥堵管理方法、系统、终端及存储介质 | |
| CN113050976A (zh) | 基于PCIe总线的FPGA并行升级方法、装置、介质及电子设备 | |
| CN112084827B (zh) | 数据处理方法及装置 | |
| CN114900390B (zh) | 数据传输方法、装置、电子设备及存储介质 | |
| CN115203685A (zh) | 可信报告输出方法、装置、图像形成设备及介质 | |
| CN113568349B (zh) | 数据处理方法、装置、终端设备及可读存储介质 | |
| CN114884768B (zh) | 一种总线空闲状态的检测装置、系统及检测方法 | |
| CN112214486B (zh) | 数据存储方法、系统及装置 | |
| CN114328245A (zh) | 一种按键操作的测试方法、装置、存储介质和终端设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Industrial incubation-3-8, North 2-204, No. 18, Haitai West Road, Huayuan Industrial Zone, Binhai New Area, Tianjin 300450 Applicant after: Haiguang Information Technology Co., Ltd Address before: Industrial incubation-3-8, North 2-204, No. 18, Haitai West Road, Huayuan Industrial Zone, Binhai New Area, Tianjin 300450 Applicant before: HAIGUANG INFORMATION TECHNOLOGY Co.,Ltd. |