JP2002324894A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002324894A JP2002324894A JP2001128373A JP2001128373A JP2002324894A JP 2002324894 A JP2002324894 A JP 2002324894A JP 2001128373 A JP2001128373 A JP 2001128373A JP 2001128373 A JP2001128373 A JP 2001128373A JP 2002324894 A JP2002324894 A JP 2002324894A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- semiconductor device
- ferroelectric
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000003990 capacitor Substances 0.000 claims abstract description 91
- 239000000203 mixture Substances 0.000 claims abstract description 57
- 238000000151 deposition Methods 0.000 claims description 31
- 239000012298 atmosphere Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 230000001590 oxidative effect Effects 0.000 claims description 11
- 238000005546 reactive sputtering Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims description 2
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 92
- 239000010410 layer Substances 0.000 description 80
- 238000010438 heat treatment Methods 0.000 description 19
- 239000011229 interlayer Substances 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000001257 hydrogen Substances 0.000 description 10
- 229910052739 hydrogen Inorganic materials 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 229910019897 RuOx Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 230000006378 damage Effects 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 230000010287 polarization Effects 0.000 description 5
- 206010021143 Hypoxia Diseases 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910052741 iridium Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 238000001878 scanning electron micrograph Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910004121 SrRuO Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003197 catalytic effect Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 102100036738 Guanine nucleotide-binding protein subunit alpha-11 Human genes 0.000 description 1
- 101100283445 Homo sapiens GNA11 gene Proteins 0.000 description 1
- 101000831940 Homo sapiens Stathmin Proteins 0.000 description 1
- -1 InTaOx Inorganic materials 0.000 description 1
- 229910019899 RuO Inorganic materials 0.000 description 1
- 102100024237 Stathmin Human genes 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 強誘電体キャパシタを有する半導体装置を、
前記強誘電体キャパシタの電気特性を劣化させることな
く微細化し、また多層配線構造を設ける。 【解決手段】 強誘電体膜上に形成される上部電極を第
１の導電性酸化膜と第２の導電性酸化膜とにより構成
し、前記第２の導電性酸化膜を前記第１の導電性酸化膜
よりもより化学量論組成に近い組成に形成する。
前記強誘電体キャパシタの電気特性を劣化させることな
く微細化し、また多層配線構造を設ける。 【解決手段】 強誘電体膜上に形成される上部電極を第
１の導電性酸化膜と第２の導電性酸化膜とにより構成
し、前記第２の導電性酸化膜を前記第１の導電性酸化膜
よりもより化学量論組成に近い組成に形成する。
Description
【０００１】
【発明の属する技術分野】本発明は一般に半導体装置に
係り、特に強誘電体膜を有する半導体装置およびその製
造方法に関する。
係り、特に強誘電体膜を有する半導体装置およびその製
造方法に関する。
【０００２】強誘電体メモリ装置（ＦｅＲＡＭ）は、電
源を切っても記憶した情報を保持することのできる不揮
発性半導体記憶装置である。ＦｅＲＡＭでは、情報の記
憶を、強誘電体のヒステリシス特性を利用して行う。
源を切っても記憶した情報を保持することのできる不揮
発性半導体記憶装置である。ＦｅＲＡＭでは、情報の記
憶を、強誘電体のヒステリシス特性を利用して行う。
【０００３】典型的なＦｅＲＡＭは強誘電体膜を１対の
電極により挟持した強誘電体キャパシタを有し、電極間
の印加電圧に応じて前記強誘電体キャパシタ中に分極を
誘起することにより、情報を記憶する。このように強誘
電体膜中に分極の形で書き込まれた情報は、印加電圧を
取り去っても保持される。かかる強誘電体キャパシタで
は、印加電圧の極性を反転すれば自発分極の極性も反転
する。そこで、この自発分極を検出することにより、書
き込まれた情報を読み出すことが出来る。ＦｅＲＡＭは
フラッシュメモリに比べ低電圧で動作し、低電力で高速
の情報の書き込みが可能である。
電極により挟持した強誘電体キャパシタを有し、電極間
の印加電圧に応じて前記強誘電体キャパシタ中に分極を
誘起することにより、情報を記憶する。このように強誘
電体膜中に分極の形で書き込まれた情報は、印加電圧を
取り去っても保持される。かかる強誘電体キャパシタで
は、印加電圧の極性を反転すれば自発分極の極性も反転
する。そこで、この自発分極を検出することにより、書
き込まれた情報を読み出すことが出来る。ＦｅＲＡＭは
フラッシュメモリに比べ低電圧で動作し、低電力で高速
の情報の書き込みが可能である。
【０００４】
【従来の技術】ところで、かかるＦｅＲＡＭでは、非酸
化雰囲気中における処理に伴う強誘電体膜の特性劣化を
回復させるためにＦｅＲＡＭの製造工程において繰り返
し酸素雰囲気中での熱処理を行う必要がある。強誘電体
キャパシタを構成する強誘電体膜は、非酸化雰囲気中に
おける処理により容易に酸素欠損を生じ、これに伴い反
転電荷量やリーク電流値などの強誘電体膜としての特性
が劣化してしまう。このため従来より、上部電極として
Ｐｔ等の酸素雰囲気中でも酸化しにくい金属や、ＩｒＯ
ｘやＲｕＯｘ等の導電性酸化物が用いられている。
化雰囲気中における処理に伴う強誘電体膜の特性劣化を
回復させるためにＦｅＲＡＭの製造工程において繰り返
し酸素雰囲気中での熱処理を行う必要がある。強誘電体
キャパシタを構成する強誘電体膜は、非酸化雰囲気中に
おける処理により容易に酸素欠損を生じ、これに伴い反
転電荷量やリーク電流値などの強誘電体膜としての特性
が劣化してしまう。このため従来より、上部電極として
Ｐｔ等の酸素雰囲気中でも酸化しにくい金属や、ＩｒＯ
ｘやＲｕＯｘ等の導電性酸化物が用いられている。
【０００５】
【発明が解決しようとする課題】ところで、近年ではＦ
ｅＲＡＭにおいても微細化に対する厳しい要求が課せら
れており、これに伴い強誘電体キャパシタの微細化およ
び多層配線構造の採用が要求されている。さらに携帯型
情報処理装置への適用に関連して、低電圧動作が要求さ
れている。
ｅＲＡＭにおいても微細化に対する厳しい要求が課せら
れており、これに伴い強誘電体キャパシタの微細化およ
び多層配線構造の採用が要求されている。さらに携帯型
情報処理装置への適用に関連して、低電圧動作が要求さ
れている。
【０００６】ＦｅＲＡＭが低電圧で動作可能なために
は、強誘電体キャパシタを構成する強誘電体膜が大きな
反転電荷量ＱSWを有することが要求されるが、多層配線
構造を使用した場合、多層配線構造を形成する過程で使
われる還元雰囲気処理あるいは非酸化雰囲気処理によ
り、既に形成されている強誘電体キャパシタの特性が劣
化してしまう問題が生じる。
は、強誘電体キャパシタを構成する強誘電体膜が大きな
反転電荷量ＱSWを有することが要求されるが、多層配線
構造を使用した場合、多層配線構造を形成する過程で使
われる還元雰囲気処理あるいは非酸化雰囲気処理によ
り、既に形成されている強誘電体キャパシタの特性が劣
化してしまう問題が生じる。
【０００７】より具体的に説明すると、上部電極をＰｔ
膜あるいはＩｒ膜などにより形成した場合、多層配線構
造中の層間絶縁膜を形成する際に使われる還元雰囲気中
の水素がＰｔ膜やＩｒ膜中に侵入してこれらの金属が有
する触媒作用により活性化され、活性化された水素によ
り強誘電体キャパシタ中の強誘電体膜が還元されてしま
う問題が生じる。強誘電体膜が還元されると強誘電体キ
ャパシタの動作特性は大きく劣化してしまう。かかる強
誘電体膜の特性劣化の問題は、強誘電体キャパシタが微
細化され、強誘電体キャパシタ中のキャパシタ絶縁膜が
微細化された強誘電体膜パターンより構成される場合に
特に顕著に現れる。
膜あるいはＩｒ膜などにより形成した場合、多層配線構
造中の層間絶縁膜を形成する際に使われる還元雰囲気中
の水素がＰｔ膜やＩｒ膜中に侵入してこれらの金属が有
する触媒作用により活性化され、活性化された水素によ
り強誘電体キャパシタ中の強誘電体膜が還元されてしま
う問題が生じる。強誘電体膜が還元されると強誘電体キ
ャパシタの動作特性は大きく劣化してしまう。かかる強
誘電体膜の特性劣化の問題は、強誘電体キャパシタが微
細化され、強誘電体キャパシタ中のキャパシタ絶縁膜が
微細化された強誘電体膜パターンより構成される場合に
特に顕著に現れる。
【０００８】そこで、本発明は上記の課題を解決した新
規で有用な半導体装置およびその製造方法を提供するこ
とを概括的課題とする。
規で有用な半導体装置およびその製造方法を提供するこ
とを概括的課題とする。
【０００９】本発明のより具体的な課題は、強誘電体膜
の電気特性の劣化を抑制しながら強誘電体キャパシタの
微細化を達成でき、さらに前記強誘電体キャパシタ上に
多層配線構造の形成をも可能とする半導体装置の製造方
法、およびかかる製造方法により製造された半導体装置
を提供することにある。
の電気特性の劣化を抑制しながら強誘電体キャパシタの
微細化を達成でき、さらに前記強誘電体キャパシタ上に
多層配線構造の形成をも可能とする半導体装置の製造方
法、およびかかる製造方法により製造された半導体装置
を提供することにある。
【００１０】
【課題を解決するための手段】本発明は、上記の課題
を、基板と、前記基板上に形成された強誘電体キャパシ
タとよりなる半導体装置において、前記強誘電体キャパ
シタは、下部電極と、前記下部電極上に形成された強誘
電体膜と、前記強誘電体膜上に形成された上部電極とよ
りなり、前記上部電極は、化学量論組成が組成パラメー
タｘ1を使って化学式ＡＯｘ1で表され実際の組成が組成
パラメータｘ2を使って化学式ＡＯｘ2で表される酸化物
よりなる第１の層と、前記第１の層上に形成され、化学
量論組成が組成パラメータｙ1を使って化学式ＢＯｙ1で
表され実際の組成が組成パラメータｙ2を使って化学式
ＢＯｙ2で表される酸化物よりなる第２の層とよりな
り、前記組成パラメータｘ1，ｘ2，ｙ1およびｙ2の間に
は、関係ｙ2／ｙ1＞ｘ2／ｘ1が成立することを特徴とす
る半導体装置により解決する。
を、基板と、前記基板上に形成された強誘電体キャパシ
タとよりなる半導体装置において、前記強誘電体キャパ
シタは、下部電極と、前記下部電極上に形成された強誘
電体膜と、前記強誘電体膜上に形成された上部電極とよ
りなり、前記上部電極は、化学量論組成が組成パラメー
タｘ1を使って化学式ＡＯｘ1で表され実際の組成が組成
パラメータｘ2を使って化学式ＡＯｘ2で表される酸化物
よりなる第１の層と、前記第１の層上に形成され、化学
量論組成が組成パラメータｙ1を使って化学式ＢＯｙ1で
表され実際の組成が組成パラメータｙ2を使って化学式
ＢＯｙ2で表される酸化物よりなる第２の層とよりな
り、前記組成パラメータｘ1，ｘ2，ｙ1およびｙ2の間に
は、関係ｙ2／ｙ1＞ｘ2／ｘ1が成立することを特徴とす
る半導体装置により解決する。
【００１１】本発明はまた上記の課題を、下部電極を形
成する工程と、前記下部電極上に強誘電体膜を堆積する
工程と、前記強誘電体膜上に第１の導電性酸化膜を堆積
する工程と、前記第１の導電性酸化膜上に第２の導電性
酸化膜を堆積する工程とよりなり、前記第１の導電性酸
化膜の堆積工程を、前記第２の導電性酸化膜の堆積工程
におけるよりもより酸化性の弱い条件下において実行す
ることを特徴とする半導体装置の製造方法により、解決
する。 ［作用］本発明によれば、前記強誘電体キャパシタのキ
ャパシタ絶縁膜を構成する強誘電体膜に接する下層上部
電極層として非化学量論組成を有する第１の導電性酸化
膜を使うことにより、前記強誘電体膜からＰｂが前記下
層上部電極層中に拡散し、これに伴って前記強誘電体膜
と前記下層上部電極層との間の界面が平坦化し、前記強
誘電体キャパシタに電圧を印加した場合、前記強誘電体
膜に印加される実効的な電圧の値がより大きくなりキャ
パシタ特性が向上する。一方、かかる非化学量論組成を
有する導電性膜は水素を含む雰囲気中に曝された場合、
膜中の金属成分が水素を活性化してしまい、活性化され
た水素が強誘電体膜の特性を劣化させる。このため、本
発明では、前記下層上部電極層の上部に、化学量論組
成、あるいはより化学量論組成に近い組成を有する第２
の導電性酸膜よりなる上層上部電極層を形成し、下層上
部電極層中への還元雰囲気の侵入を阻止する。
成する工程と、前記下部電極上に強誘電体膜を堆積する
工程と、前記強誘電体膜上に第１の導電性酸化膜を堆積
する工程と、前記第１の導電性酸化膜上に第２の導電性
酸化膜を堆積する工程とよりなり、前記第１の導電性酸
化膜の堆積工程を、前記第２の導電性酸化膜の堆積工程
におけるよりもより酸化性の弱い条件下において実行す
ることを特徴とする半導体装置の製造方法により、解決
する。 ［作用］本発明によれば、前記強誘電体キャパシタのキ
ャパシタ絶縁膜を構成する強誘電体膜に接する下層上部
電極層として非化学量論組成を有する第１の導電性酸化
膜を使うことにより、前記強誘電体膜からＰｂが前記下
層上部電極層中に拡散し、これに伴って前記強誘電体膜
と前記下層上部電極層との間の界面が平坦化し、前記強
誘電体キャパシタに電圧を印加した場合、前記強誘電体
膜に印加される実効的な電圧の値がより大きくなりキャ
パシタ特性が向上する。一方、かかる非化学量論組成を
有する導電性膜は水素を含む雰囲気中に曝された場合、
膜中の金属成分が水素を活性化してしまい、活性化され
た水素が強誘電体膜の特性を劣化させる。このため、本
発明では、前記下層上部電極層の上部に、化学量論組
成、あるいはより化学量論組成に近い組成を有する第２
の導電性酸膜よりなる上層上部電極層を形成し、下層上
部電極層中への還元雰囲気の侵入を阻止する。
【００１２】
【発明の実施の形態】［第１実施例］本発明によれば、
多層配線構造を有するＦｅＲＡＭにおいて、強誘電体膜
の劣化を抑えながら強誘電体キャパシタの微細化を実現
することができる。以下、本発明の第１実施例による強
誘電体キャパシタの製造方法を説明する。
多層配線構造を有するＦｅＲＡＭにおいて、強誘電体膜
の劣化を抑えながら強誘電体キャパシタの微細化を実現
することができる。以下、本発明の第１実施例による強
誘電体キャパシタの製造方法を説明する。
【００１３】本発明の発明者等は、本発明の基礎となる
実験的研究において、Ｐｔ／Ｔｉ構造の下部電極上に形
成されたＰＺＴ膜をキャパシタ絶縁膜として使い、Ｉｒ
Ｏｘ膜を上部電極として有する強誘電体キャパシタを作
製する実験を行い、以下の知見を得た。
実験的研究において、Ｐｔ／Ｔｉ構造の下部電極上に形
成されたＰＺＴ膜をキャパシタ絶縁膜として使い、Ｉｒ
Ｏｘ膜を上部電極として有する強誘電体キャパシタを作
製する実験を行い、以下の知見を得た。
【００１４】以下、本発明の発明者等により行われた実
験について、本発明の第１実施例による強誘電体キャパ
シタの製造工程に対応する図１（Ａ）〜図２（Ｆ）を参
照しながら説明する。
験について、本発明の第１実施例による強誘電体キャパ
シタの製造工程に対応する図１（Ａ）〜図２（Ｆ）を参
照しながら説明する。
【００１５】図１（Ａ）を参照するに、Ｓｉ基板１１上
に形成された厚さ１０００ｎｍのＳｉＯ2膜１２上に、
厚さが２０ｎｍのＴｉ膜１３Ａと厚さが１７５ｎｍのＰ
ｔ膜１３Ｂとをスパッタ法により順次堆積させ、下部電
極層１３を形成した。
に形成された厚さ１０００ｎｍのＳｉＯ2膜１２上に、
厚さが２０ｎｍのＴｉ膜１３Ａと厚さが１７５ｎｍのＰ
ｔ膜１３Ｂとをスパッタ法により順次堆積させ、下部電
極層１３を形成した。
【００１６】次に図１（Ｂ）の工程において、前記下部
電極１３上に強誘電体膜としてＰＺＴ膜１４を、ＲＦス
パッタ法により約２００ｎｍの厚さに形成する。さらに
図１（Ｃ）の工程において、堆積されたＰＺＴ膜１４を
Ａｒ／Ｏ2雰囲気中において約６００°Ｃの温度で急速
加熱処理を行い、前記ＰＺＴ膜１４を部分的に結晶化さ
せる。
電極１３上に強誘電体膜としてＰＺＴ膜１４を、ＲＦス
パッタ法により約２００ｎｍの厚さに形成する。さらに
図１（Ｃ）の工程において、堆積されたＰＺＴ膜１４を
Ａｒ／Ｏ2雰囲気中において約６００°Ｃの温度で急速
加熱処理を行い、前記ＰＺＴ膜１４を部分的に結晶化さ
せる。
【００１７】さらに図２（Ｄ）の工程において前記ＰＺ
Ｔ膜１４上に第１のＩｒＯｘ膜１５を、表１に示す条件
下で反応性スパッタリングを行い、約１００ｎｍの厚さ
に形成する。図２（Ｅ）の工程においてＯ2雰囲気中、
約７２５°Ｃの温度で第２の急速加熱処理を行った。か
かる第２の急速加熱処理により前記ＰＺＴ膜１４は結晶
化し、同時に前記ＰＺＴ膜１４中の酸素欠損が補償され
る。
Ｔ膜１４上に第１のＩｒＯｘ膜１５を、表１に示す条件
下で反応性スパッタリングを行い、約１００ｎｍの厚さ
に形成する。図２（Ｅ）の工程においてＯ2雰囲気中、
約７２５°Ｃの温度で第２の急速加熱処理を行った。か
かる第２の急速加熱処理により前記ＰＺＴ膜１４は結晶
化し、同時に前記ＰＺＴ膜１４中の酸素欠損が補償され
る。
【００１８】
【表１】 さらに図２（Ｆ）の工程において、前記ＩｒＯｘ膜１５
上に第２のＩｒＯｘ膜１６を、表２に示す範囲の条件で
反応性スパッタリングを用いて約１００ｎｍの厚さに成
膜した。このようにして形成されたＩｒＯｘ膜１５およ
びＩｒＯｘ膜１６は、全体として強誘電体キャパシタの
上部電極を形成する。以下の説明では、このようにして
作製した、ＩｒＯｘ膜１５，１６の積層構造を上部電極
中に有する強誘電体キャパシタ試料を「積層構造」と称
する。
上に第２のＩｒＯｘ膜１６を、表２に示す範囲の条件で
反応性スパッタリングを用いて約１００ｎｍの厚さに成
膜した。このようにして形成されたＩｒＯｘ膜１５およ
びＩｒＯｘ膜１６は、全体として強誘電体キャパシタの
上部電極を形成する。以下の説明では、このようにして
作製した、ＩｒＯｘ膜１５，１６の積層構造を上部電極
中に有する強誘電体キャパシタ試料を「積層構造」と称
する。
【００１９】
【表２】 表３は、前記上部電極の下層を構成するＩｒＯｘ膜１５
および上層を構成するＩｒＯｘ膜１６について、化学量
論組成ＩｒＯ2（ｘ＝２）を基準とした酸化の程度をＲ
ＢＳ（Rutherford Background Scattering）法により調
べた結果を示す。
および上層を構成するＩｒＯｘ膜１６について、化学量
論組成ＩｒＯ2（ｘ＝２）を基準とした酸化の程度をＲ
ＢＳ（Rutherford Background Scattering）法により調
べた結果を示す。
【００２０】
【表３】 表３よりわかるように、このようにして形成された強誘
電体キャパシタでは、下層のＩｒＯｘ膜１５よりも上層
のＩｒＯｘ膜１６の方が酸化の割合が高く、特に上層の
ＩｒＯｘ膜１６はほぼ理想的な化学量論組成を有してい
ることがわかる。
電体キャパシタでは、下層のＩｒＯｘ膜１５よりも上層
のＩｒＯｘ膜１６の方が酸化の割合が高く、特に上層の
ＩｒＯｘ膜１６はほぼ理想的な化学量論組成を有してい
ることがわかる。
【００２１】また、本発明者等が行った実験では、前記
ＰＺＴ膜１４上に上部電極として、単層のＩｒＯｘ膜を
前記表１に示す条件で２００ｎｍの厚さに形成した強誘
電体キャパシタ試料と、単層のＩｒＯｘ膜を前記表２に
示す条件で２００ｎｍの厚さに形成した強誘電体キャパ
シタとを、比較対照試料の目的で作製した。以下の説明
では、前者の強誘電体キャパシタを「ｘ＝１．４」によ
り表記し、後者の強誘電体キャパシタを「ｘ＝２．０」
により表記する。
ＰＺＴ膜１４上に上部電極として、単層のＩｒＯｘ膜を
前記表１に示す条件で２００ｎｍの厚さに形成した強誘
電体キャパシタ試料と、単層のＩｒＯｘ膜を前記表２に
示す条件で２００ｎｍの厚さに形成した強誘電体キャパ
シタとを、比較対照試料の目的で作製した。以下の説明
では、前者の強誘電体キャパシタを「ｘ＝１．４」によ
り表記し、後者の強誘電体キャパシタを「ｘ＝２．０」
により表記する。
【００２２】本発明者等は、このようにして形成された
強誘電体キャパシタを、５０μｍ×５０μｍのサイズに
パターニングし、キャパシタ特性の測定を行った。図３
は、かかるキャパシタ特性の測定結果を示す。
強誘電体キャパシタを、５０μｍ×５０μｍのサイズに
パターニングし、キャパシタ特性の測定を行った。図３
は、かかるキャパシタ特性の測定結果を示す。
【００２３】図３を参照するに、「積層構造」で示した
強誘電体キャパシタ試料および「ｘ＝１．４」で示した
強誘電体キャパシタ試料では、キャパシタの分極を示す
反転電荷量Ｑswの値が３Ｖの印加電圧においてで３０μ
Ｃ／ｃｍ2を超えているのに対し、ｘ＝２．０のみの条
件ではＱSWの値が２０μＣ／ｃｍ2程度しかないことが
わかる。これは、低電圧動作が要求される状況では、
「ｘ＝２．０」で示す強誘電体キャパシタ試料は使用す
ることができないことを意味する。またこのことは、強
誘電体キャパシタの上部電極として、ＩｒＯｘの酸化の
割合が小さい、酸素欠損を多量に含む膜を使うことによ
り、キャパシタ特性が向上することを意味する。このよ
うな現象が生じるメカニズムについては後で説明する。
強誘電体キャパシタ試料および「ｘ＝１．４」で示した
強誘電体キャパシタ試料では、キャパシタの分極を示す
反転電荷量Ｑswの値が３Ｖの印加電圧においてで３０μ
Ｃ／ｃｍ2を超えているのに対し、ｘ＝２．０のみの条
件ではＱSWの値が２０μＣ／ｃｍ2程度しかないことが
わかる。これは、低電圧動作が要求される状況では、
「ｘ＝２．０」で示す強誘電体キャパシタ試料は使用す
ることができないことを意味する。またこのことは、強
誘電体キャパシタの上部電極として、ＩｒＯｘの酸化の
割合が小さい、酸素欠損を多量に含む膜を使うことによ
り、キャパシタ特性が向上することを意味する。このよ
うな現象が生じるメカニズムについては後で説明する。
【００２４】図４は、図３の実験におけるＩｒＯｘ膜の
スパッタリングの際の雰囲気と、得られたＰＺＴ膜の反
転電荷量ＱSWとの関係を示す。ただし図４の実験は図３
の試料「ｘ＝１．４」および「ｘ＝２．０」に対応して
おり、単層のＩｒＯｘ膜を５０°Ｃの温度で２００ｎｍ
の厚さに堆積している。
スパッタリングの際の雰囲気と、得られたＰＺＴ膜の反
転電荷量ＱSWとの関係を示す。ただし図４の実験は図３
の試料「ｘ＝１．４」および「ｘ＝２．０」に対応して
おり、単層のＩｒＯｘ膜を５０°Ｃの温度で２００ｎｍ
の厚さに堆積している。
【００２５】図４を参照するに、スパッタリングの際の
Ｏ2流量を約６０ＳＣＣＭに設定した場合（試料「ｘ＝
１．４」）、Ａｒ流量が６０〜１５０ＳＣＣＭの範囲で
は、ＰＺＴ膜の反転電荷量ＱSWの値が２５．０μＣ／ｃ
ｍ2以上になるのに対し、前記Ｏ2流量を約１００ＳＣＣ
Ｍに設定すると（試料「ｘ＝２．０」）、前記反転電荷
量ＱSWの値は１５〜１７μＣ／ｃｍ2程度まで減少する
ことがわかる。
Ｏ2流量を約６０ＳＣＣＭに設定した場合（試料「ｘ＝
１．４」）、Ａｒ流量が６０〜１５０ＳＣＣＭの範囲で
は、ＰＺＴ膜の反転電荷量ＱSWの値が２５．０μＣ／ｃ
ｍ2以上になるのに対し、前記Ｏ2流量を約１００ＳＣＣ
Ｍに設定すると（試料「ｘ＝２．０」）、前記反転電荷
量ＱSWの値は１５〜１７μＣ／ｃｍ2程度まで減少する
ことがわかる。
【００２６】次に、前記強誘電体キャパシタ試料「積層
構造」および「ｘ＝１．４」について、さらに前記強誘
電体キャパシタ上にＡｌの３層配線構造を形成し、５０
μｍ×５０μｍおよび１．０μｍ×１．６μｍのサイズ
にパターニングした後、このようにして得られた強誘電
体キャパシタについて電気特性を測定した結果を図５に
示す。
構造」および「ｘ＝１．４」について、さらに前記強誘
電体キャパシタ上にＡｌの３層配線構造を形成し、５０
μｍ×５０μｍおよび１．０μｍ×１．６μｍのサイズ
にパターニングした後、このようにして得られた強誘電
体キャパシタについて電気特性を測定した結果を図５に
示す。
【００２７】図５を参照するに、キャパシタサイズが５
０μｍ×５０μｍの場合「積層構造」試料と「ｘ＝１．
４」試料との間に実質的な電気特性の違いは見られな
い。一方、１．０μｍ×１．６μｍのサイズにパターニ
ングしたキャパシタでは、「積層構造」試料の反転電荷
量ＱSWの値がキャパシタサイズが５０μｍ×５０μｍサ
イズの場合と実質的に変わらないが、「ｘ＝１．４」の
試料では、反転電荷量Ｑ SWの値が実質的に０μＣ／ｃｍ
2に近い値になっているのがわかる。これは、キャパシ
タサイズが小さくなることにより、キャパシタ形成後に
行われる多層配線構造の形成工程でのダメージによりＰ
ＺＴ膜１４が劣化し、反転電荷量ＱSWの値が大きく減少
するものと考えられる。
０μｍ×５０μｍの場合「積層構造」試料と「ｘ＝１．
４」試料との間に実質的な電気特性の違いは見られな
い。一方、１．０μｍ×１．６μｍのサイズにパターニ
ングしたキャパシタでは、「積層構造」試料の反転電荷
量ＱSWの値がキャパシタサイズが５０μｍ×５０μｍサ
イズの場合と実質的に変わらないが、「ｘ＝１．４」の
試料では、反転電荷量Ｑ SWの値が実質的に０μＣ／ｃｍ
2に近い値になっているのがわかる。これは、キャパシ
タサイズが小さくなることにより、キャパシタ形成後に
行われる多層配線構造の形成工程でのダメージによりＰ
ＺＴ膜１４が劣化し、反転電荷量ＱSWの値が大きく減少
するものと考えられる。
【００２８】図３〜５の結果から、「ｘ＝１．４」の試
料あるいは「ｘ＝２．０」の試料の条件で形成された強
誘電体キャパシタは、微細化や多層配線構造との組み合
わせが要求される実用的な半導体装置には使えないこと
がわかる。図５の結果はまた、多層配線構造の形成を含
む後工程でのダメージに強い強誘電体キャパシタを実現
するには、上部電極を、ＩｒＯｘ層１５（ｘ＝１．４）
上に、ｘ＞１．４で、可能ならば化学量論組成ｘ＝２に
近いＩｒＯｘ膜１６を積層することにより形成するのが
望ましいことを示している。
料あるいは「ｘ＝２．０」の試料の条件で形成された強
誘電体キャパシタは、微細化や多層配線構造との組み合
わせが要求される実用的な半導体装置には使えないこと
がわかる。図５の結果はまた、多層配線構造の形成を含
む後工程でのダメージに強い強誘電体キャパシタを実現
するには、上部電極を、ＩｒＯｘ層１５（ｘ＝１．４）
上に、ｘ＞１．４で、可能ならば化学量論組成ｘ＝２に
近いＩｒＯｘ膜１６を積層することにより形成するのが
望ましいことを示している。
【００２９】このような現象が生じるメカニズムは、以
下のようなものであると考えられる。
下のようなものであると考えられる。
【００３０】金属状態のＩｒは水素触媒として作用する
ことが周知である。すなわち、金属状態のＩｒと接触す
ると水素は活性化される。一方、前記ＩｒＯｘ膜１５
（ｘ＝１．４）中では、組成パラメータｘの値が化学量
論組成ｘ＝２．０よりも小さいため酸素欠損が生じてお
り、酸化物成分と金属成分が混在している。そのため、
前記上部電極の全体がＩｒＯｘ膜１５により形成されて
いる場合、層間絶縁膜形成工程や配線パターン形成工程
で生じる水素が活性化されてしまい、かかる活性化され
た水素によりキャパシタ特性が劣化してしまう。
ことが周知である。すなわち、金属状態のＩｒと接触す
ると水素は活性化される。一方、前記ＩｒＯｘ膜１５
（ｘ＝１．４）中では、組成パラメータｘの値が化学量
論組成ｘ＝２．０よりも小さいため酸素欠損が生じてお
り、酸化物成分と金属成分が混在している。そのため、
前記上部電極の全体がＩｒＯｘ膜１５により形成されて
いる場合、層間絶縁膜形成工程や配線パターン形成工程
で生じる水素が活性化されてしまい、かかる活性化され
た水素によりキャパシタ特性が劣化してしまう。
【００３１】一方、化学量論組成に近いＩｒＯｘ膜１６
（ｘ＝２）中には、酸素欠損が少なく金属Ｉｒ成分がほ
とんど含まれていないため水素が活性化されにくく、強
誘電体キャパシタ上に多層配線構造を形成した後でも、
キャパシタ特性が劣化せずに維持されると考えられる。
（ｘ＝２）中には、酸素欠損が少なく金属Ｉｒ成分がほ
とんど含まれていないため水素が活性化されにくく、強
誘電体キャパシタ上に多層配線構造を形成した後でも、
キャパシタ特性が劣化せずに維持されると考えられる。
【００３２】図６（Ａ）、（Ｂ）は、このようにして形
成された積層構造を有する強誘電体キャパシタの断面構
造を示すＳＥＭ写真である。ただし図６（Ｂ）は図６
（Ａ）の一部を拡大して示している。また図７に、図６
（Ｂ）の写真をスケッチした図を示す。
成された積層構造を有する強誘電体キャパシタの断面構
造を示すＳＥＭ写真である。ただし図６（Ｂ）は図６
（Ａ）の一部を拡大して示している。また図７に、図６
（Ｂ）の写真をスケッチした図を示す。
【００３３】図６（Ａ），（Ｂ）および図７を参照する
に、前記ＰＺＴ膜１４上の上部電極は、厚さが約１００
ｎｍのＩｒＯｘ層１５（ｘ＝１．４）と、厚さが同じく
約１００ｎｍのＩｒＯｘ層１６とより構成されているの
が認められ、前記ＩｒＯｘ層１５は粒径が１００ｎｍ程
度の粒状結晶の配列よりグラニュラー構造を有するのが
わかる。これに対し、前記ＩｒＯｘ膜１６は、粒径２０
〜５０ｎｍ程度の柱状結晶より構成される柱状微構造を
有するのがわかる。
に、前記ＰＺＴ膜１４上の上部電極は、厚さが約１００
ｎｍのＩｒＯｘ層１５（ｘ＝１．４）と、厚さが同じく
約１００ｎｍのＩｒＯｘ層１６とより構成されているの
が認められ、前記ＩｒＯｘ層１５は粒径が１００ｎｍ程
度の粒状結晶の配列よりグラニュラー構造を有するのが
わかる。これに対し、前記ＩｒＯｘ膜１６は、粒径２０
〜５０ｎｍ程度の柱状結晶より構成される柱状微構造を
有するのがわかる。
【００３４】先にも説明したように、一般的にＩｒＯｘ
は、水素雰囲気中で金属状態のＩｒに還元しやすい性質
を持っており、金属状態のＩｒに還元されてしまうと触
媒作用により水素が活性化されてしまいキャパシタ特性
が劣化する。これに対し、ＩｒＯｘ層１６を構成する柱
状結晶は他構造に比べてエネルギー的に安定な構造であ
ると考えられ、柱状構造を有するＩｒＯｘ層１６は還元
されにくく、このためキャパシタへの還元雰囲気による
ダメージを抑制することができるものと考えられる。
は、水素雰囲気中で金属状態のＩｒに還元しやすい性質
を持っており、金属状態のＩｒに還元されてしまうと触
媒作用により水素が活性化されてしまいキャパシタ特性
が劣化する。これに対し、ＩｒＯｘ層１６を構成する柱
状結晶は他構造に比べてエネルギー的に安定な構造であ
ると考えられ、柱状構造を有するＩｒＯｘ層１６は還元
されにくく、このためキャパシタへの還元雰囲気による
ダメージを抑制することができるものと考えられる。
【００３５】図８（Ａ），（Ｂ）は、図６（Ｂ）の積層
構造上部電極において、ＩｒＯｘ膜１５とＩｒＯｘ膜１
６の膜厚比を変化させた場合の断面ＳＥＭ写真を示す。
ただし図８（Ａ）は図６（Ａ），（Ｂ）の構造に対応
し、ＩｒＯｘ膜１５を１００ｎｍの厚さに形成した後で
急速加熱処理を７２５°Ｃで２０秒間行い、その後で前
記ＩｒＯｘ膜１５上にＩｒＯｘ膜１６を１００ｎｍの厚
さに形成した場合を示すのに対し、図８（Ｂ）は前記Ｉ
ｒＯｘ膜１５を約１５０ｎｍの厚さに形成した後前記７
２５°Ｃ，２０秒間の急速加熱処理を行い、その後で前
記ＩｒＯｘ膜１６を５０ｎｍの厚さに形成した場合を示
す。
構造上部電極において、ＩｒＯｘ膜１５とＩｒＯｘ膜１
６の膜厚比を変化させた場合の断面ＳＥＭ写真を示す。
ただし図８（Ａ）は図６（Ａ），（Ｂ）の構造に対応
し、ＩｒＯｘ膜１５を１００ｎｍの厚さに形成した後で
急速加熱処理を７２５°Ｃで２０秒間行い、その後で前
記ＩｒＯｘ膜１５上にＩｒＯｘ膜１６を１００ｎｍの厚
さに形成した場合を示すのに対し、図８（Ｂ）は前記Ｉ
ｒＯｘ膜１５を約１５０ｎｍの厚さに形成した後前記７
２５°Ｃ，２０秒間の急速加熱処理を行い、その後で前
記ＩｒＯｘ膜１６を５０ｎｍの厚さに形成した場合を示
す。
【００３６】図８（Ａ），（Ｂ）を参照するに、図８
（Ａ）の構造ではＰＺＴ膜１４が柱状微構造を有し、大
きな空孔などの欠陥は認められない。これに対し、図８
（Ｂ）の構造では前記ＰＺＴ膜１４は柱状構造を有して
はいるものの、大きな空孔が生じているのが観察され
る。このような大きな空孔を強誘電体膜中に含む強誘電
体キャパシタは不良であり、ＦｅＲＡＭとして使用する
ことはできない。
（Ａ）の構造ではＰＺＴ膜１４が柱状微構造を有し、大
きな空孔などの欠陥は認められない。これに対し、図８
（Ｂ）の構造では前記ＰＺＴ膜１４は柱状構造を有して
はいるものの、大きな空孔が生じているのが観察され
る。このような大きな空孔を強誘電体膜中に含む強誘電
体キャパシタは不良であり、ＦｅＲＡＭとして使用する
ことはできない。
【００３７】図８（Ａ），（Ｂ）の結果より、前記Ｉｒ
Ｏｘ層１５の膜厚は１００ｎｍ以下であるのが望まし
い。
Ｏｘ層１５の膜厚は１００ｎｍ以下であるのが望まし
い。
【００３８】図６（Ａ），（Ｂ）あるいは図８（Ａ），
（Ｂ）において、前記ＰＺＴ膜１４とその上のＩｒＯｘ
膜１５との界面は実質的に平坦であり、結晶粒界に対応
するような凹凸が見られないが、これは図１（Ｃ）の工
程においてＰＺＴ膜をより低い第１の温度での急速熱処
理により部分的に結晶化させ、さらに図２（Ｅ）の工程
で前記ＩｒＯｘ膜１５により前記ＰＺＴ膜１４を覆った
後、図２（Ｆ）の工程でより高い第２の温度で急速熱処
理を行い、前記ＰＺＴ膜１４を結晶化させた場合に特徴
的に得られる構造である。
（Ｂ）において、前記ＰＺＴ膜１４とその上のＩｒＯｘ
膜１５との界面は実質的に平坦であり、結晶粒界に対応
するような凹凸が見られないが、これは図１（Ｃ）の工
程においてＰＺＴ膜をより低い第１の温度での急速熱処
理により部分的に結晶化させ、さらに図２（Ｅ）の工程
で前記ＩｒＯｘ膜１５により前記ＰＺＴ膜１４を覆った
後、図２（Ｆ）の工程でより高い第２の温度で急速熱処
理を行い、前記ＰＺＴ膜１４を結晶化させた場合に特徴
的に得られる構造である。
【００３９】図９（Ａ）は、前記積層構造上部電極を有
する強誘電体キャパシタ（先の「積層構造」試料）に関
して行ったＳＩＭＳ分析の結果を、また図９（Ｂ）は前
記上部電極としてｘ＝１．４のＩｒＯｘ膜のみを使った
強誘電体キャパシタ（先の「ｘ＝１．４」試料）につい
てのＳＩＭＳ分析の結果を示す。
する強誘電体キャパシタ（先の「積層構造」試料）に関
して行ったＳＩＭＳ分析の結果を、また図９（Ｂ）は前
記上部電極としてｘ＝１．４のＩｒＯｘ膜のみを使った
強誘電体キャパシタ（先の「ｘ＝１．４」試料）につい
てのＳＩＭＳ分析の結果を示す。
【００４０】図９（Ａ）を参照するに、「積層構造」の
試料では、下層のＩｒＯｘ膜１５中にはＰＺＴ膜１４か
らのＰｂの拡散が生じているのが確認されるが、上層の
ＩｒＯｘ膜１６中におけるＰｂの濃度は検出限界以下で
あり、前記ＩｒＯｘ膜１６中にはＰｂの拡散が生じてい
ないと結論される。なお、図９（Ａ）では上層ＩｒＯｘ
膜１６と下層ＩｒＯｘ膜１５との界面にＰｂの濃集が観
察されるが、これは前記膜１５と１６との界面における
急激な膜質変化に伴う分析上のみかけだけの効果であ
り、実際にかかるＰｂの濃集が生じているわけではな
い。
試料では、下層のＩｒＯｘ膜１５中にはＰＺＴ膜１４か
らのＰｂの拡散が生じているのが確認されるが、上層の
ＩｒＯｘ膜１６中におけるＰｂの濃度は検出限界以下で
あり、前記ＩｒＯｘ膜１６中にはＰｂの拡散が生じてい
ないと結論される。なお、図９（Ａ）では上層ＩｒＯｘ
膜１６と下層ＩｒＯｘ膜１５との界面にＰｂの濃集が観
察されるが、これは前記膜１５と１６との界面における
急激な膜質変化に伴う分析上のみかけだけの効果であ
り、実際にかかるＰｂの濃集が生じているわけではな
い。
【００４１】一方、図９（Ｂ）に示す「ｘ＝１．４」の
試料では、Ｐｂは上層のＩｒＯｘ膜１６の表面まで達し
ているのがわかる。また先に図３で説明した「ｘ＝２．
０」の試料の場合、図９（Ａ）のＩｒＯｘ膜１６中にお
けるＰｂの濃度が検出限界以下であることから、前記ｘ
＝２．０の組成を有するＩｒＯｘ膜よりなる上部電極中
には、Ｐｂは侵入していないものと考えられる。
試料では、Ｐｂは上層のＩｒＯｘ膜１６の表面まで達し
ているのがわかる。また先に図３で説明した「ｘ＝２．
０」の試料の場合、図９（Ａ）のＩｒＯｘ膜１６中にお
けるＰｂの濃度が検出限界以下であることから、前記ｘ
＝２．０の組成を有するＩｒＯｘ膜よりなる上部電極中
には、Ｐｂは侵入していないものと考えられる。
【００４２】このように、先に示した図３の結果は、前
記ＰＺＴ膜１４からＩｒＯｘ膜１５へのＰｂの実質的な
拡散が生じているにもかかわらず強誘電体キャパシタの
特性が、Ｐｂの拡散が生じない場合よりも向上すること
を示しているが、そのメカニズムは次のように考えられ
る。
記ＰＺＴ膜１４からＩｒＯｘ膜１５へのＰｂの実質的な
拡散が生じているにもかかわらず強誘電体キャパシタの
特性が、Ｐｂの拡散が生じない場合よりも向上すること
を示しているが、そのメカニズムは次のように考えられ
る。
【００４３】先に述べたようにＩｒＯｘ膜１５（ｘ＝
１．４）は酸素欠損を高濃度で含んでいる。そのため、
かかるＩｒＯｘ膜１５では、酸素欠損により形成された
空孔を伝わってＰｂが容易に拡散する。その結果、前記
ＰＺＴ膜１４中に導入されている過剰なＰｂが前記Ｉｒ
Ｏｘ膜１５中に拡散し、その結果として前記ＰＺＴ膜１
４と接するＩｒＯｘ膜１５の界面が平坦になるものと考
えられる。前記ＩｒＯｘ膜１５とＰＺＴ膜１４との界面
が平坦化された結果、前記強誘電体キャパシタに電圧を
印加した場合、前記ＰＺＴ膜１４に印加される実効的な
電圧が大きくなり、キャパシタ特性が向上するものと考
えられる。
１．４）は酸素欠損を高濃度で含んでいる。そのため、
かかるＩｒＯｘ膜１５では、酸素欠損により形成された
空孔を伝わってＰｂが容易に拡散する。その結果、前記
ＰＺＴ膜１４中に導入されている過剰なＰｂが前記Ｉｒ
Ｏｘ膜１５中に拡散し、その結果として前記ＰＺＴ膜１
４と接するＩｒＯｘ膜１５の界面が平坦になるものと考
えられる。前記ＩｒＯｘ膜１５とＰＺＴ膜１４との界面
が平坦化された結果、前記強誘電体キャパシタに電圧を
印加した場合、前記ＰＺＴ膜１４に印加される実効的な
電圧が大きくなり、キャパシタ特性が向上するものと考
えられる。
【００４４】次に、図２（Ｆ）の強誘電体キャパシタを
有するＦｅＲＡＭにおいて、多層配線構造を設ける場合
に前記ＩｒＯｘ膜１５および１６に課せられる制約につ
いて検討する。
有するＦｅＲＡＭにおいて、多層配線構造を設ける場合
に前記ＩｒＯｘ膜１５および１６に課せられる制約につ
いて検討する。
【００４５】図１０は、前記Ｓｉ基板１１上に図２
（Ｆ）の強誘電体キャパシタを覆うように層間絶縁膜１
７を形成し、平坦化した後前記層間絶縁膜１７中に前記
ＩｒＯｘ膜１６を露出するコンタクトホール１７Ａを形
成し、さらに前記層間絶縁膜１７上に前記コンタクトホ
ール１７Ａにおいて前記ＩｒＯｘ膜１６とコンタクトす
るようにＡｌ等の配線パターン１８を形成した状態を示
す。
（Ｆ）の強誘電体キャパシタを覆うように層間絶縁膜１
７を形成し、平坦化した後前記層間絶縁膜１７中に前記
ＩｒＯｘ膜１６を露出するコンタクトホール１７Ａを形
成し、さらに前記層間絶縁膜１７上に前記コンタクトホ
ール１７Ａにおいて前記ＩｒＯｘ膜１６とコンタクトす
るようにＡｌ等の配線パターン１８を形成した状態を示
す。
【００４６】多数の強誘電体キャパシタがＳｉ基板１１
上に形成されたＦｅＲＡＭ集積回路装置においてこのよ
うに前記層間絶縁膜１７中にコンタクトホール１７Ａを
形成する場合、前記層間絶縁膜１７の膜厚変化や個々の
強誘電体キャパシタの高さのばらつきを考慮して、前記
コンタクトホール１７Ａを形成するドライエッチング工
程は、前記ＩｒＯｘ膜１６の表面を露出するに必要な時
間よりも多少長く継続される。その結果、前記ＩｒＯｘ
膜１６中には、図１１に示すように、前記コンタクトホ
ール１７Ａの底部に対応して凹部が形成され、かかる凹
部において前記Ａｌ配線パターンが前記ＩｒＯｘ膜１６
とコンタクトさせられる。なお図１０の写真では、前記
Ａｌ配線パターン１８が前記ＩｒＯｘ膜１６とコンタク
トする部分にＴｉＮバリア層１７Ａが形成されているの
が見える。
上に形成されたＦｅＲＡＭ集積回路装置においてこのよ
うに前記層間絶縁膜１７中にコンタクトホール１７Ａを
形成する場合、前記層間絶縁膜１７の膜厚変化や個々の
強誘電体キャパシタの高さのばらつきを考慮して、前記
コンタクトホール１７Ａを形成するドライエッチング工
程は、前記ＩｒＯｘ膜１６の表面を露出するに必要な時
間よりも多少長く継続される。その結果、前記ＩｒＯｘ
膜１６中には、図１１に示すように、前記コンタクトホ
ール１７Ａの底部に対応して凹部が形成され、かかる凹
部において前記Ａｌ配線パターンが前記ＩｒＯｘ膜１６
とコンタクトさせられる。なお図１０の写真では、前記
Ａｌ配線パターン１８が前記ＩｒＯｘ膜１６とコンタク
トする部分にＴｉＮバリア層１７Ａが形成されているの
が見える。
【００４７】このような多層配線構造とのコンタクト構
造を形成する場合、前記ＩｒＯｘ膜１６中の凹部の深さ
は一般に数十ナノメートルになる。図示の例では、前記
凹部の深さは約５０ｎｍとなっている。従って、前記Ｉ
ｒＯｘ膜１６の厚さが５０ｎｍ以下であると、前記凹部
において前記ＩｒＯｘ膜１５が露出してしまい、その結
果かかるコンタクトホールを介して水素などの還元性成
分がＩｒＯｘ膜１５に侵入してしまい、ＰＺＴ膜１４の
特性を劣化させる問題が生じる。このため、前記ＩｒＯ
ｘ膜１６の厚さは数十ナノメートル以上であることが必
要であることがわかる。
造を形成する場合、前記ＩｒＯｘ膜１６中の凹部の深さ
は一般に数十ナノメートルになる。図示の例では、前記
凹部の深さは約５０ｎｍとなっている。従って、前記Ｉ
ｒＯｘ膜１６の厚さが５０ｎｍ以下であると、前記凹部
において前記ＩｒＯｘ膜１５が露出してしまい、その結
果かかるコンタクトホールを介して水素などの還元性成
分がＩｒＯｘ膜１５に侵入してしまい、ＰＺＴ膜１４の
特性を劣化させる問題が生じる。このため、前記ＩｒＯ
ｘ膜１６の厚さは数十ナノメートル以上であることが必
要であることがわかる。
【００４８】このように上層のＩｒＯｘ膜１６において
多層配線構造とのコンタクトを行うことにより、前記Ｉ
ｒＯｘ膜１６のプロセスダメージ耐性により、多層配線
構造形成プロセスあるいはコンタクトホール形成プロセ
スの際の非酸化雰囲気の影響が強誘電体キャパシタ中の
強誘電体膜に及ぶのを抑制することができる。
多層配線構造とのコンタクトを行うことにより、前記Ｉ
ｒＯｘ膜１６のプロセスダメージ耐性により、多層配線
構造形成プロセスあるいはコンタクトホール形成プロセ
スの際の非酸化雰囲気の影響が強誘電体キャパシタ中の
強誘電体膜に及ぶのを抑制することができる。
【００４９】なお、上記の説明は、下部電極１３として
前記Ｐｔ／Ｔｉ積層構造を使ったが、前記下部電極とし
てＩｒやＲｕ、ＲｕＯ2あるいはＳｒＲｕＯ3などの導電
性酸化物もしくはそれらの積層構造でも構わない。
前記Ｐｔ／Ｔｉ積層構造を使ったが、前記下部電極とし
てＩｒやＲｕ、ＲｕＯ2あるいはＳｒＲｕＯ3などの導電
性酸化物もしくはそれらの積層構造でも構わない。
【００５０】さらに、前記下層上部電極１５としてはＩ
ｒＯｘ膜以外にも、ＲｕＯｘ膜やＳｒＲｕＯｘ膜などの
非化学量論組成を有する導電性酸化物膜を使うことが可
能で、一方前記上層上部電極１６として、より化学量論
組成に近い組成を有するＩｒＯｘ膜以外にＲｕＯｘ膜や
ＳｒＲｕＯｘ膜などの導電性酸化物膜で、前記下層上部
電極膜１５より化学量論組成に近い組成を有する膜を使
うことも可能である。
ｒＯｘ膜以外にも、ＲｕＯｘ膜やＳｒＲｕＯｘ膜などの
非化学量論組成を有する導電性酸化物膜を使うことが可
能で、一方前記上層上部電極１６として、より化学量論
組成に近い組成を有するＩｒＯｘ膜以外にＲｕＯｘ膜や
ＳｒＲｕＯｘ膜などの導電性酸化物膜で、前記下層上部
電極膜１５より化学量論組成に近い組成を有する膜を使
うことも可能である。
【００５１】また、本実施例において、前記ＰＺＴ膜１
４の代わりに、ＰＬＺＴ膜、ＳＢＴ（ＳｒＢｉ2（Ｔ
ａ，Ｎｂ）2Ｏ9）膜、あるいはＢｉ層状化合物を使うこ
とも可能である。 ［第２実施例］図１２（Ａ）〜図１３（Ｅ）は、本発明
の第２実施例によるＦｅＲＡＭの製造工程を示す。
４の代わりに、ＰＬＺＴ膜、ＳＢＴ（ＳｒＢｉ2（Ｔ
ａ，Ｎｂ）2Ｏ9）膜、あるいはＢｉ層状化合物を使うこ
とも可能である。 ［第２実施例］図１２（Ａ）〜図１３（Ｅ）は、本発明
の第２実施例によるＦｅＲＡＭの製造工程を示す。
【００５２】図１２（Ａ）を参照するに、Ｓｉ基板２１
上には素子分離膜２２により活性領域が画成されてお
り、前記活性領域中においては前記Ｓｉ基板上にゲート
絶縁膜２３を介してゲート電極２４Ａ，２４Ｂが、Ｆｅ
ＲＡＭのワード線の一部として形成される。各々のゲー
ト電極２４Ａおよび２４Ｂはシリサイド低抵抗層２４Ｃ
を担持し、前記Ｓｉ基板２１中には、前記ゲート電極２
４Ａの両側にＬＤＤ領域２１Ａおよび２１Ｂが形成され
ている。また前記Ｓｉ基板２１中には前記ゲート電極２
４Ｂの両側にＬＤＤ拡散２１Ｃおよび２１Ｄが形成され
ている。
上には素子分離膜２２により活性領域が画成されてお
り、前記活性領域中においては前記Ｓｉ基板上にゲート
絶縁膜２３を介してゲート電極２４Ａ，２４Ｂが、Ｆｅ
ＲＡＭのワード線の一部として形成される。各々のゲー
ト電極２４Ａおよび２４Ｂはシリサイド低抵抗層２４Ｃ
を担持し、前記Ｓｉ基板２１中には、前記ゲート電極２
４Ａの両側にＬＤＤ領域２１Ａおよび２１Ｂが形成され
ている。また前記Ｓｉ基板２１中には前記ゲート電極２
４Ｂの両側にＬＤＤ拡散２１Ｃおよび２１Ｄが形成され
ている。
【００５３】前記ゲート電極２４Ａ，２４Ｂはそれぞれ
側壁面上に側壁絶縁膜２４ａ，２４ｂおよび２４ｃ，２
４ｄを有し、前記Ｓｉ基板２１中には、前記側壁絶縁膜
２４ａの外縁に略対応して拡散領域２１Ｅが形成されて
いる。同様に、前記Ｓｉ基板２１中には、前記側壁絶縁
膜２４ｄの外縁に略対応して拡散領域２１Ｇが形成され
ており、前記Ｓｉ基板２１中には前記側壁絶縁膜２４ｂ
の外縁と前記側壁絶縁膜２４ｃの外縁との間に拡散領域
２１Ｆが形成されている。
側壁面上に側壁絶縁膜２４ａ，２４ｂおよび２４ｃ，２
４ｄを有し、前記Ｓｉ基板２１中には、前記側壁絶縁膜
２４ａの外縁に略対応して拡散領域２１Ｅが形成されて
いる。同様に、前記Ｓｉ基板２１中には、前記側壁絶縁
膜２４ｄの外縁に略対応して拡散領域２１Ｇが形成され
ており、前記Ｓｉ基板２１中には前記側壁絶縁膜２４ｂ
の外縁と前記側壁絶縁膜２４ｃの外縁との間に拡散領域
２１Ｆが形成されている。
【００５４】前記ゲート電極２４Ａ，２４Ｂは前記Ｓｉ
基板２１上に前記活性領域および前記素子分離膜２２を
覆うように形成されたＳｉＯＮ膜２５により覆われ、さ
らに前記ＳｉＯＮ膜２５上にはＳｉＯ2よりなる層間絶
縁膜２６がＣＶＤ法により、約１０００ｎｍの厚さに形
成される。
基板２１上に前記活性領域および前記素子分離膜２２を
覆うように形成されたＳｉＯＮ膜２５により覆われ、さ
らに前記ＳｉＯＮ膜２５上にはＳｉＯ2よりなる層間絶
縁膜２６がＣＶＤ法により、約１０００ｎｍの厚さに形
成される。
【００５５】前記層間絶縁膜２６は引き続いてＣＭＰ法
により平坦化され、さらにＮ2雰囲気中、６００°Ｃ、
３０分間の熱処理により、脱ガスを行う。
により平坦化され、さらにＮ2雰囲気中、６００°Ｃ、
３０分間の熱処理により、脱ガスを行う。
【００５６】次に図１２（Ｂ）の工程において前記層間
絶縁膜２６上にＴｉ膜およびＰｔ膜をそれぞれ約２０ｎ
ｍおよび約１７５ｎｍの厚さに順次スパッタリングする
ことにより、Ｐｔ／Ｔｉ積層構造を有する下部電極膜２
７を形成する。先にも説明したが、前記下部電極２７は
前記Ｐｔ／Ｔｉ積層構造を有するものに限定されること
はなく、Ｉｒ膜やＲｕ膜、ＲｕＯ2膜やＳｒＲｕＯ3膜を
積層したものでもよい。
絶縁膜２６上にＴｉ膜およびＰｔ膜をそれぞれ約２０ｎ
ｍおよび約１７５ｎｍの厚さに順次スパッタリングする
ことにより、Ｐｔ／Ｔｉ積層構造を有する下部電極膜２
７を形成する。先にも説明したが、前記下部電極２７は
前記Ｐｔ／Ｔｉ積層構造を有するものに限定されること
はなく、Ｉｒ膜やＲｕ膜、ＲｕＯ2膜やＳｒＲｕＯ3膜を
積層したものでもよい。
【００５７】図１２（Ｂ）の工程では、引き続きＰＺＴ
あるいはＰＬＺＴなどの強誘電体膜２８をＲＦスパッタ
リングにより、約２００ｎｍの厚さに形成する。このよ
うにして形成された強誘電体膜２８は、図１２（Ｂ）の
工程でさらにＡｒ／Ｏ2雰囲気中、約６００°Ｃの温度
で急速熱処理を施され、部分的に結晶化させられる。
あるいはＰＬＺＴなどの強誘電体膜２８をＲＦスパッタ
リングにより、約２００ｎｍの厚さに形成する。このよ
うにして形成された強誘電体膜２８は、図１２（Ｂ）の
工程でさらにＡｒ／Ｏ2雰囲気中、約６００°Ｃの温度
で急速熱処理を施され、部分的に結晶化させられる。
【００５８】かかる強誘電体膜２８の熱処理工程の後、
図１２（Ｂ）の工程ではさらに前記表１に示す条件下で
ＩｒＯｘ膜の反応性スパッタリングを行い、下層上部電
極となるＩｒＯｘ膜２９を前記強誘電体膜２８上に形成
する。このようにして形成されたＩｒＯｘ膜２９は、ｘ
≒１．４程度の非化学量論組成を有している。
図１２（Ｂ）の工程ではさらに前記表１に示す条件下で
ＩｒＯｘ膜の反応性スパッタリングを行い、下層上部電
極となるＩｒＯｘ膜２９を前記強誘電体膜２８上に形成
する。このようにして形成されたＩｒＯｘ膜２９は、ｘ
≒１．４程度の非化学量論組成を有している。
【００５９】図１２（Ｂ）の工程では、さらに前記Ｉｒ
Ｏｘ膜２９の形成工程の後、Ｏ2雰囲気中、７２５°Ｃ
において急速熱処理が施され、前記強誘電体膜２８が結
晶化させられる。
Ｏｘ膜２９の形成工程の後、Ｏ2雰囲気中、７２５°Ｃ
において急速熱処理が施され、前記強誘電体膜２８が結
晶化させられる。
【００６０】次に図１２（Ｃ）の工程において前記Ｉｒ
Ｏｘ膜２９上に別のＩｒＯｘ膜３０を、先に表２で説明
した条件下で堆積する。このようにして形成されたＩｒ
Ｏｘ膜３０は、化学量論組成ＩｒＯ2、あるいは前記Ｉ
ｒＯｘ膜２９よりも前記化学量論組成に近い組成を有す
る。
Ｏｘ膜２９上に別のＩｒＯｘ膜３０を、先に表２で説明
した条件下で堆積する。このようにして形成されたＩｒ
Ｏｘ膜３０は、化学量論組成ＩｒＯ2、あるいは前記Ｉ
ｒＯｘ膜２９よりも前記化学量論組成に近い組成を有す
る。
【００６１】次に図１３（Ｄ）の工程において前記膜２
７〜３０はパターニングされ、その結果、前記層間絶縁
膜２６上に強誘電体キャパシタＣ1，Ｃ2が形成される。
７〜３０はパターニングされ、その結果、前記層間絶縁
膜２６上に強誘電体キャパシタＣ1，Ｃ2が形成される。
【００６２】さらに図１３（Ｅ）の工程において前記層
間絶縁膜２６上に別の層間絶縁膜３１が形成され、前記
別の層間絶縁膜３１中には前記拡散領域２１Ｅ，２１Ｆ
および２１Ｇを露出するコンタクトホール３１Ａ〜３１
Ｃが形成され、前記コンタクトホール３１Ａ〜３１Ｃは
前記拡散領域２１Ｅ〜２１Ｇとそれぞれコンタクトする
Ｗ等の導電性プラグ３１ａ〜３１ｃにより充填される。
間絶縁膜２６上に別の層間絶縁膜３１が形成され、前記
別の層間絶縁膜３１中には前記拡散領域２１Ｅ，２１Ｆ
および２１Ｇを露出するコンタクトホール３１Ａ〜３１
Ｃが形成され、前記コンタクトホール３１Ａ〜３１Ｃは
前記拡散領域２１Ｅ〜２１Ｇとそれぞれコンタクトする
Ｗ等の導電性プラグ３１ａ〜３１ｃにより充填される。
【００６３】また前記層間絶縁膜３１中には前記キャパ
シタＣ1の上層ＩｒＯｘ電極層３０を露出するコンタク
トホール３０Ｄと前記キャパシタＣ2の上層ＩｒＯｘ電
極層３０を露出するコンタクトホール３０Ｅとが形成さ
れており、前記層間絶縁膜３１上には、前記コンタクト
ホール３０Ｄにおいて前記キャパシタＣ1の前記上層Ｉ
ｒＯｘ電極層３０とコンタクトし前記コンタクトホール
３１Ａにおいて前記導電性プラグ３１ａとコンタクトす
るＡｌ配線パターン３２Ａと、前記コンタクトホール３
１Ｂにおいて前記導電性プラグ３１ｂとコンタクトする
Ａｌ配線パターン３２Ｂと、前記コンタクトホール３１
Ｃにおいて前記導電性プラグ３１ｃとコンタクトし前記
コンタクトホール３０Ｅにおいて前記キャパシタＣ2の
ＩｒＯｘ電極層とコンタクトするＡｌ配線パターン３２
Ｃとが形成されている。
シタＣ1の上層ＩｒＯｘ電極層３０を露出するコンタク
トホール３０Ｄと前記キャパシタＣ2の上層ＩｒＯｘ電
極層３０を露出するコンタクトホール３０Ｅとが形成さ
れており、前記層間絶縁膜３１上には、前記コンタクト
ホール３０Ｄにおいて前記キャパシタＣ1の前記上層Ｉ
ｒＯｘ電極層３０とコンタクトし前記コンタクトホール
３１Ａにおいて前記導電性プラグ３１ａとコンタクトす
るＡｌ配線パターン３２Ａと、前記コンタクトホール３
１Ｂにおいて前記導電性プラグ３１ｂとコンタクトする
Ａｌ配線パターン３２Ｂと、前記コンタクトホール３１
Ｃにおいて前記導電性プラグ３１ｃとコンタクトし前記
コンタクトホール３０Ｅにおいて前記キャパシタＣ2の
ＩｒＯｘ電極層とコンタクトするＡｌ配線パターン３２
Ｃとが形成されている。
【００６４】前記ＩｒＯｘ電極層２９上に、前記電極層
２９よりも化学量論組成に近いＩｒＯｘ電極層３０を形
成することにより、前記コンタクトホール３０Ｄあるい
は３０Ｅ形成時に使われる非酸化雰囲気あるいは前記Ａ
ｌ配線パターン３２Ａ〜３２Ｃの形成時に使われる非酸
化雰囲気が前記ＩｒＯｘないしＩｒＯ2電極層３０によ
り阻止され、前記キャパシタＣ1およびＣ2中において前
記強誘電体膜２８の電気特性の劣化が回避される。
２９よりも化学量論組成に近いＩｒＯｘ電極層３０を形
成することにより、前記コンタクトホール３０Ｄあるい
は３０Ｅ形成時に使われる非酸化雰囲気あるいは前記Ａ
ｌ配線パターン３２Ａ〜３２Ｃの形成時に使われる非酸
化雰囲気が前記ＩｒＯｘないしＩｒＯ2電極層３０によ
り阻止され、前記キャパシタＣ1およびＣ2中において前
記強誘電体膜２８の電気特性の劣化が回避される。
【００６５】また前記強誘電体膜２８に接する下層Ｉｒ
Ｏｘ電極層２９として、例えば組成パラメータｘが１．
４の非化学量論組成のＩｒＯｘ膜を使うことにより、前
記強誘電体膜２８からＰｂが前記ＩｒＯｘ膜２９に拡散
し、前記強誘電体膜２８とＩｒＯｘ膜２９との界面が平
坦化する。その結果、前記強誘電体キャパシタＣ1，Ｃ2
は優れた電気的特性を示す。先にも図９（Ａ），（Ｂ）
で説明したように、このように前記ＩｒＯｘ膜２９中に
前記強誘電体膜２８から拡散したＰｂは、その上のＩｒ
Ｏｘ膜３０中には拡散しない。
Ｏｘ電極層２９として、例えば組成パラメータｘが１．
４の非化学量論組成のＩｒＯｘ膜を使うことにより、前
記強誘電体膜２８からＰｂが前記ＩｒＯｘ膜２９に拡散
し、前記強誘電体膜２８とＩｒＯｘ膜２９との界面が平
坦化する。その結果、前記強誘電体キャパシタＣ1，Ｃ2
は優れた電気的特性を示す。先にも図９（Ａ），（Ｂ）
で説明したように、このように前記ＩｒＯｘ膜２９中に
前記強誘電体膜２８から拡散したＰｂは、その上のＩｒ
Ｏｘ膜３０中には拡散しない。
【００６６】なお、以上の説明ではＩｒＯｘを上部電極
層２９，３０として用いたが、本発明はＩｒＯｘに限定
されるものではなく、前記上部電極層２９，３０として
ＲｕＯｘやＳｒＲｕＯｘ等の導電性酸化物を使うことも
可能である。その際、前記上部電極層２９，３０として
酸化の割合の異なる異種の酸化物を組み合わせて使うこ
とも可能である。
層２９，３０として用いたが、本発明はＩｒＯｘに限定
されるものではなく、前記上部電極層２９，３０として
ＲｕＯｘやＳｒＲｕＯｘ等の導電性酸化物を使うことも
可能である。その際、前記上部電極層２９，３０として
酸化の割合の異なる異種の酸化物を組み合わせて使うこ
とも可能である。
【００６７】以下、異種の酸化物を上部電極層上層部３
０と上部電極層下層部２９に使う場合について説明す
る。
０と上部電極層下層部２９に使う場合について説明す
る。
【００６８】例えば上部電極層下層部２９を先に述べた
表１の条件で形成した場合、上部電極層上層部３０とし
てＳｒＲｕＯｘ膜を使うことが可能である。この場合、
前記ＳｒＲｕＯｘ膜３０の形成は、表面モフォロジーの
劣化を回避するため、酸素雰囲気中での反応性スパッタ
リングではなくＡｒ雰囲気中でのスパッタ法により行う
のが好ましい。
表１の条件で形成した場合、上部電極層上層部３０とし
てＳｒＲｕＯｘ膜を使うことが可能である。この場合、
前記ＳｒＲｕＯｘ膜３０の形成は、表面モフォロジーの
劣化を回避するため、酸素雰囲気中での反応性スパッタ
リングではなくＡｒ雰囲気中でのスパッタ法により行う
のが好ましい。
【００６９】このようにして上部電極層上層部３０を形
成した後、Ｏ2雰囲気中、７２５°Ｃ，２０秒間の急速
加熱処理を行い、前記強誘電体膜２８を結晶化させた
後、さらに酸素雰囲気中６５０°Ｃで６０分間アニール
処理を行い、前記ＳｒＲｕＯｘ電極層３０を酸化させ
る。ＳｒＲｕＯｘ膜は、いきなり炉アニールを行うと表
面異常が生じてしまうため、本発明では最初に表面異常
が生じない急速加熱処理を行い、それから前記急速加熱
処理よりも低い温度で長時間、炉による熱処理を行うこ
とにより、表面異常を発生させずに十分に酸化したＳｒ
ＲｕＯｘ膜を得ることができる。一方、このような長時
間の熱処理を行っても、前記ＩｒＯｘ膜の酸化が進行す
ることはない。Ｉｒの酸化には、１０００°Ｃを超える
高い温度が必要であり、前記ＩｒＯｘ電極層２９におけ
る金属状態のＩｒの割合は、このような熱処理によって
は変化しない。このようにして、先に示した実施例と同
様に、上部電極の下層部よりも上層部の方が酸素の割合
が高い構造を形成することができる。
成した後、Ｏ2雰囲気中、７２５°Ｃ，２０秒間の急速
加熱処理を行い、前記強誘電体膜２８を結晶化させた
後、さらに酸素雰囲気中６５０°Ｃで６０分間アニール
処理を行い、前記ＳｒＲｕＯｘ電極層３０を酸化させ
る。ＳｒＲｕＯｘ膜は、いきなり炉アニールを行うと表
面異常が生じてしまうため、本発明では最初に表面異常
が生じない急速加熱処理を行い、それから前記急速加熱
処理よりも低い温度で長時間、炉による熱処理を行うこ
とにより、表面異常を発生させずに十分に酸化したＳｒ
ＲｕＯｘ膜を得ることができる。一方、このような長時
間の熱処理を行っても、前記ＩｒＯｘ膜の酸化が進行す
ることはない。Ｉｒの酸化には、１０００°Ｃを超える
高い温度が必要であり、前記ＩｒＯｘ電極層２９におけ
る金属状態のＩｒの割合は、このような熱処理によって
は変化しない。このようにして、先に示した実施例と同
様に、上部電極の下層部よりも上層部の方が酸素の割合
が高い構造を形成することができる。
【００７０】このような上部電極の上層部３０と下層部
２９とで酸化の割合を変化させ、さらに図６（Ａ）およ
び（Ｂ）で示したような組織構造を得るには、上層部３
０の形成時と下層部２９の形成時においてＡｒ／Ｏ2の
流量比を表１および表２あるいは図４に従って変化させ
ればよいが、前記表１および表２に従ってスパッタパワ
ーあるいは基板温度を変化させてもよい。一般にスパッ
タパワーが大きくなると、形成されるＩｒＯｘ膜中での
金属状態のＩｒの割合が増大する。また基板温度が高く
なると、形成されるＩｒＯｘ膜中での金属状態のＩｒの
割合が減少する。
２９とで酸化の割合を変化させ、さらに図６（Ａ）およ
び（Ｂ）で示したような組織構造を得るには、上層部３
０の形成時と下層部２９の形成時においてＡｒ／Ｏ2の
流量比を表１および表２あるいは図４に従って変化させ
ればよいが、前記表１および表２に従ってスパッタパワ
ーあるいは基板温度を変化させてもよい。一般にスパッ
タパワーが大きくなると、形成されるＩｒＯｘ膜中での
金属状態のＩｒの割合が増大する。また基板温度が高く
なると、形成されるＩｒＯｘ膜中での金属状態のＩｒの
割合が減少する。
【００７１】また、本実施例において前記上部電極膜２
９および３０の厚さ、および前記電極膜２９および３０
の合計膜厚は、本実施例記載のものに限定されるもので
はない。
９および３０の厚さ、および前記電極膜２９および３０
の合計膜厚は、本実施例記載のものに限定されるもので
はない。
【００７２】さらに図１４の変形例に示すように、前記
下層ＩｒＯｘ電極層２９を成膜後パターニングし、その
上に前記上層ＩｒＯｘ電極層３０を形成するようにして
もよい。ただし図１４中、先に説明した部分には対応す
る参照符号を付し、説明を省略する。
下層ＩｒＯｘ電極層２９を成膜後パターニングし、その
上に前記上層ＩｒＯｘ電極層３０を形成するようにして
もよい。ただし図１４中、先に説明した部分には対応す
る参照符号を付し、説明を省略する。
【００７３】以上、本発明を好ましい実施例について説
明したが、本発明はかかる特定の実施例に限定されるも
のではなく、特許請求の範囲に記載した要旨内において
様々な変形・変更が可能である。
明したが、本発明はかかる特定の実施例に限定されるも
のではなく、特許請求の範囲に記載した要旨内において
様々な変形・変更が可能である。
【００７４】（付記１） 基板と、前記基板上に形成さ
れた強誘電体キャパシタとよりなる半導体装置におい
て、前記強誘電体キャパシタは、下部電極と、前記下部
電極上に形成された強誘電体膜と、前記強誘電体膜上に
形成された上部電極とよりなり、前記上部電極は、化学
量論組成が組成パラメータｘ1を使って化学式ＡＯｘ1で
表され実際の組成が組成パラメータｘ2を使って化学式
ＡＯｘ2で表される酸化物よりなる第１の層と、前記第
１の層上に形成され、化学量論組成が組成パラメータｙ
1を使って化学式ＢＯｙ1で表され実際の組成が組成パラ
メータｙ2を使って化学式ＢＯｙ2で表される酸化物より
なる第２の層とよりなり、前記組成パラメータｘ1，
ｘ2，ｙ1およびｙ2の間には、関係 ｙ2／ｙ1＞ｘ2／ｘ1 が成立することを特徴とする半導体装置。
れた強誘電体キャパシタとよりなる半導体装置におい
て、前記強誘電体キャパシタは、下部電極と、前記下部
電極上に形成された強誘電体膜と、前記強誘電体膜上に
形成された上部電極とよりなり、前記上部電極は、化学
量論組成が組成パラメータｘ1を使って化学式ＡＯｘ1で
表され実際の組成が組成パラメータｘ2を使って化学式
ＡＯｘ2で表される酸化物よりなる第１の層と、前記第
１の層上に形成され、化学量論組成が組成パラメータｙ
1を使って化学式ＢＯｙ1で表され実際の組成が組成パラ
メータｙ2を使って化学式ＢＯｙ2で表される酸化物より
なる第２の層とよりなり、前記組成パラメータｘ1，
ｘ2，ｙ1およびｙ2の間には、関係 ｙ2／ｙ1＞ｘ2／ｘ1 が成立することを特徴とする半導体装置。
【００７５】（付記２） 第１の層および第２の層の各
々は、導電性酸化物よりなることを特徴とする付記１記
載の半導体装置。
々は、導電性酸化物よりなることを特徴とする付記１記
載の半導体装置。
【００７６】（付記３） 前記第１の層は、前記第２の
層を構成する金属元素と同じ金属元素により構成される
ことを特徴とする付記１または２記載の半導体装置。
層を構成する金属元素と同じ金属元素により構成される
ことを特徴とする付記１または２記載の半導体装置。
【００７７】（付記４） 前記金属元素は、Ｉｒ，Ｒ
ｕ，Ｐｔ，Ｐｄ，Ｏｓ，ＳｒおよびＴａより選ばれるこ
とを特徴とする付記３記載の半導体装置。
ｕ，Ｐｔ，Ｐｄ，Ｏｓ，ＳｒおよびＴａより選ばれるこ
とを特徴とする付記３記載の半導体装置。
【００７８】（付記５） 前記第１の層はＩｒＯｘ
2（ｘ2＜２）で表される組成を有し、前記第２の層はＩ
ｒＯｙ２（ｙ2＞ｘ2）で表される組成を有することを特
徴とする付記３記載の半導体装置。
2（ｘ2＜２）で表される組成を有し、前記第２の層はＩ
ｒＯｙ２（ｙ2＞ｘ2）で表される組成を有することを特
徴とする付記３記載の半導体装置。
【００７９】（付記６） 前記第１の層を構成する金属
元素と前記第２の層を構成する金属元素とは異なってい
ることを特徴とする付記１または２記載の半導体装置。
元素と前記第２の層を構成する金属元素とは異なってい
ることを特徴とする付記１または２記載の半導体装置。
【００８０】（付記７） 前記第１の層は化学量論組成
がＩｒＯ2で実際の組成がＩｒＯｘ2（ｘ2＜２）で表さ
れる組成を有し、前記第２の層は化学量論組成がＳｒＲ
ｕＯ3で実際の組成がＳｒＲｕＯｙ2で表される組成を有
し、ｙ2／３＞ｘ2／２であることを特徴とする付記６記
載の半導体装置。
がＩｒＯ2で実際の組成がＩｒＯｘ2（ｘ2＜２）で表さ
れる組成を有し、前記第２の層は化学量論組成がＳｒＲ
ｕＯ3で実際の組成がＳｒＲｕＯｙ2で表される組成を有
し、ｙ2／３＞ｘ2／２であることを特徴とする付記６記
載の半導体装置。
【００８１】（付記８） 強誘電体膜は、ＰＺＴ膜、Ｓ
ＢＴ膜、あるいはＢｉ層状化合物よりなることを特徴と
する付記１〜７のうち、いずれか一項記載の半導体装
置。
ＢＴ膜、あるいはＢｉ層状化合物よりなることを特徴と
する付記１〜７のうち、いずれか一項記載の半導体装
置。
【００８２】（付記９） 前記第１の層はグラニュラー
状微構造を有し、前記第２の層は、結晶粒径が２０〜５
０ｎｍの柱状微構造を有することを特徴とする付記１〜
８のうち、いずれか一項記載の半導体装置。
状微構造を有し、前記第２の層は、結晶粒径が２０〜５
０ｎｍの柱状微構造を有することを特徴とする付記１〜
８のうち、いずれか一項記載の半導体装置。
【００８３】（付記１０） 前記第１の層は１００ｎｍ
以下の膜厚を有することを特徴とする付記１〜９のう
ち、いずれか一項記載の半導体装置。
以下の膜厚を有することを特徴とする付記１〜９のう
ち、いずれか一項記載の半導体装置。
【００８４】（付記１１） 前記強誘電体膜と前記第１
の膜との界面が平坦であることを特徴とする付記１〜１
０のうち、いずれか一項記載の半導体装置。
の膜との界面が平坦であることを特徴とする付記１〜１
０のうち、いずれか一項記載の半導体装置。
【００８５】（付記１２） 前記第１の層はＰｂを含
み、前記第２の層は実質的にＰｂを含まないことを特徴
とする付記１〜１１のうち、いずれか一項記載の半導体
装置。
み、前記第２の層は実質的にＰｂを含まないことを特徴
とする付記１〜１１のうち、いずれか一項記載の半導体
装置。
【００８６】（付記１３） さらに前記基板上に、前記
強誘電体キャパシタを覆うように多層配線構造が設けら
れ、前記第２の層が前記多層配線構造中の配線パターン
と、コンタクトホールを介して接続されることを特徴と
する付記１〜１２のうち、いずれか一項記載の半導体装
置。
強誘電体キャパシタを覆うように多層配線構造が設けら
れ、前記第２の層が前記多層配線構造中の配線パターン
と、コンタクトホールを介して接続されることを特徴と
する付記１〜１２のうち、いずれか一項記載の半導体装
置。
【００８７】（付記１４） 下部電極を形成する工程
と、前記下部電極上に強誘電体膜を堆積する工程と、前
記強誘電体膜上に第１の導電性酸化膜を堆積する工程
と、前記第１の導電性酸化膜上に第２の導電性酸化膜を
堆積する工程とよりなり、前記第１の導電性酸化膜の堆
積工程を、前記第２の導電性酸化膜の堆積工程における
よりもより酸化性の弱い条件下において実行することを
特徴とする半導体装置の製造方法。
と、前記下部電極上に強誘電体膜を堆積する工程と、前
記強誘電体膜上に第１の導電性酸化膜を堆積する工程
と、前記第１の導電性酸化膜上に第２の導電性酸化膜を
堆積する工程とよりなり、前記第１の導電性酸化膜の堆
積工程を、前記第２の導電性酸化膜の堆積工程における
よりもより酸化性の弱い条件下において実行することを
特徴とする半導体装置の製造方法。
【００８８】（付記１５） 強誘電体膜を堆積する工程
の後、前記第１の導電性酸化膜を堆積する工程の前に、
前記強誘電体膜を不活性ガスと酸化性ガスの混合雰囲気
中、第１の温度で熱処理する工程を含み、さらに前記第
１の導電性酸化膜を堆積する工程の後、前記強誘電体膜
を、酸化雰囲気中、前記第１の温度よりも高い第２の温
度で熱処理し、前記強誘電体膜を結晶化する工程を含む
ことを特徴とする付記１４記載の半導体装置の製造方
法。
の後、前記第１の導電性酸化膜を堆積する工程の前に、
前記強誘電体膜を不活性ガスと酸化性ガスの混合雰囲気
中、第１の温度で熱処理する工程を含み、さらに前記第
１の導電性酸化膜を堆積する工程の後、前記強誘電体膜
を、酸化雰囲気中、前記第１の温度よりも高い第２の温
度で熱処理し、前記強誘電体膜を結晶化する工程を含む
ことを特徴とする付記１４記載の半導体装置の製造方
法。
【００８９】（付記１６） 前記第１の導電性酸化膜を
堆積する工程と前記第２の導電性酸化膜を堆積する工程
とは、反応性スパッタリングにより実行されることを特
徴とする付記１４または１５記載の半導体装置の製造方
法 （付記１７） 前記第２の導電性酸化膜を堆積する工程
は、前記第１の導電性酸化膜を堆積する工程におけるス
パッタパワーよりも低いスパッタパワーで実行されるこ
とを特徴とする付記１６記載の半導体装置の製造方法。
堆積する工程と前記第２の導電性酸化膜を堆積する工程
とは、反応性スパッタリングにより実行されることを特
徴とする付記１４または１５記載の半導体装置の製造方
法 （付記１７） 前記第２の導電性酸化膜を堆積する工程
は、前記第１の導電性酸化膜を堆積する工程におけるス
パッタパワーよりも低いスパッタパワーで実行されるこ
とを特徴とする付記１６記載の半導体装置の製造方法。
【００９０】（付記１８） 前記第２の導電性酸化膜を
堆積する工程は、前記第１の導電性酸化膜を堆積する工
程におけるスパッタ雰囲気よりもより酸化性のスパッタ
雰囲気中において実行されることを特徴とする付記１６
または１７記載の半導体装置の製造方法。
堆積する工程は、前記第１の導電性酸化膜を堆積する工
程におけるスパッタ雰囲気よりもより酸化性のスパッタ
雰囲気中において実行されることを特徴とする付記１６
または１７記載の半導体装置の製造方法。
【００９１】（付記１９） 前記第１の導電性酸化膜を
堆積する工程は、Ｉｒ，Ｒｕ，Ｐｔ，Ｐｄ，Ｏｓ，Ｓｒ
ＲｕＯｘ，ＩｎＴａＯｘ，およびそれらの合金より選択
されるターゲットを使って実行され、前記第２の導電性
酸化膜を堆積する工程は、Ｉｒ，Ｒｕ，Ｐｔ，Ｐｄ，Ｏ
ｓ，ＳｒＲｕＯｘ，ＩｎＴａＯｘ，およびそれらの合金
より選択されるターゲットを使って実行されることを特
徴とする付記１４〜１８のうち、いずれか一項記載の半
導体装置の製造方法。
堆積する工程は、Ｉｒ，Ｒｕ，Ｐｔ，Ｐｄ，Ｏｓ，Ｓｒ
ＲｕＯｘ，ＩｎＴａＯｘ，およびそれらの合金より選択
されるターゲットを使って実行され、前記第２の導電性
酸化膜を堆積する工程は、Ｉｒ，Ｒｕ，Ｐｔ，Ｐｄ，Ｏ
ｓ，ＳｒＲｕＯｘ，ＩｎＴａＯｘ，およびそれらの合金
より選択されるターゲットを使って実行されることを特
徴とする付記１４〜１８のうち、いずれか一項記載の半
導体装置の製造方法。
【００９２】
【発明の効果】本発明によれば、動作電圧の低減を可能
にする強誘電体キャパシタの電気特性の向上と同時に、
半導体集積回路装置に要求される微細化や配線多層化に
対応する際の強誘電体キャパシタへのダメージが抑制さ
れ、優れたＦｅＲＡＭおよびその集積回路装置を形成す
ることができる。
にする強誘電体キャパシタの電気特性の向上と同時に、
半導体集積回路装置に要求される微細化や配線多層化に
対応する際の強誘電体キャパシタへのダメージが抑制さ
れ、優れたＦｅＲＡＭおよびその集積回路装置を形成す
ることができる。
【図１】（Ａ）〜（Ｃ）は、本発明の第１実施例による
強誘電体キャパシタの製造工程を示す図（その１）であ
る。
強誘電体キャパシタの製造工程を示す図（その１）であ
る。
【図２】（Ｄ）〜（Ｅ）は、本発明の第１実施例による
強誘電体キャパシタの製造工程を示す図（その２）であ
る。
強誘電体キャパシタの製造工程を示す図（その２）であ
る。
【図３】本実施例による強誘電体キャパシタの電気特性
を示す図である。
を示す図である。
【図４】ＩｒＯｘ上部電極形成時のスパッタ雰囲気と強
誘電体キャパシタの電気特性の関係を示す図である。
誘電体キャパシタの電気特性の関係を示す図である。
【図５】本実施例による強誘電体キャパシタの電気特性
を示す別の図である。
を示す別の図である。
【図６】（Ａ），（Ｂ）は、本実施例による強誘電体キ
ャパシタの断面構造のＳＥＭ像を示す図である。
ャパシタの断面構造のＳＥＭ像を示す図である。
【図７】図６（Ｂ）の断面構造を概略的にスケッチした
図である。
図である。
【図８】（Ａ）．（Ｂ）は、本発明による強誘電体キャ
パシタの断面構造のＳＥＭ像を、異なった処理条件につ
いて比較して示す図である。
パシタの断面構造のＳＥＭ像を、異なった処理条件につ
いて比較して示す図である。
【図９】（Ａ），（Ｂ）は、本発明による強誘電体キャ
パシタ中における元素分布を、比較対照試料中の元素分
布と比較して示す図である。
パシタ中における元素分布を、比較対照試料中の元素分
布と比較して示す図である。
【図１０】本実施例の強誘電体キャパシタに多層配線構
造を設けた場合の構造を示す図である。
造を設けた場合の構造を示す図である。
【図１１】図１０の構成においてコンタクトホール近傍
を拡大したＳＥＭ像を示す図である。
を拡大したＳＥＭ像を示す図である。
【図１２】（Ａ）〜（Ｃ）は、本発明の第２実施例によ
るＦｅＲＡＭの製造工程を示す図（その１）である。
るＦｅＲＡＭの製造工程を示す図（その１）である。
【図１３】（Ｄ），（Ｅ）は、本発明の第２実施例によ
るＦｅＲＡＭの製造工程を示す図（その２）である。
るＦｅＲＡＭの製造工程を示す図（その２）である。
【図１４】本発明の第２実施例の一変形例を示す図であ
る。
る。
１１ Ｓｉ基板 １２ ＳｉＯ2膜 １３ 下部電極 １３Ａ Ｔｉ膜 １３Ｂ Ｐｔ膜 １４ ＰＺＴ膜 １５ ＩｒＯｘ下層上部電極膜 １６ ＩｒＯｘ上層上部電極膜 １７ 層間絶縁膜 １７Ａ コンタクトホール １８ Ａｌ配線パターン ２１ Ｓｉ基板 ２１Ａ，２１Ｂ，２１Ｃ，２１Ｄ ＬＤＤ領域 ２１Ｅ，２１Ｆ 拡散領域 ２２ 素子分離膜 ２３ ゲート絶縁膜 ２４Ａ，２４Ｂ ゲート電極 ２４Ｃ シリサイド層 ２４ａ，２４ｂ，２４ｃ，２４ｄ 側壁絶縁膜 ２５ ＳｉＯＮ膜 ２６ 層間絶縁膜 ２７ 下部電極 ２８ 上部電極 ２９ ＩｒＯｘ上部電極下層部 ３０ ＩｒＯｘ上部電極上層部 ３１ 層間絶縁膜 ３１Ａ，３１Ｂ，３１Ｃ，３１Ｄ，３１Ｅ コンタクト
ホール ３１ａ，３１ｂ，３１ｃ 導電性プラグ ３２Ａ，３２Ｂ，３２Ｃ Ａｌ配線パターン
ホール ３１ａ，３１ｂ，３１ｃ 導電性プラグ ３２Ａ，３２Ｂ，３２Ｃ Ａｌ配線パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松浦 克好 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5F083 AD10 AD51 FR02 GA11 GA25 JA14 JA15 JA17 JA35 JA38 JA39 JA43 JA45 MA06 MA19 PR22 PR33 PR38 PR40
Claims (9)
- 【請求項１】 基板と、 前記基板上に形成された強誘電体キャパシタとよりなる
半導体装置において、 前記強誘電体キャパシタは、下部電極と、前記下部電極
上に形成された強誘電体膜と、前記強誘電体膜上に形成
された上部電極とよりなり、 前記上部電極は、化学量論組成が組成パラメータｘ1を
使って化学式ＡＯｘ1で表され実際の組成が組成パラメ
ータｘ2を使って化学式ＡＯｘ2で表される酸化物よりな
る第１の層と、前記第１の層上に形成され、化学量論組
成が組成パラメータｙ1を使って化学式ＢＯｙ1で表され
実際の組成が組成パラメータｙ2を使って化学式ＢＯｙ2
で表される酸化物よりなる第２の層とよりなり、 前記組成パラメータｘ1，ｘ2，ｙ1およびｙ2の間には、
関係 ｙ2／ｙ1＞ｘ2／ｘ1 が成立することを特徴とする半導体装置。 - 【請求項２】 前記第１の層は、前記第２の層を構成す
る金属元素と同じ金属元素により構成されることを特徴
とする請求項１記載の半導体装置。 - 【請求項３】 前記第１の層を構成する金属元素と前記
第２の層を構成する金属元素とは異なっていることを特
徴とする請求項１記載の半導体装置。 - 【請求項４】 前記強誘電体膜と前記第１の膜との界面
が平坦であることを特徴とする請求項１〜３のうち、い
ずれか一項記載の半導体装置。 - 【請求項５】 前記第１の層はＰｂを含み、前記第２の
層は実質的にＰｂを含まないことを特徴とする請求項１
〜４のうち、いずれか一項記載の半導体装置。 - 【請求項６】 さらに前記基板上に、前記強誘電体キャ
パシタを覆うように多層配線構造が設けられ、前記第２
の層が前記多層配線構造中の配線パターンと、コンタク
トホールを介して接続されることを特徴とする請求項１
〜５のうち、いずれか一項記載の半導体装置。 - 【請求項７】 下部電極を形成する工程と、 前記下部電極上に強誘電体膜を堆積する工程と、 前記強誘電体膜上に第１の導電性酸化膜を堆積する工程
と、 前記第１の導電性酸化膜上に第２の導電性酸化膜を堆積
する工程とよりなり、 前記第１の導電性酸化膜の堆積工程を、前記第２の導電
性酸化膜の堆積工程におけるよりもより酸化性の弱い条
件下において実行することを特徴とする半導体装置の製
造方法。 - 【請求項８】 強誘電体膜を堆積する工程の後、前記第
１の導電性酸化膜を堆積する工程の前に、前記強誘電体
膜を不活性ガスと酸化性ガスの混合雰囲気中、第１の温
度で熱処理する工程を含み、 さらに前記第１の導電性酸化膜を堆積する工程の後、前
記強誘電体膜を、酸化雰囲気中、前記第１の温度よりも
高い第２の温度で熱処理し、前記強誘電体膜を結晶化す
る工程を含むことを特徴とする請求項７記載の半導体装
置の製造方法。 - 【請求項９】 前記第１の導電性酸化膜を堆積する工程
と前記第２の導電性酸化膜を堆積する工程とは、反応性
スパッタリングにより実行されることを特徴とする請求
項７または８記載の半導体装置の製造方法
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001128373A JP3661850B2 (ja) | 2001-04-25 | 2001-04-25 | 半導体装置およびその製造方法 |
| EP01122797A EP1253627B1 (en) | 2001-04-25 | 2001-09-21 | Semiconductordevice having a ferroelectric capacitor and fabrication process thereof |
| US09/962,452 US6624458B2 (en) | 2001-04-25 | 2001-09-26 | Semiconductor device having a ferroelectric capacitor and fabrication process thereof |
| TW090123950A TW560047B (en) | 2001-04-25 | 2001-09-27 | Semiconductor device having a ferroelectric capacitor and fabrication process thereof |
| KR1020010066778A KR100857699B1 (ko) | 2001-04-25 | 2001-10-29 | 반도체 장치 및 그의 제조 방법 |
| US10/465,546 US6740533B2 (en) | 2001-04-25 | 2003-06-20 | Semiconductor device having a ferroelectric capacitor and fabrication process thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001128373A JP3661850B2 (ja) | 2001-04-25 | 2001-04-25 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002324894A true JP2002324894A (ja) | 2002-11-08 |
| JP3661850B2 JP3661850B2 (ja) | 2005-06-22 |
Family
ID=18977076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001128373A Expired - Fee Related JP3661850B2 (ja) | 2001-04-25 | 2001-04-25 | 半導体装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6624458B2 (ja) |
| EP (1) | EP1253627B1 (ja) |
| JP (1) | JP3661850B2 (ja) |
| KR (1) | KR100857699B1 (ja) |
| TW (1) | TW560047B (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004296929A (ja) * | 2003-03-27 | 2004-10-21 | Seiko Epson Corp | 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器 |
| JP2004296923A (ja) * | 2003-03-27 | 2004-10-21 | Seiko Epson Corp | 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器 |
| JP2005183842A (ja) * | 2003-12-22 | 2005-07-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2005183841A (ja) * | 2003-12-22 | 2005-07-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2006049749A (ja) * | 2004-08-09 | 2006-02-16 | Seiko Epson Corp | 強誘電体キャパシタ、強誘電体メモリ、強誘電体キャパシタの製造方法及び強誘電体メモリの製造方法 |
| KR100718525B1 (ko) * | 2002-12-10 | 2007-05-16 | 후지쯔 가부시끼가이샤 | 강유전체 커패시터 및 그 제조 방법 |
| KR100740964B1 (ko) * | 2004-08-31 | 2007-07-19 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2007273899A (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2008071826A (ja) * | 2006-09-12 | 2008-03-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| WO2008105100A1 (ja) * | 2007-02-28 | 2008-09-04 | Fujitsu Limited | 半導体装置及びその製造方法 |
| JP2008226995A (ja) * | 2007-03-09 | 2008-09-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| WO2008114423A1 (ja) * | 2007-03-20 | 2008-09-25 | Fujitsu Microelectronics Limited | 半導体装置およびその製造方法 |
| US7755125B2 (en) | 2006-08-10 | 2010-07-13 | Fujitsu Microelectronics Limited | Semiconductor device including ferroelectric capacitor |
| JP2010278074A (ja) * | 2009-05-26 | 2010-12-09 | Fujitsu Semiconductor Ltd | 電子装置およびその製造方法 |
| JP2011233935A (ja) * | 2011-08-17 | 2011-11-17 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| US8067817B2 (en) | 2007-03-14 | 2011-11-29 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
| JP2012151497A (ja) * | 2012-03-26 | 2012-08-09 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| JP5104850B2 (ja) * | 2007-02-28 | 2012-12-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US8659062B2 (en) | 2010-08-04 | 2014-02-25 | Fujitsu Semiconductor Limited | Method of manufacturing a ferroelectric capacitor and a ferroelectric capacitor |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7473949B2 (en) | 2002-12-10 | 2009-01-06 | Fujitsu Limited | Ferroelectric capacitor and method of manufacturing the same |
| US20040163233A1 (en) * | 2003-02-26 | 2004-08-26 | Stefan Gernhardt | Methods of forming electrical connections within ferroelectric devices |
| WO2005074032A1 (ja) * | 2004-01-28 | 2005-08-11 | Fujitsu Limited | 半導体装置及びその製造方法 |
| US7530676B2 (en) * | 2004-03-05 | 2009-05-12 | Panasonic Corporation | Piezoelectric element, inkjet head, angular velocity sensor, methods for manufacturing them and inkjet recording device |
| JP4528943B2 (ja) * | 2004-04-27 | 2010-08-25 | 独立行政法人産業技術総合研究所 | キャパシタンス温度センサ及び温度測定装置 |
| US20060011129A1 (en) * | 2004-07-14 | 2006-01-19 | Atomic Energy Council - Institute Of Nuclear Energy Research | Method for fabricating a compound semiconductor epitaxial wafer |
| JP4589092B2 (ja) * | 2004-12-03 | 2010-12-01 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2006302975A (ja) * | 2005-04-15 | 2006-11-02 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4887827B2 (ja) * | 2006-02-20 | 2012-02-29 | 富士通セミコンダクター株式会社 | 強誘電体キャパシタの形成方法および半導体装置の製造方法 |
| JP5140935B2 (ja) * | 2006-03-28 | 2013-02-13 | 富士通セミコンダクター株式会社 | マグネトロンスパッタ成膜装置、及び半導体装置の製造方法 |
| JP2007266429A (ja) * | 2006-03-29 | 2007-10-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4882548B2 (ja) | 2006-06-30 | 2012-02-22 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP5380784B2 (ja) | 2007-04-12 | 2014-01-08 | ソニー株式会社 | オートフォーカス装置、撮像装置及びオートフォーカス方法 |
| JP2008270596A (ja) * | 2007-04-23 | 2008-11-06 | Toshiba Corp | 強誘電体メモリおよび強誘電体メモリの製造方法 |
| US7812425B2 (en) * | 2007-10-05 | 2010-10-12 | Kabushiki Kaisha Toshiba | Semiconductor device with lower capacitor electrode that includes islands of conductive oxide films arranged on a noble metal film |
| US8124528B2 (en) | 2008-04-10 | 2012-02-28 | Micron Technology, Inc. | Method for forming a ruthenium film |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5554564A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
| JP3171110B2 (ja) | 1996-06-19 | 2001-05-28 | ソニー株式会社 | 強誘電体キャパシタ構造の製造方法 |
| US5790366A (en) * | 1996-12-06 | 1998-08-04 | Sharp Kabushiki Kaisha | High temperature electrode-barriers for ferroelectric and other capacitor structures |
| JP3183243B2 (ja) * | 1998-02-25 | 2001-07-09 | 日本電気株式会社 | 薄膜キャパシタ及びその製造方法 |
| US6541375B1 (en) * | 1998-06-30 | 2003-04-01 | Matsushita Electric Industrial Co., Ltd. | DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention |
| JP2000091539A (ja) * | 1998-07-16 | 2000-03-31 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR100268424B1 (ko) * | 1998-08-07 | 2000-10-16 | 윤종용 | 반도체 장치의 배선 형성 방법 |
| JP3159255B2 (ja) * | 1998-09-16 | 2001-04-23 | 日本電気株式会社 | 強誘電体容量で用いる電極のスパッタ成長方法 |
| JP3468706B2 (ja) * | 1998-09-17 | 2003-11-17 | 富士通株式会社 | 半導体装置およびその製造方法 |
| JP2000157471A (ja) | 1998-11-27 | 2000-06-13 | Toto Ltd | 食器洗い機 |
| KR100329774B1 (ko) * | 1998-12-22 | 2002-05-09 | 박종섭 | 강유전체 기억소자의 캐패시터 형성 방법 |
| US6388285B1 (en) * | 1999-06-04 | 2002-05-14 | International Business Machines Corporation | Feram cell with internal oxygen source and method of oxygen release |
| US20020117700A1 (en) * | 2001-02-28 | 2002-08-29 | Glex Fox | Amorphous iridium oxide barrier layer and electrodes in ferroelectric capacitors |
-
2001
- 2001-04-25 JP JP2001128373A patent/JP3661850B2/ja not_active Expired - Fee Related
- 2001-09-21 EP EP01122797A patent/EP1253627B1/en not_active Expired - Lifetime
- 2001-09-26 US US09/962,452 patent/US6624458B2/en not_active Expired - Lifetime
- 2001-09-27 TW TW090123950A patent/TW560047B/zh not_active IP Right Cessation
- 2001-10-29 KR KR1020010066778A patent/KR100857699B1/ko not_active IP Right Cessation
-
2003
- 2003-06-20 US US10/465,546 patent/US6740533B2/en not_active Expired - Lifetime
Cited By (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100718525B1 (ko) * | 2002-12-10 | 2007-05-16 | 후지쯔 가부시끼가이샤 | 강유전체 커패시터 및 그 제조 방법 |
| JP2004296929A (ja) * | 2003-03-27 | 2004-10-21 | Seiko Epson Corp | 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器 |
| JP2004296923A (ja) * | 2003-03-27 | 2004-10-21 | Seiko Epson Corp | 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器 |
| JP2005183842A (ja) * | 2003-12-22 | 2005-07-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2005183841A (ja) * | 2003-12-22 | 2005-07-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2006049749A (ja) * | 2004-08-09 | 2006-02-16 | Seiko Epson Corp | 強誘電体キャパシタ、強誘電体メモリ、強誘電体キャパシタの製造方法及び強誘電体メモリの製造方法 |
| KR100740964B1 (ko) * | 2004-08-31 | 2007-07-19 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
| US7927891B2 (en) | 2004-08-31 | 2011-04-19 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
| US7772628B2 (en) | 2004-08-31 | 2010-08-10 | Fujitsu Microelectronics Limited | Semiconductor device and method for manufacturing the same |
| JP2007273899A (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4690234B2 (ja) * | 2006-03-31 | 2011-06-01 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| KR100830108B1 (ko) * | 2006-03-31 | 2008-05-20 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
| US7633107B2 (en) | 2006-03-31 | 2009-12-15 | Fujitsu Microelectronics Limited | Semiconductor device and manufacturing method thereof |
| US7884406B2 (en) | 2006-08-10 | 2011-02-08 | Fujitsu Semiconductor Limited | Semiconductor device including ferroelectric capacitor |
| US8236643B2 (en) | 2006-08-10 | 2012-08-07 | Fujitsu Semiconductor Limited | Method of manufacturing semiconductor device including ferroelectric capacitor |
| US7755125B2 (en) | 2006-08-10 | 2010-07-13 | Fujitsu Microelectronics Limited | Semiconductor device including ferroelectric capacitor |
| JP2008071826A (ja) * | 2006-09-12 | 2008-03-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US8664011B2 (en) | 2007-02-28 | 2014-03-04 | Fujitsu Limited | Semiconductor device and method of manufacturing the semiconductor device |
| WO2008105204A1 (ja) * | 2007-02-28 | 2008-09-04 | Fujitsu Microelectronics Limited | 半導体装置及びその製造方法 |
| US8405188B2 (en) | 2007-02-28 | 2013-03-26 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the semiconductor device |
| WO2008105100A1 (ja) * | 2007-02-28 | 2008-09-04 | Fujitsu Limited | 半導体装置及びその製造方法 |
| JP5104850B2 (ja) * | 2007-02-28 | 2012-12-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2008226995A (ja) * | 2007-03-09 | 2008-09-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US8278181B2 (en) | 2007-03-14 | 2012-10-02 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
| US8067817B2 (en) | 2007-03-14 | 2011-11-29 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
| CN101636836B (zh) * | 2007-03-20 | 2011-03-30 | 富士通半导体股份有限公司 | 半导体装置及其制造方法 |
| KR101086789B1 (ko) | 2007-03-20 | 2011-11-25 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP5115550B2 (ja) * | 2007-03-20 | 2013-01-09 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| US8390045B2 (en) | 2007-03-20 | 2013-03-05 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing same |
| WO2008114423A1 (ja) * | 2007-03-20 | 2008-09-25 | Fujitsu Microelectronics Limited | 半導体装置およびその製造方法 |
| US8609440B2 (en) | 2007-03-20 | 2013-12-17 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing same |
| US8629487B2 (en) | 2007-03-20 | 2014-01-14 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing same |
| JP2010278074A (ja) * | 2009-05-26 | 2010-12-09 | Fujitsu Semiconductor Ltd | 電子装置およびその製造方法 |
| US8659062B2 (en) | 2010-08-04 | 2014-02-25 | Fujitsu Semiconductor Limited | Method of manufacturing a ferroelectric capacitor and a ferroelectric capacitor |
| US8906704B2 (en) | 2010-08-04 | 2014-12-09 | Fujitsu Semiconductor Limited | Method of manufacturing a ferroelectric capacitor and a ferroelectric capacitor |
| JP2011233935A (ja) * | 2011-08-17 | 2011-11-17 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| JP2012151497A (ja) * | 2012-03-26 | 2012-08-09 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3661850B2 (ja) | 2005-06-22 |
| US6624458B2 (en) | 2003-09-23 |
| KR100857699B1 (ko) | 2008-09-08 |
| US20020185668A1 (en) | 2002-12-12 |
| EP1253627B1 (en) | 2012-06-13 |
| KR20020083104A (ko) | 2002-11-01 |
| EP1253627A2 (en) | 2002-10-30 |
| US20030213986A1 (en) | 2003-11-20 |
| TW560047B (en) | 2003-11-01 |
| EP1253627A3 (en) | 2003-10-22 |
| US6740533B2 (en) | 2004-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3661850B2 (ja) | 半導体装置およびその製造方法 | |
| JP3319994B2 (ja) | 半導体記憶素子 | |
| US6351006B1 (en) | Ferroelectric capacitor with means to prevent deterioration | |
| US6590252B2 (en) | Semiconductor device with oxygen diffusion barrier layer termed from composite nitride | |
| JP2003092391A (ja) | 容量素子及びその製造方法 | |
| JP2000031404A (ja) | 半導体装置及びその製造方法 | |
| JP2008010634A (ja) | キャパシタを含む半導体装置及びその製造方法 | |
| JP2000349254A (ja) | 誘電体キャパシタおよびメモリならびにそれらの製造方法 | |
| JP4508492B2 (ja) | 強誘電体キャパシタを有する半導体装置及びその製造方法 | |
| JP2004296929A (ja) | 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器 | |
| JP4421814B2 (ja) | 容量素子の製造方法 | |
| JPH09246490A (ja) | 半導体装置及びその製造方法 | |
| US6483691B1 (en) | Capacitor and method for manufacturing the same | |
| JP2002203948A (ja) | 半導体装置 | |
| JPH1197632A (ja) | 半導体装置及びその製造方法 | |
| JP2003051583A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2002057297A (ja) | 半導体メモリセルの製造方法 | |
| WO2005081317A1 (ja) | 半導体装置の製造方法 | |
| JP2003243628A (ja) | 強誘電体薄膜、強誘電体キャパシタ、及び強誘電体メモリ素子の製造方法 | |
| JPH07273220A (ja) | キャパシタ形成方法 | |
| JP4282842B2 (ja) | 半導体装置の製造方法 | |
| JP4267589B2 (ja) | 配線及びその製造方法 | |
| JP2007035947A (ja) | 半導体装置及びその製造方法 | |
| JP2000357782A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2000228506A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050316 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |