JP2002283625A - 画像形成装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 画像処理を複数のユニットにより同時に並行
処理して一つの画像に合成することができ、専用の遅延
回路を用いる必要がなく、２つの書き込み手段による書
き込み画像を簡単にズレなく合成することができる画像
形成装置を提供する。 【解決手段】 第１のラインバッファは複数ラインの倍
の単位で同時に画像を書き込むモードに設定された場合
に処理手段が単位の画像データの処理を複数ライン分ず
つ順次に行えるように複数ライン分の倍だけ設けられ、
第１のラインバッファ及び第２のラインバッファを有す
る回路１１a、１１bを２系統有し、モードの設定時に
は、互い違いに複数ライン分の画像が書き込まれてこれ
らの画像が一つの画像に合成されるように一方の系統の
回路１１bに入力される画像データを遅延させる遅延手
段１１cを有するものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は複数ライン数分の画
像を同時に書き込む書き込み手段を有するデジタル複写
機、レーザプリンタ等の画像形成装置に関する。

【０００２】

【従来の技術】レーザプリンタ、デジタル複写機等の画
像形成装置は、書き込み速度が年々上がる一方であると
いう問題がある。このため、書き込み手段として、レー
ザ光源からのレーザビームをポリゴンミラーで走査しな
がら該レーザビームで１ライン分ずつ画像を感光体に書
き込むレーザ光学系を有する画像形成装置は、書き込み
周波数が上昇し、ポリゴンミラーの回転数も上昇する。

【０００３】そこで、レーザ光源としてレーザダイオー
ドアレイ等を使用して複数ライン分の画像を同時に書き
込むことで、上記問題を解消する動きが顕著である。こ
のため、画像データを複数ライン分同時書き込みが行え
るように変換する書き込み制御用ＬＳＩ（ＡＳＩＣ）を
開発する必要がある。このＬＳＩは、複数ライン分の画
像データに対して輪郭補正等の画像処理を同時に行うた
めには、同時書き込みライン数よりも多くのライン数の
画像データを蓄える必要があり、ＬＳＩの構成が大掛か
りなものとなる。一方、同時書き込みライン数は１→２
→４→８と増え続けている。

【０００４】

【発明が解決しようとする課題】上記画像形成装置で
は、同時書き込みライン数が増える度に書き込み制御用
ＬＳＩを開発していては、開発費、開発人員が多くな
る。さらに書き込み制御用ＬＳＩの集積化が進むと、一
回のＬＳＩ開発費が上がり、ロット数の少ない装置の場
合には一台当りの開発費割り当てが非常に大きなものに
なる。同時書き込みライン数の少ない書き込み制御用Ｌ
ＳＩを複数個組み合わせてより多くの同時書き込みライ
ン数の書き込みに対応できれば、新たな書き込み制御用
ＬＳＩを開発する必要がなく非常に便利である。しか
し、従来は画像データの輪郭補正等の画像処理を複数の
ユニットによる同時並行処理で行って一つの画像に合成
するものがなかった。

【０００５】また、複数のユニットには画像データを遅
延回路でずらせて入力する必要があるが、この遅延回路
として専用の遅延回路を作るのは困難でコストもかか
る。さらに、２つの書き込み装置で複数ライン分の同時
書き込みを行う場合、各書き込み装置がそれぞれ別々の
レーザビームを使って主走査方向の同期検知を行うと、
２つの書き込み装置による書き込み画像を簡単な方法で
ズレなく合成することが困難である。

【０００６】本発明は、画像処理を複数のユニットによ
り同時に並行処理して一つの画像に合成することがで
き、専用の遅延回路を用いる必要がなく、２つの書き込
み手段による書き込み画像を簡単にズレなく合成するこ
とができる画像形成装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に係る発明は、画像データにより設定ライ
ン数分の画像を同時に書き込む書き込み手段を有する画
像形成装置において、複数ライン分の画像データを蓄え
るための第１のラインバッファと、この第１のラインバ
ッファに蓄えられた複数ライン分の画像データに対して
所定の処理を行うための補正用画像データが蓄えられる
第２のラインバッファと、この第２のラインバッファに
蓄えられた画像データを用いて、前記第１のラインバッ
ファに蓄えられた複数ライン分の画像データに対して所
定の処理を行う処理手段とを備え、前記第１のラインバ
ッファは前記複数ラインの倍の単位で同時に画像を書き
込むモードに設定された場合に前記処理手段が前記単位
の画像データの処理を前記複数ライン分ずつ順次に行え
るように前記複数ライン分の倍だけ設けられ、該第１の
ラインバッファ及び前記第２のラインバッファを有する
回路を２系統有し、前記モードの設定時には、互い違い
に複数ライン分の画像が書き込まれてこれらの画像が一
つの画像に合成されるように前記２系統の回路の一方の
系統の回路に入力される画像データを遅延させる遅延手
段を有するものである。

【０００８】請求項２に係る発明は、請求項１記載の画
像形成装置において、前記第１のラインバッファ及び前
記第２のラインバッファを有する回路を３個備え、この
３個の回路のうち１個を前記遅延手段に設定して使用
し、残りの２個を前記２系統の回路としてそれぞれ使用
するものである。

【０００９】請求項３に係る発明は、請求項１記載の画
像形成装置において、前記書き込み手段として、複数の
レーザビームで前記複数ライン分の画像を同時に書き込
む書き込み手段を２つ有し、この２つの書き込み手段の
各代表するレーザビームで主走査方向の同期検知を行っ
て２つの同期検知信号を前記２系統の回路へ出力する１
つの同期検知手段を備え、前記２系統の回路は、前記同
期検知手段からの２つの同期検知信号のどちらを使用す
るかを外部から設定する手段と、この手段で設定された
情報に基づき前記同期検知手段からの２つの同期検知信
号のうち使用する方の同期検知信号を分離する手段とを
それぞれ有し、この手段で分離された同期検知信号に基
づいて前記２つの書き込み手段に画像の書き込みをそれ
ぞれ開始させるものである。

【００１０】

【発明の実施の形態】まず、本発明の実施形態の前提と
なる従来の画像形成装置の書き込み制御用ＬＳＩについ
て説明する。図９は従来の画像形成装置で行われていた
輪郭補正のための参照ラインの画像データが蓄えられる
参照ライン用ラインバッファMEM20〜MEM23、MEM25〜MEM
28及び注目ライン（現在書き込もうとしているライン）
の画像データが蓄えられる注目ライン用ラインバッファ
MEM24（副走査方向のみ記述）を示す。

【００１１】注目ラインの画像データに対する輪郭補正
（スムージング処理）は、注目ラインの画像データに対
して上下４ラインの画像データを参照して行う。このた
め、１ライン分の画像データを書き込むために合計９ラ
イン分の画像データをラインバッファMEM20〜MEM28に保
持していなくてはならない。４ライン分の画像データを
同時に書き込む場合は図１０に示すように同時に読み出
す４ライン分の画像データが蓄えられる注目ライン用ラ
インバッファMEM38〜MEM41と、参照ライン用ラインバッ
ファMEM34〜MEM37、MEM42〜MEM45の合計１２ライン分の
ラインバッファが必要になる。さらに、それとは別系統
で４ライン分の画像データを上流処理側（画像読取系及
び画像処理系）から４ライン分の書き込みライン用ライ
ンバッファMEM30〜MEM33で受け取らなくてはならないた
め、１６ライン分のラインバッファMEM30〜MEM45を書き
込み制御用ＬＳＩ上に準備する必要がある。ここに、画
像読取系は、原稿画像を読み取り、その画像信号を２値
化して出力する系である。画像処理系は画像読取系から
の画像データに対して所定の画像処理を行う系である。

【００１２】図１１は、ラインメモリとしてのラインバ
ッファMEM30〜MEM45に対する画像データの書き込み、読
み出しを切り換える書き込み・読み出し切り換え回路の
例を示す。画像データは上流処理側からXPFGATE(副走査
同期)信号、XPLSYNC(主走査同期)信号、XPLGATE(主走査
有効)信号等に従って送られてくる。書き込みカウンタ
８１は、上流処理側からのXPFGATE信号、XPLSYNC信号、
XPLGATE信号等に従ってラインバッファのアドレスをカ
ウントする。

【００１３】ラインバッファMEM30〜MEM45は４ライン分
ずつのブロック８２〜８５毎に分けられ、ブロックカウ
ンタ８６は上流処理側からのXPFGATE信号や画素クロッ
クWCLK等によりブロックをカウントする。ブロックイネ
ーブル部８７はブロックカウンタ８６のカウント値に従
ってブロックをカウントして各ブロック８２〜８５を順
次に指定するブロック指定信号を生成し、書き込みライ
ンカウンタ８８は上流処理側からのXPFGATE信号、XPLSY
NC信号、XPLGATE信号やクロックPCLK等に従って書き込
みラインをカウントする。書き込みイネーブル部８９は
ブロックイネーブル部８７からのブロック指定信号及び
書き込みカウンタ８８のカウント値に従って書き込みイ
ネーブル信号を生成する。このとき、ラインバッファME
M30〜MEM45の書き込みアトレスは書き込みカウンタ８１
により指定される。

【００１４】ブロック制御部９０〜９３は、書き込みイ
ルーブル部８９から各ブロック８２〜８５に書き込みイ
ネーブル信号が入力される時に、それぞれ各ブロック８
２〜８５のラインバッファMEM30〜MEM45に対して、ブロ
ックイネーブル部８７で指定されたブロックのラインバ
ッファに画像データを書き込む。

【００１５】XPLSYNC信号が上流処理側から送られてく
ると、ブロック制御部９０〜９３がブロックイネーブル
部８７からのブロック指定信号により切り換わり、ブロ
ック制御部９０〜９３は今まで画像データが書き込まれ
ていたブロックから画像データを読み出す。このブロッ
クから読み出された画像データは輪郭補正に必要なライ
ンの画像データ（１つの注目ライン及びその上下４ライ
ンの画像データ）がセレクタ９４により選ばれて図示し
ない輪郭補正ブロックへ送られて輪郭補正が行われる。
ブロック制御部９０〜９３は書き込みカウンタ８１と非
同期なカウント動作を行う読み出しカウンタ９５のカウ
ント値によりラインバッファMEM30〜MEM45の読み出しア
ドレスを指定して画像データを読み出す。

【００１６】このように、特定の４ライン分のブロック
には画像データが書き込まれ、それ以外のブロックのラ
インバッファから画像データが読み出されてセレクタ９
４で輪郭補正に必要なラインフォーマットの画像データ
が選択される。

【００１７】画像制御用ＬＳＩは、画像処理部にてセレ
クタ９４からの画像データにより注目画素データの輪郭
補正やγ補正などの画像処理を行い、その画像処理後の
画像データを変調部でＰＷＭ変調などの変調を行って書
き込み手段としてのレーザ光学系へ出力する。レーザ光
学系は画像制御用ＬＳＩからの複数ライン分の変調信号
によりレーザ光源としての半導体レーザアレイの各発光
部を同時に駆動し、この半導体レーザからの複数ライン
分のレーザビームを偏向走査手段としてのポリゴンミラ
ーにより主走査方向に走査して感光体に照射すること
で、感光体を露光して複数ライン分の画像を感光体に同
時に書き込む。

【００１８】感光体は副走査方向に移動しながら帯電手
段により一様に帯電された後に上記露光で静電潜像が形
成され、この静電潜像が現像手段により現像されて転写
紙などの転写材に転写される。また、レーザ光学系はポ
リゴンミラーからの複数のレーザビームのうち所定のレ
ーザビームを同期検知センサで検知して同期検知信号を
発生し、この同期検知信号に同期して上記書き込みが行
われる。

【００１９】図１３は、その様子を示すタイミングチャ
ートである。画像制御用ＬＳＩは、上記同期検知信号XD
ETPが入力されると、上流処理側（画像読取系及び画像
処理系）に対してXLDSYNC0信号を出力してデータ転送を
要求する。これにより、上流処理側が画像データVDをXP
FGATE信号、XPLSYNC信号、XPLGATE信号等とともに画像
制御用ＬＳＩへ転送する。

【００２０】画像制御用ＬＳＩは、０〜３ライン目の画
像データを受け取ると、書き込みライン用ラインバッフ
ァMEM30〜MEM33に順に書き込む。最初はラインバッファ
がクリアされている（CLEAR状態となっている）ので、
画像データをラインバッファから読み出すことはできな
い。その後、画像制御用ＬＳＩは、上流処理側から８ラ
イン分の画像データを受け取った段階で輪郭補正に必要
な画像データが揃ったことになる。

【００２１】図１３において、斜線部分が注目ラインの
画像データであり、上矢印（↑）が後行参照ラインの画
像データ、下矢印（↓）が先行参照ラインの画像データ
を表わす。このように２ライン遅れて画像データが輪郭
補正ブロックへ送られることになる。

【００２２】図１４は半分の解像度の画像データが上流
処理側から画像制御用ＬＳＩに送られてきてその副走査
方向の倍密度変換が行われる場合のタイミングチャート
を示す。画像制御用ＬＳＩは同期検知信号が２回入力さ
れる度に上流処理側に対してXLDSYNC0信号を出力してデ
ータ転送を要求する。

【００２３】以上が４ライン分同時書き込みを行う場合
である。これが８ライン同時書き込みを行う場合になる
と、図１２に示すように（８ライン分の書き込みライン
用ラインバッファMEM50〜MEM57）＋（８ライン分の注目
ライン用ラインバッファMEM62〜MEM69）＋（８ライン分
の参照ライン用ラインバッファMEM58〜MEM61、MEM70〜M
EM73）が必要となり、合計２４ライン分のラインバッフ
ァが必要になる。

【００２４】本発明の第１実施形態は、このような専用
の８ライン用ラインバッファMEM50〜MEM73を有する書き
込み制御用ＬＳＩ（ＡＳＩＣ）を作ることなく、４ライ
ン用ラインバッファを有する書き込み制御用ＬＳＩ（Ａ
ＳＩＣ）にラインバッファを４ライン分追加した書き込
み制御用ＬＳＩ（ＡＳＩＣ）を用い、この書き込み制御
用ＬＳＩを２個使って８ライン同時書き込みを行うシス
テムを実現したものである。

【００２５】このように、４ライン同時書き込みを行う
モードに設定された場合には書き込み制御用ＬＳＩを１
個使い、８ライン同時書き込みを行うモードに設定され
た場合には書き込み制御用ＬＳＩを２個使うようにすれ
ば、４ライン同時書き込みを行うモードと、８ライン同
時書き込みを行うモードとで、同じ書き込み制御用ＬＳ
Ｉを共用でき、新規な書き込み制御用ＬＳＩを大きな製
作費を使って作る必要がなくなる。

【００２６】図２は本実施形態の書き込み制御用ＬＳＩ
におけるラインメモリとしてのラインバッファを示す。
このラインバッファは、８ライン分の書き込みライン用
ラインバッファMEM0〜MEM7と、注目ライン用ラインバッ
ファMEM12〜MEM15と、参照ライン用ラインバッファMEM8
〜MEM11、MEM16〜MEM19からなる。本実施形態は、４ラ
イン同時書き込みを行うモードに設定する場合には、上
記従来の４ライン同時書き込みを行う画像形成装置にお
いて、１６ライン分のラインバッファMEM30〜MEM45の代
りに、１６ライン分のラインバッファMEM0〜MEM15が使
用されるように設定されて４ライン分のラインバッファ
MEM16〜MEM19が使用されず、上記従来の４ライン同時書
き込みを行う画像形成装置と同様に動作する。

【００２７】また、本実施形態では、８ライン同時書き
込みを行うモードに設定する場合には、図１に示すよう
に、２個の書き込み制御用ＬＳＩ１１a、１１bと遅延手
段としての遅延用ＬＳＩ１２が用いられる。２個の書き
込み制御用ＬＳＩ１１a、１１bは、上述した書き込み制
御用ＬＳＩである。書き込み制御用ＬＳＩ１１aは、書
き込みライン用ラインバッファMEM0a〜MEM7a、注目ライ
ン用ラインバッファMEM12a〜MEM15a及び参照ライン用ラ
インバッファMEM8a〜MEM11a、MEM16a〜MEM19aからなる
２０ライン分のラインバッファと、画像処理部としての
輪郭補正部１３a及びγ補正部１４aと、変調部１５aと
を有する。

【００２８】同様に、書き込み制御用ＬＳＩ１１bは、
書き込みライン用ラインバッファMEM0b〜MEM7b、注目ラ
イン用ラインバッファMEM12b〜MEM15b及び参照ライン用
ラインバッファMEM8b〜MEM11b、MEM16b〜MEM19bからな
る２０ライン分のラインバッファと、画像処理部として
の輪郭補正部１３b及びγ補正部１４bと、変調部１５b
とを有する。

【００２９】さらに、レーザ光学系におけるレーザ光源
としての半導体レーザアレイは８本のレーザビームを出
射するものが用いられる。書き込み装置は、上側の書き
込み制御用ＬＳＩ１１a及び半導体レーザアレイの４本
のレーザビームを出射する部分などにより構成される１
系統の書き込み装置と、下側の書き込み制御用ＬＳＩ１
１b及び半導体レーザアレイの他の４本のレーザビーム
を出射する部分などにより構成される１系統の書き込み
装置とで構成されることになる。上流処理側（画像読取
系及び画像処理系）からの画像データは、上側の書き込
み制御用ＬＳＩ１１aに入力されるとともに、遅延用Ｌ
ＳＩ１２により４ライン分遅延されて下側の書き込み制
御用ＬＳＩ１１bに入力され、上流処理側から画像デー
タと一緒に送られてくるXPFGATE信号、XPLSYNC信号、XP
LGATE信号等は書き込み制御用ＬＳＩ１１bに入力されて
書き込み制御用ＬＳＩ１１b内の遅延回路で４ライン分
遅延される。

【００３０】図３は書き込み制御用ＬＳＩ１１a、１１b
の各ラインバッファに対する画像データの書き込み・読
み出し動作を示す。上側の書き込み制御用ＬＳＩ１１a
では、上流処理側からの画像データが４ライン分ずつの
各ラインバッファMEM0a〜〜MEM3a、MEM4a〜MEM7a、MEM8
a〜MEM11a、MEM12a〜MEM15a、MEM16a〜MEM19aに４ライ
ン分ずつ順次に書き込まれる。

【００３１】上流処理側から書き込み制御用ＬＳＩ１１
aに１２〜１９ライン目の画像データが入力されるタイ
ミングで、ラインバッファMEM4a〜MEM7aから４〜７ライ
ン目の画像データが注目ラインの画像データとして読み
出されるとともにその上下４ライン分の０〜３ライン
目、８〜１３ライン目の画像データがMEM0a〜MEM3a、ME
M8a〜MEM11aから参照ラインデータとして読み出され
る。

【００３２】この場合、ラインバッファMEM0a〜MEM11a
から読み出された画像データは、セレクタで輪郭補正に
必要なラインフォーマットの画像データが選択される。
これにより、４ライン目の画像データ及びその上下４ラ
イン分の０〜３ライン目、５〜８ライン目の画像データ
が１ライン分の注目ライン画像データ及び参照ライン画
像データとなり、５ライン目の画像データ及びその上下
４ライン分の１〜４ライン目、６〜９ライン目の画像デ
ータが次の１ライン分の注目ライン画像データ及び参照
ライン画像データとなり、６ライン目の画像データ及び
その上下４ライン分の２〜５ライン目、７〜１０ライン
目の画像データが次の１ライン分の注目ライン画像デー
タ及び参照ライン画像データとなり、７ライン目の画像
データ及びその上下４ライン分の３〜６ライン目、８〜
１１ライン目の画像データが次の１ライン分の注目ライ
ン画像データ及び参照ライン画像データとなる。

【００３３】上流処理側から書き込み制御用ＬＳＩ１１
aに次の２０〜２７ライン目の画像データが入力される
タイミングでは、４ライン分飛んで、ラインバッファME
M12a〜MEM15aから１２〜１５ライン目の画像データが注
目ラインの画像データとして読み出されるとともにその
上下４ライン分の８〜１１ライン目、１６〜１９ライン
目の画像データが参照ラインデータとしてMEM8a〜MEM11
a、MEM16a〜MEM19aから読み出される。以下順に４ライ
ン飛びで、ラインバッファMEM0a〜MEM19aから４ライン
分の注目ラインの画像データが読み出されるとともにそ
の上下４ライン分ずつの参照ラインデータの画像データ
が読み出される。

【００３４】一方、画像データが遅延用ＬＳＩ１２から
４ライン分遅延して入力される書き込み制御用ＬＳＩ１
１bでは、遅延用ＬＳＩ１２からの画像データが４ライ
ン分ずつの各ラインバッファMEM0b〜MEM3b、MEM4b〜MEM
7b、MEM8b〜MEM11b、MEM12b〜MEM15b、MEM16b〜MEM19b
に４ライン分ずつ順次に書き込まれる。

【００３５】上側の書き込み制御用ＬＳＩ１１aから４
〜７ライン目の画像データが読み出されるタイミング
で、ラインバッファMEM0b〜MEM3bから０〜３ライン目の
画像データが注目ラインの画像データとして読み出され
るとともにその上下４ライン分の画像データが参照ライ
ンデータとしてラインバッファMEM16b〜MEM19b、MEM4b
〜MEM7bから読み出される。

【００３６】書き込み制御用ＬＳＩ１１aから１２〜１
５ライン目の画像データが読み出されるタイミングで
は、ラインバッファMEM8b〜MEM11bから８〜１１ライン
目の画像データが注目ラインの画像データとして読み出
されるとともにその上下４ライン分の画像データが参照
ラインデータとしてラインバッファMEM4b〜MEM7b、MEM1
2b〜MEM15bから読み出される。

【００３７】図３を見ても分かるように、ラインバッフ
ァに対する画像データの入力タイミングと読み出しタイ
ミングは、上側の書き込み制御用ＬＳＩ１１aと下側の
書き込み制御用ＬＳＩ１１bとで４ライン分のずれがあ
り、画像データの入力タイミングが上側の書き込み制御
用ＬＳＩ１１aより下側の書き込み制御用ＬＳＩ１１bが
４ライン分遅延しているのに対して、読み出しタイミン
グが上側の書き込み制御用ＬＳＩ１１aと下側の書き込
み制御用ＬＳＩ１１bとで同じである。

【００３８】書き込み制御用ＬＳＩ１１a、１１bでは、
それぞれ、ラインバッファMEM0a〜MEM19a、MEM0b〜MEM1
9bから読み出された画像データは、セレクタで輪郭補正
に必要なラインフォーマットの画像データが選択されて
輪郭補正部１３a、１３bで輪郭補正が行われ、γ補正部
１４a、１４bでγ補正が行われて変調部１５a、１５bで
ＰＷＭ変調されて変調信号としてレーザ光学系に送られ
る。レーザ光学系は画像制御用ＬＳＩ１１a、１１bから
の８ライン分の変調信号により半導体レーザアレイの各
発光部を同時に駆動し、この半導体レーザからの８ライ
ン分のレーザビームをポリゴンミラーにより主走査方向
に走査して感光体に照射することで、感光体を露光して
８ライン分の画像を同時に書き込む。

【００３９】本実施形態の書き込み・読み出し切り換え
回路は、図１１に示すような従来の書き込み・読み出し
切り換え回路において、４ライン分だけ増設されて画像
データの書き込み・読み出し切り換えを行うものが用い
られる。すなわち、書き込み制御用ＬＳＩ１１aの各ラ
インバッファMEM0a〜MEM19aはそれぞれ４ライン分ずつ
のブロック毎に分けられ、ブロックカウンタは上流処理
側から入力されるXPFGATE信号や画素クロックWCLK等に
よりブロックをカウントする。

【００４０】ブロックイネーブル部はブロックカウンタ
のカウント値に従って書き込みブロックをカウントして
各ブロックを順次に指定するブロック指定信号を生成
し、書き込みラインカウンタは上流処理側から入力され
るXPFGATE信号、XPLSYNC信号、XPLGATE信号やクロックP
CLK等に従って書き込みラインをカウントする。書き込
みイネーブル部はブロックイネーブル部からのブロック
指定信号及び書き込みカウンタのカウント値に従って書
き込みイネーブル信号を生成する。各ブロック制御部
は、書き込みイルーブル部から各ブロックに書き込みイ
ネーブル信号が入力される時に、それぞれ各ブロックの
ラインバッファMEM0a〜MEM19aに対して、ブロックイネ
ーブル部で指定されたブロックのラインバッファに画像
データを書き込む。このとき、ラインバッファMEM0a〜M
EM19aの書き込みアトレスは書き込みカウンタにより指
定される。

【００４１】ブロック制御部は、ブロックイネーブル部
からのブロック指定信号により切り換わり、上述のよう
にラインバッファMEM0a〜MEM19aから画像データを読み
出す。このとき、ブロック制御部は、読み出しカウンタ
のカウント値によりラインバッファMEM0a〜MEM19aの読
み出しアドレスを指定して画像データを読み出す。

【００４２】同様に、書き込み制御用ＬＳＩ１１bの各
ラインバッファMEM0b〜MEM19bはそれぞれ４ライン分ず
つのブロック毎に分けられ、ブロックカウンタは上流処
理側から書き込み制御用ＬＳＩ１１b内の上記遅延回路
を介して入力されるXPFGATE信号や画素クロックWCLK等
によりブロックをカウントする。

【００４３】ブロックイネーブル部はブロックカウンタ
のカウント値に従って書き込みブロックをカウントして
各ブロックを順次に指定するブロック指定信号を生成
し、書き込みラインカウンタは上流処理側から書き込み
制御用ＬＳＩ１１b内の上記遅延回路を介して入力され
るXPFGATE信号、XPLSYNC信号、XPLGATE信号やクロックP
CLK等に従って書き込みラインをカウントする。書き込
みイネーブル部はブロックイネーブル部からのブロック
指定信号及び書き込みカウンタのカウント値に従って書
き込みイネーブル信号を生成する。各ブロック制御部
は、書き込みイルーブル部から各ブロックに書き込みイ
ネーブル信号が入力される時に、それぞれ各ブロックの
ラインバッファMEM0b〜MEM19bに対して、ブロックイネ
ーブル部で指定されたブロックのラインバッファに画像
データを書き込む。このとき、ラインバッファMEM0b〜M
EM19bの書き込みアトレスは書き込みカウンタにより指
定される。

【００４４】ブロック制御部は、ブロックイネーブル部
からのブロック指定信号により切り換わり、上述のよう
にラインバッファMEM0b〜MEM19bから画像データを読み
出す。このとき、ブロック制御部は、読み出しカウンタ
のカウント値によりラインバッファMEM0b〜MEM19bの読
み出しアドレスを指定して画像データを読み出す。

【００４５】４ライン同時書き込みを行うモードと同じ
ように、８ライン同時書き込みを行うモードも、半分の
密度（解像度）の画像データが書き込み制御用ＬＳＩに
入力される場合には、画像データの副走査方向の倍密度
補正を行う必要がある。図４はその場合のタイミングチ
ャートを示す。この場合、遅延用ＬＳＩ１２には画像デ
ータを２ライン分遅延させるものが用いられて上記遅延
回路にも入力信号を２ライン分遅延させるものが用いら
れ、画像データは図４に示すようにラインバッファMEM0
a〜MEM19a、MEM0b〜MEM19bに対する書き込み・読み出し
により副走査方向の倍密度補正が行われる。書き込み制
御用ＬＳＩ１１a、１１bは、外部レジスタ等のモード設
定手段からのモード設定信号により、４ライン同時書き
込みを行うモードと８ライン同時書き込みを行うモード
とが切り換えられる。

【００４６】この第１実施形態によれば、複数ライン分
の画像データを蓄えるための第１のラインバッファ（ラ
インバッファMEM0〜MEM19のうちの４ライン分）と、こ
の第１のラインバッファに蓄えられた複数ライン分の画
像データに対して所定の処理を行うための補正用画像デ
ータが蓄えられる第２のラインバッファ（ラインバッフ
ァMEM0〜MEM19のうちの８ライン分）と、この第２のラ
インバッファに蓄えられた画像データを用いて、第１の
ラインバッファに蓄えられた複数ライン分の画像データ
に対して所定の処理を行う処理手段としての輪郭補正部
とを備え、第１のラインバッファは上記複数ラインの倍
の単位で同時に画像を書き込むモードに設定された場合
に上記処理手段が上記単位の画像データの処理を上記複
数ライン分ずつ順次に行えるように上記複数ライン分の
倍だけ設けられ、該第１のラインバッファ及び第２のラ
インバッファを有する回路１１a、１１bを２系統有し、
上記モードの設定時には、互い違いに複数ライン分の画
像が書き込まれてこれらの画像が一つの画像に合成され
るように上記２系統の回路１１a、１１bの一方の系統の
回路１１bに入力される画像データを遅延させる遅延手
段としての遅延用ＬＳＩ１２を有するので、画像処理を
複数のユニット（書き込み装置）により同時に並行処理
して一つの画像に合成することができ、同時書き込みラ
イン数の少ない書き込み制御用ＬＳＩを複数個組み合わ
せてより多くの同時書き込みライン数の書き込みに対応
でき、新たな書き込み制御用ＬＳＩを開発する必要がな
く非常に便利である。

【００４７】図５は本発明の第２実施形態の一部を示
す。この第２実施形態では、上記第１実施形態におい
て、遅延用ＬＳＩ１２の代りに書き込み制御用ＬＳＩ１
１cが用いられる。書き込み制御用ＬＳＩ１１cは、書き
込み制御用ＬＳＩ１１a、１１bと同じ構成のＬＳＩであ
るが、書き込み制御用ＬＳＩ１１b、１１cの設定モード
とは異なる４ライン追加モードに設定され、上流処理側
からの画像データを４ライン分遅延させて画像制御用Ｌ
ＳＩ１１bへ出力する。

【００４８】図６は書き込み制御用ＬＳＩ１１cの４ラ
イン追加モード設定時の動作タイミングを示す。書き込
み制御用ＬＳＩ１１cは、最初の０〜３ライン目の画像
データが入力され、その後４〜７ライン目の画像データ
が入力されるタイミングで０〜３ライン目の画像データ
を順次に読み出して出力し、以下同様に動作する。

【００４９】この第２実施形態によれば、書き込み制御
用ＬＳＩ１１cを遅延手段として用いたので、専用の遅
延回路を用いる必要がなくなる。

【００５０】次に、本発明の第３実施形態について説明
する。この第３実施形態では、上記第２実施形態におい
て、８本のレーザビームを出射する半導体レーザアレイ
の代りに４本のレーザビームをそれぞれ出射する２個の
半導体レーザアレイが用いられる。図７に示すように、
一つの同期検知手段としての同期検知センサ１６は２個
の半導体レーザの各代表する１本のレーザビームをポリ
ビンミラーによる偏向走査後に所定の位置で検知して２
つの同期検知信号を生成する。

【００５１】また、画像制御用ＬＳＩ１１a、１１b、１
１cの代りに画像制御用ＬＳＩ１７a、１７b、１７cが用
いられる。画像制御用ＬＳＩ１７a、１７bは、画像制御
用ＬＳＩ１１a、１１bにおいて、同期検知分離回路１８
a、１８bが設けられる。画像制御用ＬＳＩ１１cは、画
像制御用ＬＳＩ１１a、１１bと同じ構成で、同様に同期
検知分離回路が設けられる。

【００５２】画像制御用ＬＳＩ１１a、１１bは、それぞ
れ外部のモード設定手段によるモード設定の情報に基づ
き、同期検知分離回路１８a、１８bにより同期検知セン
サ１６からの２個の同期検知信号のうちどちらが自分の
同期検知信号であるかを判断して自分の同期検知信号を
分離し、バッファ読み出し制御部２０a、２０bによりそ
の分離した同期検知信号により自分に固有のタイミング
で上記ラインバッファMEM0a〜MEM19a、MEM0b〜MEM19bか
ら画像データを読み出す。

【００５３】図８は本実施形態の動作タイミングを示
す。最初は上側の画像制御用ＬＳＩ１１aが強制点灯回
路１９aから強制点灯信号BD0を変調部１５aを介してレ
ーザ光学系へ出力し、レーザ光学系はその強制点灯信号
BD0により一方の半導体レーザアレイの代表するレーザ
ビームを強制的に点灯させる。このレーザビームは同期
検知センサ１６によりポリゴンミラーによる偏向走査後
に検知され、同期検知センサ１６から画像制御用ＬＳＩ
１１a、１１bへ同期検知信号XDETPが入力される。

【００５４】画像制御用ＬＳＩ１１aでは、同期検知分
離回路１８aは、同期検知センサ１６からのアンティブ
ロウの同期検知信号XDETPと強制点灯回路１９aからのア
クティブハイの強制点灯信号BD0との論理積（アクティ
ブの論理積）をとって自分専用の同期検知信号XDETP0を
分離し、この同期検知信号XDETP0をバッファ読み出し制
御部２０aに入力する。強制点灯回路１９aは、同期検知
分離回路１８aの同期検知信号XDETP0分離後に強制点灯
信号BD0をオフさせる。

【００５５】下側の画像制御用ＬＳＩ１１bでは、強制
点灯回路１９bは同期検知センサ１６からの最初の同期
検知信号XDETP0がハイレベルになりネゲートされた時点
で強制点灯回路１９aが強制点灯信号BD1を変調部１５b
を介してレーザ光学系へ出力し、レーザ光学系はその強
制点灯信号BD1により他方の半導体レーザアレイの代表
するレーザビームを強制的に点灯させる。このレーザビ
ームは同期検知センサ１６によりポリゴンミラーによる
偏向走査後に検知され、同期検知センサ１６から画像制
御用ＬＳＩ１１a、１１bへ同期検知信号XDETPが入力さ
れる。

【００５６】画像制御用ＬＳＩ１１bでは、同期検知分
離回路１８bは、同期検知センサ１６からの２個目の同
期検知信号XDETPが入力された時点で同期検知信号XDETP
と強制点灯回路１９bからの強制点灯信号BD1との論理積
をとって自分専用の同期検知信号XDETP1を分離し、この
同期検知信号XDETP1をバッファ読み出し制御部２０bに
入力する。強制点灯回路１９bは、同期検知分離回路１
８bの同期検知信号XDETP1分離後に強制点灯信号BD1をオ
フさせる。以下同様に同期検知信号の分離が画像制御用
ＬＳＩ１１a、１１bで交互に行われる。

【００５７】このように、外部から画像制御用ＬＳＩ１
１a、１１bに対して別々の設定を行うことによって、同
一の同期検知信号が画像制御用ＬＳＩ１１a、１１bに入
力された場合でもそれぞれ必要な同期検知信号を分離す
ることができる。バッファ読み出し制御部２０a、２０b
は、その分離した同期検知信号により自分に固有のタイ
ミングでラインバッファMEM0a〜MEM19a、MEM0b〜MEM19b
から画像データを読み出す。

【００５８】この第３実施形態によれば、２つの半導体
レーザアレイの各代表するレーザビームで主走査方向の
同期検知を行って２つの同期検知信号を画像制御用ＬＳ
Ｉ１１a、１１bへ出力する１つの同期検知手段としての
同期検知センサ１６を備え、画像制御用ＬＳＩ１１a、
１１bは、同期検知センサ１６からの２つの同期検知信
号のどちらを使用するかを外部から設定する手段と、こ
の手段で設定された情報に基づき同期検知センサ１６か
らの２つの同期検知信号のうち使用する方の同期検知信
号を分離する同期検知分離回路１８a、１８bとをそれぞ
れ有し、この同期検知分離回路１８a、１８bで分離され
た同期検知信号に基づいて２つの書き込み手段に画像の
書き込みをそれぞれ開始させるので、２つの書き込み手
段による書き込み画像を簡単にズレなく合成することが
できる。なお、本発明は、レーザ光源を用いずに副走査
方向に複数の素子を並べて複数ライン分の画像を同時に
書き込む画像形成装置にも適用することが可能である。

【００５９】

【発明の効果】以上のように請求項１に係る発明によれ
ば、画像処理を複数のユニットにより同時に並行処理し
て一つの画像に合成することができ、同時書き込みライ
ン数の少ない書き込み制御用ＬＳＩを複数個組み合わせ
てより多くの同時書き込みライン数の書き込みに対応で
き、新たな書き込み制御用ＬＳＩを開発する必要がなく
非常に便利である。請求項２に係る発明によれば、専用
の遅延回路を用いる必要がなくなる。請求項３に係る発
明によれば、２つの書き込み手段による書き込み画像を
簡単にズレなく合成することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態における８ライン同時書
き込みモード設定時の構成の一部を示すブロック図であ
る。

【図２】同実施形態の書き込み制御用ＬＳＩにおけるラ
インバッファを示す概略図である。

【図３】同実施形態における書き込み制御用ＬＳＩのラ
インバッファに対する画像データの書き込み・読み出し
動作を示すタイミングチャートである。

【図４】同実施形態で８ライン同時書き込みモード時に
半分の密度の画像データが書き込み制御用ＬＳＩに入力
される場合の動作タイミングを示すタイミングチャート
である。

【図５】本発明の第２実施形態の一部を示すブロック図
である。

【図６】同実施形態の書き込み制御用ＬＳＩの４ライン
追加モード設定時の動作タイミングを示すタイミングチ
ャートである。

【図７】本発明の第３実施形態の一部を示すブロック図
である。

【図８】同実施形態の動作タイミングを示すタイミング
チャートである。

【図９】従来の画像形成装置における輪郭補正のための
参照ライン用ラインバッファ及び注目ライン用ラインバ
ッファを示す概略図である。

【図１０】従来の４ライン同時書き込みを行う画像形成
装置における輪郭補正のためのラインバッファを示す概
略図である。

【図１１】従来の画像形成装置の書き込み・読み出し切
り換え回路を示すブロック図である。

【図１２】従来の８ライン同時書き込みを行う画像形成
装置における輪郭補正のためのラインバッファを示す概
略図である。

【図１３】同画像形成装置の動作タイミングを示すタイ
ミングチャートである。

【図１４】同画像形成装置において半分の解像度の画像
データが画像制御用ＬＳＩに送られてくる場合の動作タ
イミングを示すタイミングチャートである。

【符号の説明】

MEM0a〜MEM19a、MEM0b〜MEM19b ラインバッファ １１a、１１b 書き込み制御用ＬＳＩ １１C 遅延手段としての書き込み制御用ＬＳＩ １６ 同期検知センサ １８a、１８b 同期検知分離回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 1/23 １０３ Ｇ０３Ｇ 21/00 ３７２ ５Ｂ０４７ ５Ｃ０７４ Ｆターム(参考） 2C087 AA09 AC08 BA03 BC01 BD05 2C187 AC07 2C362 BA57 BA66 BA69 BA70 BB32 BB37 CB75 CB77 2H027 DA18 DE02 DE07 EC06 ED04 EE02 EF09 2H076 AB06 AB12 AB16 AB22 AB32 AB67 5B047 CB17 EA07 EB03 5C074 BB03 CC22 EE02 EE06 GG12

Claims (3)

【特許請求の範囲】
1. 【請求項１】画像データにより設定ライン数分の画像を
   同時に書き込む書き込み手段を有する画像形成装置にお
   いて、複数ライン分の画像データを蓄えるための第１の
   ラインバッファと、この第１のラインバッファに蓄えら
   れた複数ライン分の画像データに対して所定の処理を行
   うための補正用画像データが蓄えられる第２のラインバ
   ッファと、この第２のラインバッファに蓄えられた画像
   データを用いて、前記第１のラインバッファに蓄えられ
   た複数ライン分の画像データに対して所定の処理を行う
   処理手段とを備え、前記第１のラインバッファは前記複
   数ラインの倍の単位で同時に画像を書き込むモードに設
   定された場合に前記処理手段が前記単位の画像データの
   処理を前記複数ライン分ずつ順次に行えるように前記複
   数ライン分の倍だけ設けられ、該第１のラインバッファ
   及び前記第２のラインバッファを有する回路を２系統有
   し、前記モードの設定時には、互い違いに複数ライン分
   の画像が書き込まれてこれらの画像が一つの画像に合成
   されるように前記２系統の回路の一方の系統の回路に入
   力される画像データを遅延させる遅延手段を有すること
   を特徴とする画像形成装置。
2. 【請求項２】請求項１記載の画像形成装置において、前
   記第１のラインバッファ及び前記第２のラインバッファ
   を有する回路を３個備え、この３個の回路のうち１個を
   前記遅延手段に設定して使用し、残りの２個を前記２系
   統の回路としてそれぞれ使用することを特徴とする画像
   形成装置。
3. 【請求項３】請求項１記載の画像形成装置において、前
   記書き込み手段として、複数のレーザビームで前記複数
   ライン分の画像を同時に書き込む書き込み手段を２つ有
   し、この２つの書き込み手段の各代表するレーザビーム
   で主走査方向の同期検知を行って２つの同期検知信号を
   前記２系統の回路へ出力する１つの同期検知手段を備
   え、前記２系統の回路は、前記同期検知手段からの２つ
   の同期検知信号のどちらを使用するかを外部から設定す
   る手段と、この手段で設定された情報に基づき前記同期
   検知手段からの２つの同期検知信号のうち使用する方の
   同期検知信号を分離する手段とをそれぞれ有し、この手
   段で分離された同期検知信号に基づいて前記２つの書き
   込み手段に画像の書き込みをそれぞれ開始させることを
   特徴とする画像形成装置。