JPH11355576A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数ｘビ−ム方式プリンタに適用する画像補
正の簡略化。画像補正におけるデ−タ転送を簡単化，汎
用化。転送タイミング制御を簡単化。 【解決手段】 ウィンドウサイズをｎ×ｍとすると、ｎ
＋（ｘ−１）ライン分の画像デ−タ入力メモリ２０２，
〔ｎ＋（ｘ−１）〕×ｍサイズのウィンドウメモリ２０
３、および、システムクロックＣＬＫに同期して、入力
メモリの画像デ−タを更新する入力タイミング制御２０
４、を含む画像入力２０５；ウィンドウ２０３の画像デ
−タ１の内容分布に対応した画像デ−タ２を生成するデ
−タ補正２０６，２０７、および、システムクロックＣ
ＬＫに同期して、画像デ−タ２を出力する補正出力タイ
ミング制御２０８；ならびに、画像デ−タ２を記憶する
ためのｘ個の出力メモリ２１２，２１３、および、プリ
ンタエンジン１０６の同期信号に同期して出力メモリの
画像デ−タ３，４を送出する同期制御２１４；を備え
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像デ−タを、画
像形成用に変換する画像処理装置に関し、特に、文字お
よび図形の階段状の部位を滑らかにするジャギ−補正な
ど、高品位画像を得るために画像デ−タを補正する装置
に関する。例えば、コンピュ−タ又はスキャナが与える
画像デ−タを画像出力するプリンタにおいて、入力画像
デ−タを画像記録用のデ−タに変換するために用いられ
る。

【０００２】

【従来の技術】昨今では、レーザープリンタやデジタル
複写機等においてはビットマップ状の画像データを印字
する際に、文字及び画像の輪郭部の階段状の部分を補正
してなめらかにするジャーキー補正が一般的になってい
る。

【０００３】例えば特開平９−１６８０８６号公報は、
文字および図形の階段状の部位を滑らかにするジャギ−
補正を行なうのに加えて、トナ−消費量を低減するため
の補正も行なう画像デ−タ処理装置を開示している。こ
の装置は、ビットマップ状に画像データを配列し、補正
対象画素（画像デ−タ）を中心とする所定サイズの画素
マトリクス（画像デ−タ分布）を生成し、これをウィン
ドウと称して、ウィンドウ内の画像デ−タの内容分布の
特徴を抽出してそれを表わすコ−ドを生成し、パタ−ン
メモリから、該特徴を高品位画像として表わしかつトナ
−消費量を少くするために予め格納されている画像デ−
タ（補正後デ−タ）を、生成したコ−ド対応で読出し、
出力バッファメモリに書込んでから、プリンタエンジン
（作像機構および機構コントロ−ラ）に出力する。これ
を実現するための、画像デ−タをウィンドウ配列にする
ための入力バッファメモリ，ウィンドウの画像デ−タの
内容分布の特徴を摘出し摘出した特徴を表わすコ−ドを
生成するパタ−ン認識，コ−ド対応で、高品位画像ある
いと低トナ−消費量画像を表わす画像デ−タを格納した
メモリブロック群、ならびに、出力バッファメモリを備
える。

【０００４】一方、レ−ザ−プリンタやデジタル複写機
のスピ−ドも高速になっており、１ビ−ム方式のプリン
タエンジンではなく、２ビ−ム方式や４ビ−ム方式のプ
リンタエンジンなども設計されている。特開平９−２８
４４９９号公報には、マルチビ−ムによる画像書き込み
を複数のラインメモリを使用して行う画像形成装置が開
示されている。しかしながら現状のシステムでは２ビ−
ム方式プリンタエンジンに対応させるときにジャギ−補
正用のロジックを偶数ライン側、奇数ライン側と、２つ
持たせていた。そのためＡＳＩＣ設計などを考えた場
合、より多くのゲ−ト数が必要となり、またテストにも
より多くの時間がかかっていた。

【０００５】また、現状のデジタル回路では大規模なＡ
ＳＩＣを使用してシステムを制御することが一般的にな
っており、このようなＡＳＩＣにおいては、デ−タ処理
をシステムクロックに同期させるためのタイミング回路
（同期化回路）が普通使われている。しかし、ジャギー
補正などを行う場合には、特開平９−１６８０８６号公
報のように、画像入力（入力バッファメモリ），画像補
正（画像処理）および画像出力（出力バッファメモリ）
はすべて、プリンタエンジンの同期信号を使用し、プリ
ンタエンジンの動作に同期して上述の処理を行なうよう
にしている。ＡＳＩＣ（プリンタコントローラ）自体を
動かすシステムクロックには同期していなかった。

【０００６】そのためこれらの機能を有するＡＳＩＣに
おいては、プリンタエンジンに同期したクロックを使用
する箇所の比率が多くなり、システムクロックとプリン
タエンジンのクロックの差を吸収するＦＩＦＯ（バッフ
ァメモリ）が必要になったり、またプリンタエンジンの
動作を考慮に入れた設計をする必要があり、ＡＳＩＣの
設計，検証を複雑なものにしていた。

【０００７】

【発明が解決しようとする課題】本発明は、上記問題点
に鑑み、２ビ−ム以上のプリンタエンジンにも適用しう
る、構成が簡単な画像処理装置を提供することを第１の
目的とし、画像処理用ＡＳＩＣ設計の際に、プリンタエ
ンジンのクロックに依存した部分をなるべく少なくし、
デ−タ転送を簡単化することを第２の目的とし、デ−タ
転送のタイミング制御を簡単にすることを第３の目的と
し、原画像デ−タ源からの画像デ−タの受入れおよび画
像形成手段への補正画像デ−タ転送の汎用性を高くする
ことを第４の目的とする。

【０００８】

【課題を解決するための手段】（１）本発明は、ビット
マップ状の画像データを保持する画像入力手段(205)
と、保持した画像デ−タを補正する画像補正手段(209)
と、画像形成手段(106)に、補正した画像データを出力
する画像出力手段(210)を有する画像処理装置(200)にお
いて、画像入力手段(205)は、ｎ＋（ｘ−１）ライン、
ｘ≧２、の画像デ−タ１を格納するラインバッファメモ
リ(202)，それからの画像デ−タ１を２次元ｎ×ｍ以上
の領域の分布に配列するためのウィンドウメモリ(20
3)、および、システム同期信号(CLK)に同期して、ライ
ンバッファメモリ(202)およびウィンドウメモリ(203)の
画像デ−タを更新する入力タイミング制御手段(204)、
を含み；画像補正手段(209)は、ウィンドウメモリ(203)
の画像デ−タの内容の２次元ｎ×ｍの分布に対応する補
正をした、各ラインの画像デ−タ２を同一の補正ロジッ
クで生成する補正手段(206,207)、および、システム同
期信号(CLK)に同期して、画像デ−タ２を出力する補正
出力タイミング制御手段(208)、を含み；画像出力手段
(210)は、ライン順に画像デ−タ２を書込むｘ個のＦＩ
ＦＯメモリ(211,212)、および、画像形成手段(106)の画
像形成同期信号(WCLK,FGATE,PMSYNC)に同期してｘ個の
ＦＩＦＯメモリ(211,212)の画像デ−タをライン順に画
像形成手段(106)に送る同期制御手段(212)、を含む；こ
とを特徴とする。なお、理解を容易にするためにカッコ
内には、図面に示し後述する実施例の対応要素又は対応
事項の符号を、参考までに付記した。

【０００９】これによれば、ｘ個のＦＩＦＯメモリ(21
1,212)の画像デ−タをｘビ−ムの画像形成手段(106)
に、各ビ−ム宛てに送出することができる。ラインバッ
ファメモリ(202)およびウィンドウメモリ(203)ならびに
画像補正用のロジックをｘ組用いる必要がなく、構成が
簡単で、ゲ−ト数削減およびテストの簡略化が実現す
る。

【００１０】また、画像デ−タの流れにおいて、画像入
力手段(205)および画像補正手段(209)にて補正した画像
デ−タを生成するまでの画像デ−タの転送および補正処
理は、タイミング制御手段(204,208)がシステム同期信
号(CLK)に同期したものとするので、これらの部分の設
計に関しては、画像形成手段(106)の動作を考慮するこ
となく回路設計あるいは論理処理設計を行うことがで
き、設計が容易となり、画像処理用ＡＳＩＣ設計の際に
短納期も実現できる。

【００１１】原画像デ−タ源から画像入力手段(205)へ
の画像デ−タ転送はシステム同期信号(CLK)に同期して
行なわれるので、このデ−タ転送が簡単になると共に、
原画像デ−タ源から画像入力手段(205)へ、また画像入
力手段(205)から画像補正手段(209)へ、更には画像補正
手段(209)から画像出力手段(210)への画像デ−タの転送
も簡単化し、これらのデ−タ転送のタイミング制御が簡
単になり、原画像デ−タ受入れの汎用性が高い。同期制
御手段(212)が、画像形成手段(106)の画像形成同期信号
(WCLK,FGATE,PMSYNC)に同期して画像出力手段(210)を制
御するので、画像形成手段(106)への補正画像デ−タ転
送の汎用性も高い。

【００１２】

【発明の実施の形態】（２）ウィンドウメモリは、〔ｎ
＋（ｘ−１）〕×ｍの領域の画像デ−タ１を格納するも
のであり、補正手段は、該領域の第１〜ｎラインの画像
デ−タの内容のｎ×ｍの分布に対応する補正をした画像
デ−タ２，第２〜（ｎ＋１）ラインの画像デ−タの内容
のｎ×ｍの分布に対応する補正をした画像デ−タ２，・
・・第ｘ〜（ｎ＋ｘ−１）ラインの画像デ−タの内容の
ｎ×ｍの分布に対応する補正をした画像デ−タ２を順次
に生成する。各ラインの補正画像デ−タの生成には、ｎ
×ｍのウィンドウがあれば足るが、ｘビ−ムのプリンタ
エンジンに適用する場合、各ビ−ム宛ての補正画像デ−
タを求める領域は１ラインづつずれたものとなる。ウィ
ンドウサイズを〔ｎ＋（ｘ−１）〕×ｍとすることによ
り、ｘビ−ムのそれぞれに宛てる補正画像デ−タを求め
る領域のすべてがカバ−され、ｘ個のウィンドウを要せ
ず、ゲ−ト数削減が実現する。 （３）同期制御手段(212)は、ｘ個のＦＩＦＯメモリ(21
1,212)のオ−バ−フロ−を回避するための制御信号(STA
LL)を発生し、タイミング制御手段(204,208)は該制御信
号(STALL)に応答して画像デ−タの次段への送りを停止
する。

【００１３】これによれば、画像出力手段(210)のｘ個
のＦＩＦＯメモリ(211,212)がオ−バフロ−する前に、
その上流の画像入力手段(205)および画像補正手段(209)
が画像デ−タ送りを停止するので、画像形成手段(106)
の画像形成（速度）に対する画像入力手段(205)および
画像補正手段(209)の処理（速度）を同一に設計する必
要はなく、画像処理装置の設計が容易である。画像形成
手段(106)への補正画像デ−タ転送の汎用性が高い。画
像デ−タ送りの停止と同時に原画像デ−タ源である画像
デ−タメモリからの読出しも停止することにより、原画
像デ−タ受入れの汎用性も高く維持しうる。 （４）タイミング制御手段(204,208)は、次段へ画像デ
−タを送るとき画像デ−タが有効であることを示す制御
信号(FGI,LGI/FGO,LGO)を次段に送る。これにより、後
段の手段は該制御信号(FGI,LGI/FGO,LGO)に従って画像
デ−タを摘出（読込み）すればよく、システム同期信号
に同期した読込み処理を容易に実現できる。画像出力手
段(210)を、この制御信号(FGI,LGI/FGO,LGO)を考慮して
画像形成手段(106)とのインターフェイスをとればよい
ので設計が容易である。

【００１４】本発明の他の目的および特徴は、図面を参
照した以下の実施例の説明より明らかになろう。

【００１５】

【実施例】図１に、本発明の一実施例のレーザープリン
タ１０の構成概要を示す。まずレーザープリンタ１０の
基本動作について説明する。ホストコンピュータ（いわ
ゆるパソコン）３００から、ＰＤＬ（ページ記述言語）
で記述された画像データがレーザープリンタ１０へ、ホ
ストＩ／Ｆ１０２を介して送信される。画像データは、
ホストＩ／Ｆ１０２からＲＡＭ１０３へ転送され、そこ
に蓄積される。ＲＡＭ１０３へ転送された、ＰＤＬで記
述された画像データは、ＣＰＵ１０４により、２次元平
面上に画像を表わす分布すなわちビットマップ状の画像
データに変換され、再度ＲＡＭ１０３に転送，蓄積され
る。

【００１６】このＲＡＭ１０３に格納されたビットマッ
プ状の画像データは、画像処理用のＡＳＩＣ２００内で
ジャギー補正をされて、画像形成機構および機構コント
ロ−ラを含む２ビ−ム方式のプリンタエンジン（画像形
成手段）１０６のＩ／Ｆ（インタ−フェ−ス：接続用又
は整合用の電気回路）に合うように、プリンタエンジン
１０６が発生しその画像形成のピクセル単位を規定する
クロックパルスＷＣＬＫに同期して、プリンタエンジン
１０６に送信され、プリンタエンジン１０６が、該画像
デ−タにて図示しない２ビ−ム方式のレ−ザ露光器のレ
−ザを変調し、図示しない感光体の帯電面に静電潜像を
形成する。プリンタエンジン１０６は、この実施例はい
わゆる静電写真方式のレ−ザプリンタ機構であり、感光
体面の静電潜像をトナ−で顕像化し、現われたトナ−像
すなわち顕像を転写紙に転写し、転写紙を、定着器を通
してから排出する。

【００１７】図１に示すＲＯＭ１０７は、プログラムを
格納もしくはフォントデータを格納するメモリであり、
１０８は、ホストコンピュータ３００とレ−ザプリンタ
１０とをネットワーク接続するためのネットワークコン
トローラである。

【００１８】ＡＳＩＣ２００は、ＣＰＵ１０４，ＲＡＭ
１０３および、その他Ｉ／Ｏデバイスの制御も行う。本
発明は、このＡＳＩＣ２００内部で実行する画像デ−タ
処理に関するものである。

【００１９】図２に、ＡＳＩＣ２００の、本発明の実施
にかかわる機能構成を示す。ＲＡＭ１０３に、ビットマ
ップ状に展開された画像データは、入力バッファメモリ
であるＩＮＰＵＴ ＦＩＦＯ２０１に転送され、一時的
に蓄積される。その後、ｎ＋１ライン分のラインバッフ
ァメモリ２０２に、２次元画像上のライン分布対応で、
書込まれる。ここで、画像補正を行うためのウインドサ
イズがｎラインの場合には基本的にｎライン分のライン
バッファメモリ２０２が必要であるが、本発明ではシス
テムクロックＣＬＫ毎に、図３の（ａ）に示すように奇
数ライン用ウィンドウ（画像補正のための参照領域）と
偶数ライン用ウィンドウとを切り換えて使用するので、
ｎ＋１ラインの画像デ−タが必要であり、ｎ＋１ライン
のラインバッファメモリ２０２を備えている。またウィ
ンドウメモリ２０３は、奇数ライン用および偶数ライン
用ウィンドウの両者に画像デ−タを与え得るように、図
４の（ｂ）に示すように、（ｎ＋１）×ｍのサイズとし
ている。１ビ−ム方式のプリンタエンジンに適用する場
合には、図４の（ａ）に示すように、ｎ×ｍのウィンド
ウが必要であり、この場合には、ウィンドウメモリ２０
３のｎ×ｍ領域の画像デ−タが、画像デ−タ補正のため
に参照されるが、第ｎ＋１ラインの画像デ−タは無視さ
れる。すなわち、ｎ＋１ラインのバッファメモリ２０２
および（ｎ＋１）×ｍのウィンドウメモリ２０３は、１
ビ−ム方式のプリンタエンジンにも適用可である。

【００２０】ｎ＋１ライン分の画像データがラインバッ
ファメモリ２０２に蓄積されると、ウインドウメモリ２
０３に、各ライン上の画像データ１は順次に転送され
る。

【００２１】タイミング制御２０４が、ＩＮＰＵＴ Ｆ
ＩＦＯ２０１，ラインバッファメモリ２０２およびウイ
ンドウメモリ２０３の画像デ−タの読み書き（デ−タシ
フト）を制御する。タイミング制御２０４はまた、この
ウインドウメモリ２０３に新たな画像データ１を転送
（書込み）したときに画像データが有効であることを示
す、フレ−ムゲ−ト信号ＦＧＩ及びラインゲ−ト信号Ｌ
ＧＩをアクテイブ（図５に示す例では、低レベルＬ）と
する。この際、図３の（ａ）に示す奇数ライン用のウィ
ンドウと、図３の（ｂ）に示す偶数ライン用のウィンド
ウを、クロックＣＬＫ毎に切換えて形成する。すなわ
ち、パタ−ン認識２０６が参照するデ−タ領域をそのよ
うに切換える。このようにウィンドウを切換えることに
より、奇数ライン用と偶数ライン用の２つのウィンドウ
メモリを持つ場合に比べて回路規模を小さくすることが
できる。

【００２２】この画像入力２０５では、プリンタエンジ
ン１０６の入出力Ｉ／Ｆの仕様を考慮することなく、単
に、原デ−タ源であるＲＡＭ１０３からデ−タを読出し
てウィンドウ領域の画像デ−タ分布を形成する画像デ−
タ転送システム、のクロックパルスＣＬＫに同期して画
素単位の画像デ−タ転送（デ−タシフト）を行なう、Ｃ
ＬＫ同期の回路となっている。こういうシステム構成と
することにより、プリンタエンジン１０６の、画像形成
の画素単位を規定するクロックパルスＷＣＬＫに依存し
ない回路設計が行なえるため、画像入力２０５の設計自
体が簡単化する。

【００２３】ウインドウメモリ２０３の、奇数ライン用
ウィンドウ（図３の（ａ））の画像デ−タの内容の分
布、ならびに、偶数ライン用ウィンドウ（図３の
（ｂ））の画像デ−タの内容の分布、に基づいて、パタ
−ン認識２０６が、文字や図形の階段状の部分を認識
し、それを表わすコ−ドを発生し、それをパタ−ンメモ
リ２０７に与える。パタ−ンメモリ２０７には、文字や
図形の階段状の特性に対応して階段を滑らかな斜線に整
形（スム−ジング）した高品位の図形を表わす画像デ−
タが格納されており、該コ−ド対応の画像デ−タを、奇
数ライン用ウィンドウを設定しているときには奇数ライ
ン用の画像デ−タ２として、ならびに、偶数ライン用ウ
ィンドウを設定しているときには偶数ライン用の画像デ
−タ２として出力する。すなわち奇数ラインおよび偶数
ラインのジャギ−補正を行なう。設計上補正が不要とさ
れた画像分布の場合には、画像デ−タ１が画像デ−タ２
として出力される。

【００２４】タイミング制御２０８が、クロックパルス
ＣＬＫに同期してパタ−ン認識タイミングおよび画像デ
−タ２の出力を制御する。タイミング制御２０８はさら
に、タイミング制御２０４が発生するフレ−ムゲ−ト信
号ＦＧＩ，ラインゲ−ト信号ＬＧＩに同期して、フレ−
ムゲ−ト信号ＦＧＯ及びラインゲ−ト信号ＬＧＯを生成
し、同期制御２１４に出力する。この実施例では、信号
ＦＧＯ及びＬＧＯは、信号ＦＧＩ及びＬＧＩを、そのま
まＣＬＫ同期のフリップフロップで、パターン認識２０
６及びパターンメモリ２０７で必要とする処理時間（Ｃ
ＬＫ数）だけ遅らせたものである。

【００２５】画像補正２０９が出力する奇数ライン用の
画像デ−タ２ならびに偶数ライン用の画像デ−タ２は、
デ−タセレクタ２１１を通してそれぞれ、画像出力２１
０の出力バッファメモリであるＯＵＴＰＵＴ ＦＩＦＯ
２１２ならびにＯＵＴＰＵＴＦＩＦＯ２１３に一時的に
蓄積される。

【００２６】プリンタエンジン１０６からの同期信号Ｗ
ＣＬＫ（画素単位を規定するクロックパルス），ＦＧＡ
ＴＥ（フレ−ムゲ−ト信号：フレ−ム同期信号），ＰＭ
ＳＹＮＣ（ライン同期信号）などに基づいて、画像デー
タ同期制御２１４が、プリンタエンジン１０６の画像形
成動作に同期して、ＯＵＴＰＵＴ ＦＩＦＯ２１２およ
び２１３から、奇数ライン用の画像デ−タ３および偶数
ライン用の画像デ−タ４を同時に読出してプリンタエン
ジン１０６に与える。

【００２７】このときシステムクロックパルスＣＬＫ
は、プリンタクロックパルスＷＣＬＫよりも２倍以上の
周波数であれば、プリンタのレ−ザスキャンに遅れずに
画像デ−タを供給しうる。現状では、ＣＬＫは優にＷＣ
ＬＫの２倍以上の周波数であり、今後のデジタル回路技
術の進歩を考えればＣＬＫをＷＣＬＫの２倍以上の周波
数とすることは容易である。

【００２８】図５の（ａ）には、タイミング制御２０４
および２０８がクロックパルスＣＬＫに同期して発生す
るフレ−ムゲ−ト信号ＦＧＩ，ＦＧＯ及びラインゲ−ト
信号ＬＧＩ及びＬＧＯと、画像デ−タ１，２の出力タイ
ミングを示す。図５の（ｂ）には、プリンタエンジン１
０６の同期信号に同期した、画像デ−タ３，４の出力タ
イミングを示し、図５の（ｃ）には時間軸（横軸）を圧
縮して示す。ここで画像出力２１０へ入力されるＦＧＡ
ＴＥ信号は、プリンタエンジン１０６からのフレームゲ
ート信号であり、ＰＭＳＹＮＣはプリンタエンジンから
のポリゴンモータ同期信号である。

【００２９】ＯＵＴＰＵＴ ＦＩＦＯ２１２および２１
３の画像データ３，４は、ＰＭＳＹＮＣに同期してＦＧ
ＡＴＥがアサートされている期間プリンタエンジン１０
６に出力するので、ＰＭＳＹＮＣがアクテイブになる前
にＯＵＴＰＵＴ ＦＩＦＯ２１２，２１３に画像データ
３，４がたまってしまい、オーバーフローを起こす可能
性がある。それを回避するために、画像データ同期制御
２１４は、ＯＵＴＰＵＴ ＦＩＦＯ２１２への画像デ−
タ２の書込量（ライン数）をアップカウントし、ＯＵＴ
ＰＵＴ ＦＩＦＯ２１２からの読出量（ライン数）をダ
ウンカウントして、ＦＩＦＯ２１２の蓄積量＝（書込量
−読出量）を表わすデ−タを生成し、これがＦＩＦＯ２
１２フル値より所定数小さい値を越えると、画像入力２
０５および画像補正２０９の動作を停止させるために、
タイミング制御２０４および２０８に、ＳＴＡＬＬ信号
（アクティブレベル）を送信する。このＳＴＡＬＬ信号
がアクテイブである間、タイミング制御２０４は、ＩＮ
ＰＵＴ ＦＩＦＯ２０１への画像デ−タの書込みを停止
しかつラインバッファメモリ２０２，ウインドウメモリ
２０３の読み書き（画像デ−タシフト）を停止する。タ
イミング制御２０８は、パタ−ン認識２０６の動作を停
止しパタ−ンメモリ２０７からのデ−タの読出し更新を
停止する。

【００３０】４ビ−ム方式やそれ以上のビ−ム数に対応
させるには、すなわち一般化して複数ｘビ−ム方式に対
応させる場合には、ウィンドウサイズをｎ×ｍとする
と、ｎ＋（ｘ−１）ライン分のラインバッファメモリ２
０２を用い、ウィンドウメモリ２０３は、ｘラインそれ
ぞれの補正画像デ−タを生成するための各ウィンドウ
（参照領域）第１〜ｎライン，第２〜（ｎ＋１）ライ
ン，・・・ 第ｘ〜（ｎ＋ｘ−１）ライン、のすべてを
カバ−する〔ｎ＋（ｘ−１）〕×ｍサイズとし、ＯＵＴ
ＰＵＴ ＦＩＦＯ（２１２，２１３対応のもの）をｘ個
用い、上述のウィンドウの切換えと同様に、ウィンドウ
を切換えればよい。

【００３１】以上のように、ウィンドウメモリ２０３を
１つだけ用い、ウィンドウを切換えて１つのパタ−ン認
識２０６の処理ロジックに従って、複数ラインの画像デ
−タ補正を行ない、２ビ−ム以上のプリンタエンジンに
対応させることができるので、ＡＳＩＣのゲ−ト数の削
減及びテストの簡略化が実現できる。

【００３２】また、以上の様に、画像処理用に設計した
ＡＳＩＣ２００は、プリンタエンジン１０６とのインタ
ーフェイス（接続整合）を考慮に入れて回路設計を行う
モジュールが、画像出力２１０ただ一つとなり、その他
のモジュールすなわち画像入力２０５および画像補正２
０９は、ＡＳＩＣ２００システムのクロックパルスＣＬ
Ｋをタイミング規定信号とする同期回路設計を行えばよ
いので、回路設計を簡単化することができる。よって、
画像処理用のＡＳＩＣ開発の際の納期短縮なども達成で
きる。

【図面の簡単な説明】

【図１】 本発明の一実施例を装備したレ−ザプリンタ
の構成概要を示すブロック図である。

【図２】 図１に示す画像処理用のＡＳＩＣ２００の、
主要機能を示すブロック図である。

【図３】 図２に示すウィンドウメモリ２０３に設定す
るウィンドウのサイズを模式的に示す平面図である。

【図４】 １ビ−ム方式と２ビ−ム方式のそれぞれで、
ウィンドウメモリに設定するウィンドウのサイズを模式
的に示す平面図である。

【図５】 図２に示す同期信号の発生タイミングを示す
タイムチャ−トである。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ビットマップ状の画像データを保持する
   画像入力手段と、保持した画像デ−タを補正する画像補
   正手段と、画像形成手段に、補正した画像データを出力
   する画像出力手段を有する画像処理装置において、 画像入力手段は、ｎ＋（ｘ−１）ライン、ｘ≧２、の画
   像デ−タ１を格納するラインバッファメモリ，それから
   の画像デ−タ１を２次元ｎ×ｍ以上の領域の分布に配列
   するためのウィンドウメモリ、および、システム同期信
   号に同期して、ラインバッファメモリおよびウィンドウ
   メモリの画像デ−タを更新する入力タイミング制御手
   段、を含み；画像補正手段は、ウィンドウメモリの画像
   デ−タの内容の２次元ｎ×ｍの分布に対応する補正をし
   た、各ラインの画像デ−タ２を同一の補正ロジックで生
   成する補正手段、および、システム同期信号に同期し
   て、画像デ−タ２を出力する補正出力タイミング制御手
   段、を含み；画像出力手段は、ライン順に画像デ−タ２
   を書込むｘ個のＦＩＦＯメモリ、および、画像形成手段
   の画像形成同期信号に同期してｘ個のＦＩＦＯメモリの
   画像デ−タをライン順に画像形成手段に送る同期制御手
   段、を含む；ことを特徴とする画像処理装置。
2. 【請求項２】 ウィンドウメモリは、〔ｎ＋（ｘ−
   １）〕×ｍの領域の画像デ−タ１を格納するものであ
   り、補正手段は、該領域の第１〜ｎラインの画像デ−タ
   の内容のｎ×ｍの分布に対応する補正をした画像デ−タ
   ２，第２〜（ｎ＋１）ラインの画像デ−タの内容のｎ×
   ｍの分布に対応する補正をした画像デ−タ２，・・・第
   ｘ〜（ｎ＋ｘ−１）ラインの画像デ−タの内容のｎ×ｍ
   の分布に対応する補正をした画像デ−タ２を順次に生成
   する、請求項１記載の画像処理装置。