JPH11355576A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH11355576A JPH11355576A JP10156301A JP15630198A JPH11355576A JP H11355576 A JPH11355576 A JP H11355576A JP 10156301 A JP10156301 A JP 10156301A JP 15630198 A JP15630198 A JP 15630198A JP H11355576 A JPH11355576 A JP H11355576A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- image
- correction
- window
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storing Facsimile Image Data (AREA)
- Facsimile Image Signal Circuits (AREA)
- Record Information Processing For Printing (AREA)
- Image Processing (AREA)
- Facsimiles In General (AREA)
Abstract
(57)【要約】
【課題】 複数xビ−ム方式プリンタに適用する画像補
正の簡略化。画像補正におけるデ−タ転送を簡単化,汎
用化。転送タイミング制御を簡単化。 【解決手段】 ウィンドウサイズをn×mとすると、n
+(x−1)ライン分の画像デ−タ入力メモリ202,
〔n+(x−1)〕×mサイズのウィンドウメモリ20
3、および、システムクロックCLKに同期して、入力
メモリの画像デ−タを更新する入力タイミング制御20
4、を含む画像入力205;ウィンドウ203の画像デ
−タ1の内容分布に対応した画像デ−タ2を生成するデ
−タ補正206,207、および、システムクロックC
LKに同期して、画像デ−タ2を出力する補正出力タイ
ミング制御208;ならびに、画像デ−タ2を記憶する
ためのx個の出力メモリ212,213、および、プリ
ンタエンジン106の同期信号に同期して出力メモリの
画像デ−タ3,4を送出する同期制御214;を備え
る。
正の簡略化。画像補正におけるデ−タ転送を簡単化,汎
用化。転送タイミング制御を簡単化。 【解決手段】 ウィンドウサイズをn×mとすると、n
+(x−1)ライン分の画像デ−タ入力メモリ202,
〔n+(x−1)〕×mサイズのウィンドウメモリ20
3、および、システムクロックCLKに同期して、入力
メモリの画像デ−タを更新する入力タイミング制御20
4、を含む画像入力205;ウィンドウ203の画像デ
−タ1の内容分布に対応した画像デ−タ2を生成するデ
−タ補正206,207、および、システムクロックC
LKに同期して、画像デ−タ2を出力する補正出力タイ
ミング制御208;ならびに、画像デ−タ2を記憶する
ためのx個の出力メモリ212,213、および、プリ
ンタエンジン106の同期信号に同期して出力メモリの
画像デ−タ3,4を送出する同期制御214;を備え
る。
Description
【0001】
【発明の属する技術分野】本発明は、画像デ−タを、画
像形成用に変換する画像処理装置に関し、特に、文字お
よび図形の階段状の部位を滑らかにするジャギ−補正な
ど、高品位画像を得るために画像デ−タを補正する装置
に関する。例えば、コンピュ−タ又はスキャナが与える
画像デ−タを画像出力するプリンタにおいて、入力画像
デ−タを画像記録用のデ−タに変換するために用いられ
る。
像形成用に変換する画像処理装置に関し、特に、文字お
よび図形の階段状の部位を滑らかにするジャギ−補正な
ど、高品位画像を得るために画像デ−タを補正する装置
に関する。例えば、コンピュ−タ又はスキャナが与える
画像デ−タを画像出力するプリンタにおいて、入力画像
デ−タを画像記録用のデ−タに変換するために用いられ
る。
【0002】
【従来の技術】昨今では、レーザープリンタやデジタル
複写機等においてはビットマップ状の画像データを印字
する際に、文字及び画像の輪郭部の階段状の部分を補正
してなめらかにするジャーキー補正が一般的になってい
る。
複写機等においてはビットマップ状の画像データを印字
する際に、文字及び画像の輪郭部の階段状の部分を補正
してなめらかにするジャーキー補正が一般的になってい
る。
【0003】例えば特開平9−168086号公報は、
文字および図形の階段状の部位を滑らかにするジャギ−
補正を行なうのに加えて、トナ−消費量を低減するため
の補正も行なう画像デ−タ処理装置を開示している。こ
の装置は、ビットマップ状に画像データを配列し、補正
対象画素(画像デ−タ)を中心とする所定サイズの画素
マトリクス(画像デ−タ分布)を生成し、これをウィン
ドウと称して、ウィンドウ内の画像デ−タの内容分布の
特徴を抽出してそれを表わすコ−ドを生成し、パタ−ン
メモリから、該特徴を高品位画像として表わしかつトナ
−消費量を少くするために予め格納されている画像デ−
タ(補正後デ−タ)を、生成したコ−ド対応で読出し、
出力バッファメモリに書込んでから、プリンタエンジン
(作像機構および機構コントロ−ラ)に出力する。これ
を実現するための、画像デ−タをウィンドウ配列にする
ための入力バッファメモリ,ウィンドウの画像デ−タの
内容分布の特徴を摘出し摘出した特徴を表わすコ−ドを
生成するパタ−ン認識,コ−ド対応で、高品位画像ある
いと低トナ−消費量画像を表わす画像デ−タを格納した
メモリブロック群、ならびに、出力バッファメモリを備
える。
文字および図形の階段状の部位を滑らかにするジャギ−
補正を行なうのに加えて、トナ−消費量を低減するため
の補正も行なう画像デ−タ処理装置を開示している。こ
の装置は、ビットマップ状に画像データを配列し、補正
対象画素(画像デ−タ)を中心とする所定サイズの画素
マトリクス(画像デ−タ分布)を生成し、これをウィン
ドウと称して、ウィンドウ内の画像デ−タの内容分布の
特徴を抽出してそれを表わすコ−ドを生成し、パタ−ン
メモリから、該特徴を高品位画像として表わしかつトナ
−消費量を少くするために予め格納されている画像デ−
タ(補正後デ−タ)を、生成したコ−ド対応で読出し、
出力バッファメモリに書込んでから、プリンタエンジン
(作像機構および機構コントロ−ラ)に出力する。これ
を実現するための、画像デ−タをウィンドウ配列にする
ための入力バッファメモリ,ウィンドウの画像デ−タの
内容分布の特徴を摘出し摘出した特徴を表わすコ−ドを
生成するパタ−ン認識,コ−ド対応で、高品位画像ある
いと低トナ−消費量画像を表わす画像デ−タを格納した
メモリブロック群、ならびに、出力バッファメモリを備
える。
【0004】一方、レ−ザ−プリンタやデジタル複写機
のスピ−ドも高速になっており、1ビ−ム方式のプリン
タエンジンではなく、2ビ−ム方式や4ビ−ム方式のプ
リンタエンジンなども設計されている。特開平9−28
4499号公報には、マルチビ−ムによる画像書き込み
を複数のラインメモリを使用して行う画像形成装置が開
示されている。しかしながら現状のシステムでは2ビ−
ム方式プリンタエンジンに対応させるときにジャギ−補
正用のロジックを偶数ライン側、奇数ライン側と、2つ
持たせていた。そのためASIC設計などを考えた場
合、より多くのゲ−ト数が必要となり、またテストにも
より多くの時間がかかっていた。
のスピ−ドも高速になっており、1ビ−ム方式のプリン
タエンジンではなく、2ビ−ム方式や4ビ−ム方式のプ
リンタエンジンなども設計されている。特開平9−28
4499号公報には、マルチビ−ムによる画像書き込み
を複数のラインメモリを使用して行う画像形成装置が開
示されている。しかしながら現状のシステムでは2ビ−
ム方式プリンタエンジンに対応させるときにジャギ−補
正用のロジックを偶数ライン側、奇数ライン側と、2つ
持たせていた。そのためASIC設計などを考えた場
合、より多くのゲ−ト数が必要となり、またテストにも
より多くの時間がかかっていた。
【0005】また、現状のデジタル回路では大規模なA
SICを使用してシステムを制御することが一般的にな
っており、このようなASICにおいては、デ−タ処理
をシステムクロックに同期させるためのタイミング回路
(同期化回路)が普通使われている。しかし、ジャギー
補正などを行う場合には、特開平9−168086号公
報のように、画像入力(入力バッファメモリ),画像補
正(画像処理)および画像出力(出力バッファメモリ)
はすべて、プリンタエンジンの同期信号を使用し、プリ
ンタエンジンの動作に同期して上述の処理を行なうよう
にしている。ASIC(プリンタコントローラ)自体を
動かすシステムクロックには同期していなかった。
SICを使用してシステムを制御することが一般的にな
っており、このようなASICにおいては、デ−タ処理
をシステムクロックに同期させるためのタイミング回路
(同期化回路)が普通使われている。しかし、ジャギー
補正などを行う場合には、特開平9−168086号公
報のように、画像入力(入力バッファメモリ),画像補
正(画像処理)および画像出力(出力バッファメモリ)
はすべて、プリンタエンジンの同期信号を使用し、プリ
ンタエンジンの動作に同期して上述の処理を行なうよう
にしている。ASIC(プリンタコントローラ)自体を
動かすシステムクロックには同期していなかった。
【0006】そのためこれらの機能を有するASICに
おいては、プリンタエンジンに同期したクロックを使用
する箇所の比率が多くなり、システムクロックとプリン
タエンジンのクロックの差を吸収するFIFO(バッフ
ァメモリ)が必要になったり、またプリンタエンジンの
動作を考慮に入れた設計をする必要があり、ASICの
設計,検証を複雑なものにしていた。
おいては、プリンタエンジンに同期したクロックを使用
する箇所の比率が多くなり、システムクロックとプリン
タエンジンのクロックの差を吸収するFIFO(バッフ
ァメモリ)が必要になったり、またプリンタエンジンの
動作を考慮に入れた設計をする必要があり、ASICの
設計,検証を複雑なものにしていた。
【0007】
【発明が解決しようとする課題】本発明は、上記問題点
に鑑み、2ビ−ム以上のプリンタエンジンにも適用しう
る、構成が簡単な画像処理装置を提供することを第1の
目的とし、画像処理用ASIC設計の際に、プリンタエ
ンジンのクロックに依存した部分をなるべく少なくし、
デ−タ転送を簡単化することを第2の目的とし、デ−タ
転送のタイミング制御を簡単にすることを第3の目的と
し、原画像デ−タ源からの画像デ−タの受入れおよび画
像形成手段への補正画像デ−タ転送の汎用性を高くする
ことを第4の目的とする。
に鑑み、2ビ−ム以上のプリンタエンジンにも適用しう
る、構成が簡単な画像処理装置を提供することを第1の
目的とし、画像処理用ASIC設計の際に、プリンタエ
ンジンのクロックに依存した部分をなるべく少なくし、
デ−タ転送を簡単化することを第2の目的とし、デ−タ
転送のタイミング制御を簡単にすることを第3の目的と
し、原画像デ−タ源からの画像デ−タの受入れおよび画
像形成手段への補正画像デ−タ転送の汎用性を高くする
ことを第4の目的とする。
【0008】
【課題を解決するための手段】(1)本発明は、ビット
マップ状の画像データを保持する画像入力手段(205)
と、保持した画像デ−タを補正する画像補正手段(209)
と、画像形成手段(106)に、補正した画像データを出力
する画像出力手段(210)を有する画像処理装置(200)にお
いて、画像入力手段(205)は、n+(x−1)ライン、
x≧2、の画像デ−タ1を格納するラインバッファメモ
リ(202),それからの画像デ−タ1を2次元n×m以上
の領域の分布に配列するためのウィンドウメモリ(20
3)、および、システム同期信号(CLK)に同期して、ライ
ンバッファメモリ(202)およびウィンドウメモリ(203)の
画像デ−タを更新する入力タイミング制御手段(204)、
を含み;画像補正手段(209)は、ウィンドウメモリ(203)
の画像デ−タの内容の2次元n×mの分布に対応する補
正をした、各ラインの画像デ−タ2を同一の補正ロジッ
クで生成する補正手段(206,207)、および、システム同
期信号(CLK)に同期して、画像デ−タ2を出力する補正
出力タイミング制御手段(208)、を含み;画像出力手段
(210)は、ライン順に画像デ−タ2を書込むx個のFI
FOメモリ(211,212)、および、画像形成手段(106)の画
像形成同期信号(WCLK,FGATE,PMSYNC)に同期してx個の
FIFOメモリ(211,212)の画像デ−タをライン順に画
像形成手段(106)に送る同期制御手段(212)、を含む;こ
とを特徴とする。なお、理解を容易にするためにカッコ
内には、図面に示し後述する実施例の対応要素又は対応
事項の符号を、参考までに付記した。
マップ状の画像データを保持する画像入力手段(205)
と、保持した画像デ−タを補正する画像補正手段(209)
と、画像形成手段(106)に、補正した画像データを出力
する画像出力手段(210)を有する画像処理装置(200)にお
いて、画像入力手段(205)は、n+(x−1)ライン、
x≧2、の画像デ−タ1を格納するラインバッファメモ
リ(202),それからの画像デ−タ1を2次元n×m以上
の領域の分布に配列するためのウィンドウメモリ(20
3)、および、システム同期信号(CLK)に同期して、ライ
ンバッファメモリ(202)およびウィンドウメモリ(203)の
画像デ−タを更新する入力タイミング制御手段(204)、
を含み;画像補正手段(209)は、ウィンドウメモリ(203)
の画像デ−タの内容の2次元n×mの分布に対応する補
正をした、各ラインの画像デ−タ2を同一の補正ロジッ
クで生成する補正手段(206,207)、および、システム同
期信号(CLK)に同期して、画像デ−タ2を出力する補正
出力タイミング制御手段(208)、を含み;画像出力手段
(210)は、ライン順に画像デ−タ2を書込むx個のFI
FOメモリ(211,212)、および、画像形成手段(106)の画
像形成同期信号(WCLK,FGATE,PMSYNC)に同期してx個の
FIFOメモリ(211,212)の画像デ−タをライン順に画
像形成手段(106)に送る同期制御手段(212)、を含む;こ
とを特徴とする。なお、理解を容易にするためにカッコ
内には、図面に示し後述する実施例の対応要素又は対応
事項の符号を、参考までに付記した。
【0009】これによれば、x個のFIFOメモリ(21
1,212)の画像デ−タをxビ−ムの画像形成手段(106)
に、各ビ−ム宛てに送出することができる。ラインバッ
ファメモリ(202)およびウィンドウメモリ(203)ならびに
画像補正用のロジックをx組用いる必要がなく、構成が
簡単で、ゲ−ト数削減およびテストの簡略化が実現す
る。
1,212)の画像デ−タをxビ−ムの画像形成手段(106)
に、各ビ−ム宛てに送出することができる。ラインバッ
ファメモリ(202)およびウィンドウメモリ(203)ならびに
画像補正用のロジックをx組用いる必要がなく、構成が
簡単で、ゲ−ト数削減およびテストの簡略化が実現す
る。
【0010】また、画像デ−タの流れにおいて、画像入
力手段(205)および画像補正手段(209)にて補正した画像
デ−タを生成するまでの画像デ−タの転送および補正処
理は、タイミング制御手段(204,208)がシステム同期信
号(CLK)に同期したものとするので、これらの部分の設
計に関しては、画像形成手段(106)の動作を考慮するこ
となく回路設計あるいは論理処理設計を行うことがで
き、設計が容易となり、画像処理用ASIC設計の際に
短納期も実現できる。
力手段(205)および画像補正手段(209)にて補正した画像
デ−タを生成するまでの画像デ−タの転送および補正処
理は、タイミング制御手段(204,208)がシステム同期信
号(CLK)に同期したものとするので、これらの部分の設
計に関しては、画像形成手段(106)の動作を考慮するこ
となく回路設計あるいは論理処理設計を行うことがで
き、設計が容易となり、画像処理用ASIC設計の際に
短納期も実現できる。
【0011】原画像デ−タ源から画像入力手段(205)へ
の画像デ−タ転送はシステム同期信号(CLK)に同期して
行なわれるので、このデ−タ転送が簡単になると共に、
原画像デ−タ源から画像入力手段(205)へ、また画像入
力手段(205)から画像補正手段(209)へ、更には画像補正
手段(209)から画像出力手段(210)への画像デ−タの転送
も簡単化し、これらのデ−タ転送のタイミング制御が簡
単になり、原画像デ−タ受入れの汎用性が高い。同期制
御手段(212)が、画像形成手段(106)の画像形成同期信号
(WCLK,FGATE,PMSYNC)に同期して画像出力手段(210)を制
御するので、画像形成手段(106)への補正画像デ−タ転
送の汎用性も高い。
の画像デ−タ転送はシステム同期信号(CLK)に同期して
行なわれるので、このデ−タ転送が簡単になると共に、
原画像デ−タ源から画像入力手段(205)へ、また画像入
力手段(205)から画像補正手段(209)へ、更には画像補正
手段(209)から画像出力手段(210)への画像デ−タの転送
も簡単化し、これらのデ−タ転送のタイミング制御が簡
単になり、原画像デ−タ受入れの汎用性が高い。同期制
御手段(212)が、画像形成手段(106)の画像形成同期信号
(WCLK,FGATE,PMSYNC)に同期して画像出力手段(210)を制
御するので、画像形成手段(106)への補正画像デ−タ転
送の汎用性も高い。
【0012】
【発明の実施の形態】(2)ウィンドウメモリは、〔n
+(x−1)〕×mの領域の画像デ−タ1を格納するも
のであり、補正手段は、該領域の第1〜nラインの画像
デ−タの内容のn×mの分布に対応する補正をした画像
デ−タ2,第2〜(n+1)ラインの画像デ−タの内容
のn×mの分布に対応する補正をした画像デ−タ2,・
・・第x〜(n+x−1)ラインの画像デ−タの内容の
n×mの分布に対応する補正をした画像デ−タ2を順次
に生成する。各ラインの補正画像デ−タの生成には、n
×mのウィンドウがあれば足るが、xビ−ムのプリンタ
エンジンに適用する場合、各ビ−ム宛ての補正画像デ−
タを求める領域は1ラインづつずれたものとなる。ウィ
ンドウサイズを〔n+(x−1)〕×mとすることによ
り、xビ−ムのそれぞれに宛てる補正画像デ−タを求め
る領域のすべてがカバ−され、x個のウィンドウを要せ
ず、ゲ−ト数削減が実現する。 (3)同期制御手段(212)は、x個のFIFOメモリ(21
1,212)のオ−バ−フロ−を回避するための制御信号(STA
LL)を発生し、タイミング制御手段(204,208)は該制御信
号(STALL)に応答して画像デ−タの次段への送りを停止
する。
+(x−1)〕×mの領域の画像デ−タ1を格納するも
のであり、補正手段は、該領域の第1〜nラインの画像
デ−タの内容のn×mの分布に対応する補正をした画像
デ−タ2,第2〜(n+1)ラインの画像デ−タの内容
のn×mの分布に対応する補正をした画像デ−タ2,・
・・第x〜(n+x−1)ラインの画像デ−タの内容の
n×mの分布に対応する補正をした画像デ−タ2を順次
に生成する。各ラインの補正画像デ−タの生成には、n
×mのウィンドウがあれば足るが、xビ−ムのプリンタ
エンジンに適用する場合、各ビ−ム宛ての補正画像デ−
タを求める領域は1ラインづつずれたものとなる。ウィ
ンドウサイズを〔n+(x−1)〕×mとすることによ
り、xビ−ムのそれぞれに宛てる補正画像デ−タを求め
る領域のすべてがカバ−され、x個のウィンドウを要せ
ず、ゲ−ト数削減が実現する。 (3)同期制御手段(212)は、x個のFIFOメモリ(21
1,212)のオ−バ−フロ−を回避するための制御信号(STA
LL)を発生し、タイミング制御手段(204,208)は該制御信
号(STALL)に応答して画像デ−タの次段への送りを停止
する。
【0013】これによれば、画像出力手段(210)のx個
のFIFOメモリ(211,212)がオ−バフロ−する前に、
その上流の画像入力手段(205)および画像補正手段(209)
が画像デ−タ送りを停止するので、画像形成手段(106)
の画像形成(速度)に対する画像入力手段(205)および
画像補正手段(209)の処理(速度)を同一に設計する必
要はなく、画像処理装置の設計が容易である。画像形成
手段(106)への補正画像デ−タ転送の汎用性が高い。画
像デ−タ送りの停止と同時に原画像デ−タ源である画像
デ−タメモリからの読出しも停止することにより、原画
像デ−タ受入れの汎用性も高く維持しうる。 (4)タイミング制御手段(204,208)は、次段へ画像デ
−タを送るとき画像デ−タが有効であることを示す制御
信号(FGI,LGI/FGO,LGO)を次段に送る。これにより、後
段の手段は該制御信号(FGI,LGI/FGO,LGO)に従って画像
デ−タを摘出(読込み)すればよく、システム同期信号
に同期した読込み処理を容易に実現できる。画像出力手
段(210)を、この制御信号(FGI,LGI/FGO,LGO)を考慮して
画像形成手段(106)とのインターフェイスをとればよい
ので設計が容易である。
のFIFOメモリ(211,212)がオ−バフロ−する前に、
その上流の画像入力手段(205)および画像補正手段(209)
が画像デ−タ送りを停止するので、画像形成手段(106)
の画像形成(速度)に対する画像入力手段(205)および
画像補正手段(209)の処理(速度)を同一に設計する必
要はなく、画像処理装置の設計が容易である。画像形成
手段(106)への補正画像デ−タ転送の汎用性が高い。画
像デ−タ送りの停止と同時に原画像デ−タ源である画像
デ−タメモリからの読出しも停止することにより、原画
像デ−タ受入れの汎用性も高く維持しうる。 (4)タイミング制御手段(204,208)は、次段へ画像デ
−タを送るとき画像デ−タが有効であることを示す制御
信号(FGI,LGI/FGO,LGO)を次段に送る。これにより、後
段の手段は該制御信号(FGI,LGI/FGO,LGO)に従って画像
デ−タを摘出(読込み)すればよく、システム同期信号
に同期した読込み処理を容易に実現できる。画像出力手
段(210)を、この制御信号(FGI,LGI/FGO,LGO)を考慮して
画像形成手段(106)とのインターフェイスをとればよい
ので設計が容易である。
【0014】本発明の他の目的および特徴は、図面を参
照した以下の実施例の説明より明らかになろう。
照した以下の実施例の説明より明らかになろう。
【0015】
【実施例】図1に、本発明の一実施例のレーザープリン
タ10の構成概要を示す。まずレーザープリンタ10の
基本動作について説明する。ホストコンピュータ(いわ
ゆるパソコン)300から、PDL(ページ記述言語)
で記述された画像データがレーザープリンタ10へ、ホ
ストI/F102を介して送信される。画像データは、
ホストI/F102からRAM103へ転送され、そこ
に蓄積される。RAM103へ転送された、PDLで記
述された画像データは、CPU104により、2次元平
面上に画像を表わす分布すなわちビットマップ状の画像
データに変換され、再度RAM103に転送,蓄積され
る。
タ10の構成概要を示す。まずレーザープリンタ10の
基本動作について説明する。ホストコンピュータ(いわ
ゆるパソコン)300から、PDL(ページ記述言語)
で記述された画像データがレーザープリンタ10へ、ホ
ストI/F102を介して送信される。画像データは、
ホストI/F102からRAM103へ転送され、そこ
に蓄積される。RAM103へ転送された、PDLで記
述された画像データは、CPU104により、2次元平
面上に画像を表わす分布すなわちビットマップ状の画像
データに変換され、再度RAM103に転送,蓄積され
る。
【0016】このRAM103に格納されたビットマッ
プ状の画像データは、画像処理用のASIC200内で
ジャギー補正をされて、画像形成機構および機構コント
ロ−ラを含む2ビ−ム方式のプリンタエンジン(画像形
成手段)106のI/F(インタ−フェ−ス:接続用又
は整合用の電気回路)に合うように、プリンタエンジン
106が発生しその画像形成のピクセル単位を規定する
クロックパルスWCLKに同期して、プリンタエンジン
106に送信され、プリンタエンジン106が、該画像
デ−タにて図示しない2ビ−ム方式のレ−ザ露光器のレ
−ザを変調し、図示しない感光体の帯電面に静電潜像を
形成する。プリンタエンジン106は、この実施例はい
わゆる静電写真方式のレ−ザプリンタ機構であり、感光
体面の静電潜像をトナ−で顕像化し、現われたトナ−像
すなわち顕像を転写紙に転写し、転写紙を、定着器を通
してから排出する。
プ状の画像データは、画像処理用のASIC200内で
ジャギー補正をされて、画像形成機構および機構コント
ロ−ラを含む2ビ−ム方式のプリンタエンジン(画像形
成手段)106のI/F(インタ−フェ−ス:接続用又
は整合用の電気回路)に合うように、プリンタエンジン
106が発生しその画像形成のピクセル単位を規定する
クロックパルスWCLKに同期して、プリンタエンジン
106に送信され、プリンタエンジン106が、該画像
デ−タにて図示しない2ビ−ム方式のレ−ザ露光器のレ
−ザを変調し、図示しない感光体の帯電面に静電潜像を
形成する。プリンタエンジン106は、この実施例はい
わゆる静電写真方式のレ−ザプリンタ機構であり、感光
体面の静電潜像をトナ−で顕像化し、現われたトナ−像
すなわち顕像を転写紙に転写し、転写紙を、定着器を通
してから排出する。
【0017】図1に示すROM107は、プログラムを
格納もしくはフォントデータを格納するメモリであり、
108は、ホストコンピュータ300とレ−ザプリンタ
10とをネットワーク接続するためのネットワークコン
トローラである。
格納もしくはフォントデータを格納するメモリであり、
108は、ホストコンピュータ300とレ−ザプリンタ
10とをネットワーク接続するためのネットワークコン
トローラである。
【0018】ASIC200は、CPU104,RAM
103および、その他I/Oデバイスの制御も行う。本
発明は、このASIC200内部で実行する画像デ−タ
処理に関するものである。
103および、その他I/Oデバイスの制御も行う。本
発明は、このASIC200内部で実行する画像デ−タ
処理に関するものである。
【0019】図2に、ASIC200の、本発明の実施
にかかわる機能構成を示す。RAM103に、ビットマ
ップ状に展開された画像データは、入力バッファメモリ
であるINPUT FIFO201に転送され、一時的
に蓄積される。その後、n+1ライン分のラインバッフ
ァメモリ202に、2次元画像上のライン分布対応で、
書込まれる。ここで、画像補正を行うためのウインドサ
イズがnラインの場合には基本的にnライン分のライン
バッファメモリ202が必要であるが、本発明ではシス
テムクロックCLK毎に、図3の(a)に示すように奇
数ライン用ウィンドウ(画像補正のための参照領域)と
偶数ライン用ウィンドウとを切り換えて使用するので、
n+1ラインの画像デ−タが必要であり、n+1ライン
のラインバッファメモリ202を備えている。またウィ
ンドウメモリ203は、奇数ライン用および偶数ライン
用ウィンドウの両者に画像デ−タを与え得るように、図
4の(b)に示すように、(n+1)×mのサイズとし
ている。1ビ−ム方式のプリンタエンジンに適用する場
合には、図4の(a)に示すように、n×mのウィンド
ウが必要であり、この場合には、ウィンドウメモリ20
3のn×m領域の画像デ−タが、画像デ−タ補正のため
に参照されるが、第n+1ラインの画像デ−タは無視さ
れる。すなわち、n+1ラインのバッファメモリ202
および(n+1)×mのウィンドウメモリ203は、1
ビ−ム方式のプリンタエンジンにも適用可である。
にかかわる機能構成を示す。RAM103に、ビットマ
ップ状に展開された画像データは、入力バッファメモリ
であるINPUT FIFO201に転送され、一時的
に蓄積される。その後、n+1ライン分のラインバッフ
ァメモリ202に、2次元画像上のライン分布対応で、
書込まれる。ここで、画像補正を行うためのウインドサ
イズがnラインの場合には基本的にnライン分のライン
バッファメモリ202が必要であるが、本発明ではシス
テムクロックCLK毎に、図3の(a)に示すように奇
数ライン用ウィンドウ(画像補正のための参照領域)と
偶数ライン用ウィンドウとを切り換えて使用するので、
n+1ラインの画像デ−タが必要であり、n+1ライン
のラインバッファメモリ202を備えている。またウィ
ンドウメモリ203は、奇数ライン用および偶数ライン
用ウィンドウの両者に画像デ−タを与え得るように、図
4の(b)に示すように、(n+1)×mのサイズとし
ている。1ビ−ム方式のプリンタエンジンに適用する場
合には、図4の(a)に示すように、n×mのウィンド
ウが必要であり、この場合には、ウィンドウメモリ20
3のn×m領域の画像デ−タが、画像デ−タ補正のため
に参照されるが、第n+1ラインの画像デ−タは無視さ
れる。すなわち、n+1ラインのバッファメモリ202
および(n+1)×mのウィンドウメモリ203は、1
ビ−ム方式のプリンタエンジンにも適用可である。
【0020】n+1ライン分の画像データがラインバッ
ファメモリ202に蓄積されると、ウインドウメモリ2
03に、各ライン上の画像データ1は順次に転送され
る。
ファメモリ202に蓄積されると、ウインドウメモリ2
03に、各ライン上の画像データ1は順次に転送され
る。
【0021】タイミング制御204が、INPUT F
IFO201,ラインバッファメモリ202およびウイ
ンドウメモリ203の画像デ−タの読み書き(デ−タシ
フト)を制御する。タイミング制御204はまた、この
ウインドウメモリ203に新たな画像データ1を転送
(書込み)したときに画像データが有効であることを示
す、フレ−ムゲ−ト信号FGI及びラインゲ−ト信号L
GIをアクテイブ(図5に示す例では、低レベルL)と
する。この際、図3の(a)に示す奇数ライン用のウィ
ンドウと、図3の(b)に示す偶数ライン用のウィンド
ウを、クロックCLK毎に切換えて形成する。すなわ
ち、パタ−ン認識206が参照するデ−タ領域をそのよ
うに切換える。このようにウィンドウを切換えることに
より、奇数ライン用と偶数ライン用の2つのウィンドウ
メモリを持つ場合に比べて回路規模を小さくすることが
できる。
IFO201,ラインバッファメモリ202およびウイ
ンドウメモリ203の画像デ−タの読み書き(デ−タシ
フト)を制御する。タイミング制御204はまた、この
ウインドウメモリ203に新たな画像データ1を転送
(書込み)したときに画像データが有効であることを示
す、フレ−ムゲ−ト信号FGI及びラインゲ−ト信号L
GIをアクテイブ(図5に示す例では、低レベルL)と
する。この際、図3の(a)に示す奇数ライン用のウィ
ンドウと、図3の(b)に示す偶数ライン用のウィンド
ウを、クロックCLK毎に切換えて形成する。すなわ
ち、パタ−ン認識206が参照するデ−タ領域をそのよ
うに切換える。このようにウィンドウを切換えることに
より、奇数ライン用と偶数ライン用の2つのウィンドウ
メモリを持つ場合に比べて回路規模を小さくすることが
できる。
【0022】この画像入力205では、プリンタエンジ
ン106の入出力I/Fの仕様を考慮することなく、単
に、原デ−タ源であるRAM103からデ−タを読出し
てウィンドウ領域の画像デ−タ分布を形成する画像デ−
タ転送システム、のクロックパルスCLKに同期して画
素単位の画像デ−タ転送(デ−タシフト)を行なう、C
LK同期の回路となっている。こういうシステム構成と
することにより、プリンタエンジン106の、画像形成
の画素単位を規定するクロックパルスWCLKに依存し
ない回路設計が行なえるため、画像入力205の設計自
体が簡単化する。
ン106の入出力I/Fの仕様を考慮することなく、単
に、原デ−タ源であるRAM103からデ−タを読出し
てウィンドウ領域の画像デ−タ分布を形成する画像デ−
タ転送システム、のクロックパルスCLKに同期して画
素単位の画像デ−タ転送(デ−タシフト)を行なう、C
LK同期の回路となっている。こういうシステム構成と
することにより、プリンタエンジン106の、画像形成
の画素単位を規定するクロックパルスWCLKに依存し
ない回路設計が行なえるため、画像入力205の設計自
体が簡単化する。
【0023】ウインドウメモリ203の、奇数ライン用
ウィンドウ(図3の(a))の画像デ−タの内容の分
布、ならびに、偶数ライン用ウィンドウ(図3の
(b))の画像デ−タの内容の分布、に基づいて、パタ
−ン認識206が、文字や図形の階段状の部分を認識
し、それを表わすコ−ドを発生し、それをパタ−ンメモ
リ207に与える。パタ−ンメモリ207には、文字や
図形の階段状の特性に対応して階段を滑らかな斜線に整
形(スム−ジング)した高品位の図形を表わす画像デ−
タが格納されており、該コ−ド対応の画像デ−タを、奇
数ライン用ウィンドウを設定しているときには奇数ライ
ン用の画像デ−タ2として、ならびに、偶数ライン用ウ
ィンドウを設定しているときには偶数ライン用の画像デ
−タ2として出力する。すなわち奇数ラインおよび偶数
ラインのジャギ−補正を行なう。設計上補正が不要とさ
れた画像分布の場合には、画像デ−タ1が画像デ−タ2
として出力される。
ウィンドウ(図3の(a))の画像デ−タの内容の分
布、ならびに、偶数ライン用ウィンドウ(図3の
(b))の画像デ−タの内容の分布、に基づいて、パタ
−ン認識206が、文字や図形の階段状の部分を認識
し、それを表わすコ−ドを発生し、それをパタ−ンメモ
リ207に与える。パタ−ンメモリ207には、文字や
図形の階段状の特性に対応して階段を滑らかな斜線に整
形(スム−ジング)した高品位の図形を表わす画像デ−
タが格納されており、該コ−ド対応の画像デ−タを、奇
数ライン用ウィンドウを設定しているときには奇数ライ
ン用の画像デ−タ2として、ならびに、偶数ライン用ウ
ィンドウを設定しているときには偶数ライン用の画像デ
−タ2として出力する。すなわち奇数ラインおよび偶数
ラインのジャギ−補正を行なう。設計上補正が不要とさ
れた画像分布の場合には、画像デ−タ1が画像デ−タ2
として出力される。
【0024】タイミング制御208が、クロックパルス
CLKに同期してパタ−ン認識タイミングおよび画像デ
−タ2の出力を制御する。タイミング制御208はさら
に、タイミング制御204が発生するフレ−ムゲ−ト信
号FGI,ラインゲ−ト信号LGIに同期して、フレ−
ムゲ−ト信号FGO及びラインゲ−ト信号LGOを生成
し、同期制御214に出力する。この実施例では、信号
FGO及びLGOは、信号FGI及びLGIを、そのま
まCLK同期のフリップフロップで、パターン認識20
6及びパターンメモリ207で必要とする処理時間(C
LK数)だけ遅らせたものである。
CLKに同期してパタ−ン認識タイミングおよび画像デ
−タ2の出力を制御する。タイミング制御208はさら
に、タイミング制御204が発生するフレ−ムゲ−ト信
号FGI,ラインゲ−ト信号LGIに同期して、フレ−
ムゲ−ト信号FGO及びラインゲ−ト信号LGOを生成
し、同期制御214に出力する。この実施例では、信号
FGO及びLGOは、信号FGI及びLGIを、そのま
まCLK同期のフリップフロップで、パターン認識20
6及びパターンメモリ207で必要とする処理時間(C
LK数)だけ遅らせたものである。
【0025】画像補正209が出力する奇数ライン用の
画像デ−タ2ならびに偶数ライン用の画像デ−タ2は、
デ−タセレクタ211を通してそれぞれ、画像出力21
0の出力バッファメモリであるOUTPUT FIFO
212ならびにOUTPUTFIFO213に一時的に
蓄積される。
画像デ−タ2ならびに偶数ライン用の画像デ−タ2は、
デ−タセレクタ211を通してそれぞれ、画像出力21
0の出力バッファメモリであるOUTPUT FIFO
212ならびにOUTPUTFIFO213に一時的に
蓄積される。
【0026】プリンタエンジン106からの同期信号W
CLK(画素単位を規定するクロックパルス),FGA
TE(フレ−ムゲ−ト信号:フレ−ム同期信号),PM
SYNC(ライン同期信号)などに基づいて、画像デー
タ同期制御214が、プリンタエンジン106の画像形
成動作に同期して、OUTPUT FIFO212およ
び213から、奇数ライン用の画像デ−タ3および偶数
ライン用の画像デ−タ4を同時に読出してプリンタエン
ジン106に与える。
CLK(画素単位を規定するクロックパルス),FGA
TE(フレ−ムゲ−ト信号:フレ−ム同期信号),PM
SYNC(ライン同期信号)などに基づいて、画像デー
タ同期制御214が、プリンタエンジン106の画像形
成動作に同期して、OUTPUT FIFO212およ
び213から、奇数ライン用の画像デ−タ3および偶数
ライン用の画像デ−タ4を同時に読出してプリンタエン
ジン106に与える。
【0027】このときシステムクロックパルスCLK
は、プリンタクロックパルスWCLKよりも2倍以上の
周波数であれば、プリンタのレ−ザスキャンに遅れずに
画像デ−タを供給しうる。現状では、CLKは優にWC
LKの2倍以上の周波数であり、今後のデジタル回路技
術の進歩を考えればCLKをWCLKの2倍以上の周波
数とすることは容易である。
は、プリンタクロックパルスWCLKよりも2倍以上の
周波数であれば、プリンタのレ−ザスキャンに遅れずに
画像デ−タを供給しうる。現状では、CLKは優にWC
LKの2倍以上の周波数であり、今後のデジタル回路技
術の進歩を考えればCLKをWCLKの2倍以上の周波
数とすることは容易である。
【0028】図5の(a)には、タイミング制御204
および208がクロックパルスCLKに同期して発生す
るフレ−ムゲ−ト信号FGI,FGO及びラインゲ−ト
信号LGI及びLGOと、画像デ−タ1,2の出力タイ
ミングを示す。図5の(b)には、プリンタエンジン1
06の同期信号に同期した、画像デ−タ3,4の出力タ
イミングを示し、図5の(c)には時間軸(横軸)を圧
縮して示す。ここで画像出力210へ入力されるFGA
TE信号は、プリンタエンジン106からのフレームゲ
ート信号であり、PMSYNCはプリンタエンジンから
のポリゴンモータ同期信号である。
および208がクロックパルスCLKに同期して発生す
るフレ−ムゲ−ト信号FGI,FGO及びラインゲ−ト
信号LGI及びLGOと、画像デ−タ1,2の出力タイ
ミングを示す。図5の(b)には、プリンタエンジン1
06の同期信号に同期した、画像デ−タ3,4の出力タ
イミングを示し、図5の(c)には時間軸(横軸)を圧
縮して示す。ここで画像出力210へ入力されるFGA
TE信号は、プリンタエンジン106からのフレームゲ
ート信号であり、PMSYNCはプリンタエンジンから
のポリゴンモータ同期信号である。
【0029】OUTPUT FIFO212および21
3の画像データ3,4は、PMSYNCに同期してFG
ATEがアサートされている期間プリンタエンジン10
6に出力するので、PMSYNCがアクテイブになる前
にOUTPUT FIFO212,213に画像データ
3,4がたまってしまい、オーバーフローを起こす可能
性がある。それを回避するために、画像データ同期制御
214は、OUTPUT FIFO212への画像デ−
タ2の書込量(ライン数)をアップカウントし、OUT
PUT FIFO212からの読出量(ライン数)をダ
ウンカウントして、FIFO212の蓄積量=(書込量
−読出量)を表わすデ−タを生成し、これがFIFO2
12フル値より所定数小さい値を越えると、画像入力2
05および画像補正209の動作を停止させるために、
タイミング制御204および208に、STALL信号
(アクティブレベル)を送信する。このSTALL信号
がアクテイブである間、タイミング制御204は、IN
PUT FIFO201への画像デ−タの書込みを停止
しかつラインバッファメモリ202,ウインドウメモリ
203の読み書き(画像デ−タシフト)を停止する。タ
イミング制御208は、パタ−ン認識206の動作を停
止しパタ−ンメモリ207からのデ−タの読出し更新を
停止する。
3の画像データ3,4は、PMSYNCに同期してFG
ATEがアサートされている期間プリンタエンジン10
6に出力するので、PMSYNCがアクテイブになる前
にOUTPUT FIFO212,213に画像データ
3,4がたまってしまい、オーバーフローを起こす可能
性がある。それを回避するために、画像データ同期制御
214は、OUTPUT FIFO212への画像デ−
タ2の書込量(ライン数)をアップカウントし、OUT
PUT FIFO212からの読出量(ライン数)をダ
ウンカウントして、FIFO212の蓄積量=(書込量
−読出量)を表わすデ−タを生成し、これがFIFO2
12フル値より所定数小さい値を越えると、画像入力2
05および画像補正209の動作を停止させるために、
タイミング制御204および208に、STALL信号
(アクティブレベル)を送信する。このSTALL信号
がアクテイブである間、タイミング制御204は、IN
PUT FIFO201への画像デ−タの書込みを停止
しかつラインバッファメモリ202,ウインドウメモリ
203の読み書き(画像デ−タシフト)を停止する。タ
イミング制御208は、パタ−ン認識206の動作を停
止しパタ−ンメモリ207からのデ−タの読出し更新を
停止する。
【0030】4ビ−ム方式やそれ以上のビ−ム数に対応
させるには、すなわち一般化して複数xビ−ム方式に対
応させる場合には、ウィンドウサイズをn×mとする
と、n+(x−1)ライン分のラインバッファメモリ2
02を用い、ウィンドウメモリ203は、xラインそれ
ぞれの補正画像デ−タを生成するための各ウィンドウ
(参照領域)第1〜nライン,第2〜(n+1)ライ
ン,・・・ 第x〜(n+x−1)ライン、のすべてを
カバ−する〔n+(x−1)〕×mサイズとし、OUT
PUT FIFO(212,213対応のもの)をx個
用い、上述のウィンドウの切換えと同様に、ウィンドウ
を切換えればよい。
させるには、すなわち一般化して複数xビ−ム方式に対
応させる場合には、ウィンドウサイズをn×mとする
と、n+(x−1)ライン分のラインバッファメモリ2
02を用い、ウィンドウメモリ203は、xラインそれ
ぞれの補正画像デ−タを生成するための各ウィンドウ
(参照領域)第1〜nライン,第2〜(n+1)ライ
ン,・・・ 第x〜(n+x−1)ライン、のすべてを
カバ−する〔n+(x−1)〕×mサイズとし、OUT
PUT FIFO(212,213対応のもの)をx個
用い、上述のウィンドウの切換えと同様に、ウィンドウ
を切換えればよい。
【0031】以上のように、ウィンドウメモリ203を
1つだけ用い、ウィンドウを切換えて1つのパタ−ン認
識206の処理ロジックに従って、複数ラインの画像デ
−タ補正を行ない、2ビ−ム以上のプリンタエンジンに
対応させることができるので、ASICのゲ−ト数の削
減及びテストの簡略化が実現できる。
1つだけ用い、ウィンドウを切換えて1つのパタ−ン認
識206の処理ロジックに従って、複数ラインの画像デ
−タ補正を行ない、2ビ−ム以上のプリンタエンジンに
対応させることができるので、ASICのゲ−ト数の削
減及びテストの簡略化が実現できる。
【0032】また、以上の様に、画像処理用に設計した
ASIC200は、プリンタエンジン106とのインタ
ーフェイス(接続整合)を考慮に入れて回路設計を行う
モジュールが、画像出力210ただ一つとなり、その他
のモジュールすなわち画像入力205および画像補正2
09は、ASIC200システムのクロックパルスCL
Kをタイミング規定信号とする同期回路設計を行えばよ
いので、回路設計を簡単化することができる。よって、
画像処理用のASIC開発の際の納期短縮なども達成で
きる。
ASIC200は、プリンタエンジン106とのインタ
ーフェイス(接続整合)を考慮に入れて回路設計を行う
モジュールが、画像出力210ただ一つとなり、その他
のモジュールすなわち画像入力205および画像補正2
09は、ASIC200システムのクロックパルスCL
Kをタイミング規定信号とする同期回路設計を行えばよ
いので、回路設計を簡単化することができる。よって、
画像処理用のASIC開発の際の納期短縮なども達成で
きる。
【図1】 本発明の一実施例を装備したレ−ザプリンタ
の構成概要を示すブロック図である。
の構成概要を示すブロック図である。
【図2】 図1に示す画像処理用のASIC200の、
主要機能を示すブロック図である。
主要機能を示すブロック図である。
【図3】 図2に示すウィンドウメモリ203に設定す
るウィンドウのサイズを模式的に示す平面図である。
るウィンドウのサイズを模式的に示す平面図である。
【図4】 1ビ−ム方式と2ビ−ム方式のそれぞれで、
ウィンドウメモリに設定するウィンドウのサイズを模式
的に示す平面図である。
ウィンドウメモリに設定するウィンドウのサイズを模式
的に示す平面図である。
【図5】 図2に示す同期信号の発生タイミングを示す
タイムチャ−トである。
タイムチャ−トである。
Claims (2)
- 【請求項1】 ビットマップ状の画像データを保持する
画像入力手段と、保持した画像デ−タを補正する画像補
正手段と、画像形成手段に、補正した画像データを出力
する画像出力手段を有する画像処理装置において、 画像入力手段は、n+(x−1)ライン、x≧2、の画
像デ−タ1を格納するラインバッファメモリ,それから
の画像デ−タ1を2次元n×m以上の領域の分布に配列
するためのウィンドウメモリ、および、システム同期信
号に同期して、ラインバッファメモリおよびウィンドウ
メモリの画像デ−タを更新する入力タイミング制御手
段、を含み;画像補正手段は、ウィンドウメモリの画像
デ−タの内容の2次元n×mの分布に対応する補正をし
た、各ラインの画像デ−タ2を同一の補正ロジックで生
成する補正手段、および、システム同期信号に同期し
て、画像デ−タ2を出力する補正出力タイミング制御手
段、を含み;画像出力手段は、ライン順に画像デ−タ2
を書込むx個のFIFOメモリ、および、画像形成手段
の画像形成同期信号に同期してx個のFIFOメモリの
画像デ−タをライン順に画像形成手段に送る同期制御手
段、を含む;ことを特徴とする画像処理装置。 - 【請求項2】 ウィンドウメモリは、〔n+(x−
1)〕×mの領域の画像デ−タ1を格納するものであ
り、補正手段は、該領域の第1〜nラインの画像デ−タ
の内容のn×mの分布に対応する補正をした画像デ−タ
2,第2〜(n+1)ラインの画像デ−タの内容のn×
mの分布に対応する補正をした画像デ−タ2,・・・第
x〜(n+x−1)ラインの画像デ−タの内容のn×m
の分布に対応する補正をした画像デ−タ2を順次に生成
する、請求項1記載の画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10156301A JPH11355576A (ja) | 1998-06-04 | 1998-06-04 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10156301A JPH11355576A (ja) | 1998-06-04 | 1998-06-04 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11355576A true JPH11355576A (ja) | 1999-12-24 |
Family
ID=15624827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10156301A Pending JPH11355576A (ja) | 1998-06-04 | 1998-06-04 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11355576A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6750986B1 (en) | 2000-03-27 | 2004-06-15 | Destiny Technology Corporation | Color image processing method with thin-line detection and enhancement |
US6778296B1 (en) | 2000-03-27 | 2004-08-17 | Destiny Technology Corporation | Color imaging processing method with boundary detection and enhancement |
US6822751B1 (en) | 1999-12-10 | 2004-11-23 | Destiny Technology Corporation | Method and system for monochrome multi-beam printing with edge enhancement |
JP2016172372A (ja) * | 2015-03-17 | 2016-09-29 | 株式会社リコー | 書込み制御装置、書込み制御方法、及び、画像形成装置 |
-
1998
- 1998-06-04 JP JP10156301A patent/JPH11355576A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6822751B1 (en) | 1999-12-10 | 2004-11-23 | Destiny Technology Corporation | Method and system for monochrome multi-beam printing with edge enhancement |
US6750986B1 (en) | 2000-03-27 | 2004-06-15 | Destiny Technology Corporation | Color image processing method with thin-line detection and enhancement |
US6778296B1 (en) | 2000-03-27 | 2004-08-17 | Destiny Technology Corporation | Color imaging processing method with boundary detection and enhancement |
JP2016172372A (ja) * | 2015-03-17 | 2016-09-29 | 株式会社リコー | 書込み制御装置、書込み制御方法、及び、画像形成装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6704035B2 (en) | Image forming apparatus having simple drive timing control | |
JP2008087462A (ja) | プリンタにおけるピクセルデータ処理の方法及びシステム | |
JP5233851B2 (ja) | 画像書き込み装置、画像形成装置、画像書き込み方法、画像書き込みプログラム及び記録媒体 | |
JPH11355576A (ja) | 画像処理装置 | |
US20070133065A1 (en) | Image forming apparatus, image processing apparatus and image forming system | |
JP5013704B2 (ja) | マルチビームの画像出力装置、画像出力装置の制御方法 | |
KR100327246B1 (ko) | 화상형성장치 및 그 비디오데이터 전송방법 | |
US6825825B2 (en) | Smoothing method, smoothing circuit, image forming apparatus and display unit | |
JPH11348356A (ja) | 画像処理装置 | |
JPH0624043A (ja) | 画像形成装置 | |
JPH08123257A (ja) | 電子写真装置 | |
JP2001238082A (ja) | 画像データ処理装置 | |
JPH08207355A (ja) | 印刷装置 | |
JP2001239717A (ja) | デジタル印刷制御装置およびデジタル印刷システム | |
JPH07212568A (ja) | 画像形成装置 | |
JPH11355583A (ja) | 画像信号処理装置 | |
JP2000138832A (ja) | ビデオデータ変換装置 | |
JPH07156443A (ja) | 画像形成装置 | |
JPH09254440A (ja) | 電子写真プリンタ | |
JPS63138880A (ja) | メモリ制御方法 | |
JPH07256935A (ja) | 印刷制御装置 | |
KR100186226B1 (ko) | 화상형성장치의 흰선 표현력 개선회로 | |
JPH08267822A (ja) | 画像形成装置 | |
JP2000255124A (ja) | プリンタ、プリントデータ生成装置、プリントデータ生成方法およびプログラムを記録した記録媒体 | |
US5737093A (en) | Recording data generating device having output allowance/prevention mode |