JP3515639B2 - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JP3515639B2 JP3515639B2 JP16493795A JP16493795A JP3515639B2 JP 3515639 B2 JP3515639 B2 JP 3515639B2 JP 16493795 A JP16493795 A JP 16493795A JP 16493795 A JP16493795 A JP 16493795A JP 3515639 B2 JP3515639 B2 JP 3515639B2
- Authority
- JP
- Japan
- Prior art keywords
- scaling
- image information
- image
- flip
- pixel density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Facsimile Scanning Arrangements (AREA)
- Editing Of Facsimile Originals (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、プリンタ、ファクシミ
リ、デジタル複写機等に利用されるライン型露光手段を
備えた画像形成装置に関する。 【０００２】 【従来の技術】従来におけるライン型露光手段を備えた
画像形成装置として、図８に示すようなプリンタを例に
挙げて説明する。ライン型露光手段であるＬＥＤヘッド
１は、感光体２に近接配置されている。また、感光体２
の周囲には、帯電チャージャ３、現像装置４、転写チャ
ージャ５、クリーニング装置６が配設されている。 【０００３】今、給紙装置７に搭載された転写紙８がピ
ックアップローラ９により分離され給紙されると、その
転写紙８はコロ１０を介して作像部となる感光体２の下
方へと給送される。一方、その感光体２の表面は、帯電
チャージャ３により一様に帯電された後、外部機器等か
ら転送された画像情報をもとに駆動制御されるＬＥＤヘ
ッド１により露光され、これにより静電潜像が作成され
る。この静電潜像が作成された感光体２の表面は、現像
装置４によってトナーが付着され、これにより顕像化さ
れる。そして、感光体２に付着したトナーは、転写チャ
ージャ５と転写ベルト１１とによって、転写紙８側に転
写される。その後、転写紙８は転写ベルト１１により搬
送されていき、定着装置１２において定着され、排紙ト
レイ１３上に排紙される。 【０００４】 【発明が解決しようとする課題】上述したように、転送
された画像情報をもとに駆動制御されるＬＥＤヘッド１
は、発光体がライン状に配列された構造となっている。
図９は、そのライン状に配列されたＬＥＤヘッド１の構
造例を示す（特開平６−１５５８０２号公報参照）。基
板１４の表面側には、複数個のＬＥＤチップ１５ａ〜１
５ｃと、ＬＥＤドライバ１６ａ〜１６ｃとが設けられて
いる。各ＬＥＤチップ１５ａ〜１５ｃには、複数個のＬ
ＥＤ（発光体）１７がライン状すなわち主走査方向Ｘに
沿って一定間隔をもって配列されている。なお、基板１
４の裏面側も、表面側と同様な構造とされている。そし
て、今、各ＬＥＤ１７が、ＬＥＤドライバ１６ａ〜１６
ｃにより点灯されると、ＬＥＤ１７の端面から出射した
光は、対向する感光体２の面上を露光し、これにより画
像情報の書込みが行われる。 【０００５】この場合、１個のＬＥＤ１７が１画素に対
応しており、ＬＥＤ１７の主走査方向Ｘへの配列間隔に
よって画素密度が決定される。しかし、このような画素
密度は、基板作製の段階から予め所定の密度に設定され
ているため、画像情報の書込みを所定の位置しか行うこ
とができない。このようなことから、例えば、ホストコ
ンピュータ（外部機器）から転送された種々の画像情報
の画素密度に対応して書込みを行うことができず、画素
密度の自由度が制限され、汎用性に乏しい。 【０００６】また、画素密度の自由度を拡大しようとし
て、ライン状に配列されるＬＥＤチップの数をさらに増
加させると、ＬＥＤヘッド１、ひいては、装置全体の構
成が複雑化して非常にコスト高になってしまう。 【０００７】 【課題を解決するための手段】請求項１記載の発明で
は、転送された画像情報の画素密度に対して、ライン型
露光手段の発光体配列方向の発光体配列密度が異なる場
合、その転送された画像情報の発光体配列方向の画素密
度を補正制御する発光体配列方向画像補正制御手段を設
け、この発光体配列方向画像補正制御手段は、転送され
た画像情報の画素密度をライン型露光手段の発光体配列
方向に補間変倍する変倍処理手段を有し、この変倍処理
手段は、３次元関数コンボリューション法によるサンプ
リング位置の周辺画素をもとに補間変倍の演算を行う補
間演算手段を有する。 【０００８】 【０００９】 【００１０】 【作用】請求項１記載の発明においては、例えばホスト
コンピュータのような外部機器から転送された画像情報
の画素密度が、ライン型露光手段の発光体の配列密度に
対して異なる場合、発光体配列方向画像補正制御手段を
用いて画像情報の発光体配列方向の画素密度が補正制御
され、この補正制御された画像情報をもとにライン型露
光手段の各発光体が発光され、画像形成処理が行われ
る。また、転送された画像情報は、変倍処理手段として
例えば１ライン分のメモリによって、発光体配列方向に
高精度に補間変倍処理される。また、３次元関数コンボ
リューション法により、転送された画素の周辺画素を用
いて画像情報の補間変倍処理を行うことによって、画像
情報の劣化を最小限にくい止めることができる。 【００１１】 【００１２】 【００１３】 【実施例】本発明の一実施例を図１〜図７に基づいて説
明する。なお、本実施例では、画像形成装置として前述
したプリンタ（図８、図９参照）を例に挙げ、その同一
部分についての説明は省略し、同一名称については同一
符号を用いる。 【００１４】まず、本装置の全体構成について述べる。
図１は、プリンタ制御部１８の構成を示す。このプリン
タ制御部１８は、外部機器のホストコンピュータ１９に
接続されたプリンタコントローラ２０と、画素密度変換
回路２１と、ＬＥＤヘッド１を駆動制御するＬＥＤヘッ
ド制御回路２２と、ＣＰＵ２３とに分けられる。ＬＥＤ
ヘッド１は、感光体２（図８参照）に近接配置されてい
る。以下、各部の構成について順次述べる。 【００１５】図２は、画素密度変換回路２１内に備えら
れた主走査変倍回路２４（発光体配列方向画像補正手
段）の構成を示す。この主走査変倍回路２４は、ホスト
コンピュータ１９から転送された画像情報の画素密度
と、ＬＥＤヘッド１の発光体配列方向（主走査方向）Ｘ
の発光体配列密度とが異なるとき、その転送された画像
情報の発光体配列方向Ｘの画素密度を補正制御する。こ
の主走査変倍回路２４内には、４個のＤフリップフロッ
プ（ＦＦ１〜ＦＦ４）２５〜２８と、３個のセレクタ
（ＳＥＬ１〜ＳＥＬ３）２９〜３１と、３個の補間演算
回路３２〜３４と、変倍ＲＡＭ３５と、変倍制御部３６
とが設けられている。 【００１６】補間演算回路３２〜３４（変倍処理手段）
は、ホストコンピュータ１９から転送された画像情報の
画素密度をＬＥＤヘッド１の発光体配列方向Ｘに補間変
倍する。ここでの補間変倍の処理は、３次元関数コンボ
リューション法によるサンプリング位置の周辺画素をも
とに補間変倍の演算を行う補間演算手段として機能す
る。この補間演算回路３２〜３４は２５６ｂｉｔのメモ
リであり、８ｂｉｔの多値データの補間演算を行う。 【００１７】Ｄフリップフロップ２５，２８は、通常の
８ｂｉｔのフリップフロップである。Ｄフリップフロッ
プ２６，２７は、ｅｎ端子付きの８ｂｉｔのフリップフ
ロップである。この場合、Ｄフリップフロップ２５のＳ
ＫＤ＜７：０＞は、入力用の画像データである。Ｄフリ
ップフロップ２８のＨＫＤ＜７：０＞は、出力用の画像
データである。Ｄフリップフロップ２６のＢＯＵＴ＜
７：０＞は、ＦＩＦＯ（図示せず）へ入力される画像デ
ータである。Ｄフリップフロップ２７のＢＩＮ＜７：０
＞は、ＦＩＦＯから出力される画像データである。ＢＯ
ＵＴ＜７：０＞及びＢＩＮ＜７：０＞が送られるＦＩＦ
Ｏは、５ｋ×８ｂｉｔのメモリであり、それぞれ並列に
２本接続されており、トグル動作を行う。 【００１８】変倍ＲＡＭ３５は、５１２×４ｂｉｔのメ
モリであり、変倍制御データが格納される。また、変倍
制御部３６は、ｓｍｐｌ＜２：０＞、Ｄフリップフロッ
プ２６，２７やＦＩＦＯの動作を制御するｒｅｎ，ｗｅ
ｎの各種信号を発生する。この場合、ｓｍｐｌ＜２：０
＞は、変倍ＲＡＭ３５からの仮想のサンプリング点の位
置データを表わす。ｒｅｎ，ｗｅｎは、変倍ＲＡＭ３５
の変倍制御データによってＨ／Ｌに変化し、これにより
画像データの入出力を制御する。 【００１９】セレクタ２９〜３１は、Ｄフリップフロッ
プ２５，２７を入力側とし、Ｄフリップフロップ２６，
２８を出力側として接続され、また、補間演算回路３２
〜３４に対して画像データの入出力を行う。このセレク
タ２９〜３１のＳ端子には、拡大縮小の選択のコマンド
を示すｋａｋｄｉ信号が入力される。 【００２０】図３は、ＬＥＤヘッド制御回路２２の構成
を示す。ＰＣＬＫ（画素クロック）、ＰＬＳＹＮＣＮ
（主走査同期信号）が入力されるカウンタ３７が設けら
れている。このカウンタ３７には、３個のコンパレータ
（ＣＯＭＰ１〜３）３８〜４０が接続されている。コン
パレータ３８，３９は、ＪＫフリップフロップ４１に接
続されている。このＪＫフリップフロップ４１はＭＫＧ
ＡＴＥ（マスクゲート）の信号を発生すると共に、その
ＭＫＧＡＴＥをＡＮＤ４２に送出する。そのＡＮＤ４２
では、ＭＫＧＡＴＥをもとにＳＣＬＫ（シフトクロッ
ク）の信号を発生する。また、コンパレータ４０はＤフ
リップフロップ４３と接続され、ＬＡＴ（ラッチトリガ
ー）の信号を発生する。 【００２１】そのＬＥＤヘッド制御回路２２内には、副
走査変倍回路４４が備えられている。この副走査変倍回
路４４は、ＳＴＳＹＮＣ（露光信号）を発生する第一回
路部４４ａと、ＳＴＲＯＢＥＮ（点灯信号）を発生する
第二回路部４４ｂとに分けられる。この場合、第一回路
部４４ａは、ＦＧＡＴＥ（副走査有効領域信号）が入力
されるＡＮＤ４５と、カウンタ４６と、コンパレータ４
７と、ＳＴＳＹＮＣが送出されるバッファ４８とから構
成される。一方、第二回路部４４ｂは、その送出された
ＳＴＳＹＮＣが入力されるカウンタ４９と、このカウン
タ４９に接続された２個のコンパレータ５０，５１と、
これらコンパレータ５０，５１に接続されＳＴＲＯＢＥ
Ｎを送出するＪＫフリップフロップ５２とから構成され
る。 【００２２】図４は、ＬＥＤヘッド１の構成をブロック
化して示す。このＬＥＤヘッド１は、ＨＤＡＴＡ（主走
査変倍後の画像データ）が入力されると共にＳＣＬＫに
より同期がとられたシフトレジスタ５３と、ＬＡＴによ
り同期がとられたフリップフロップ５４と、ＳＴＲＯＢ
ＥＮにより同期が取られたゲート５５と、各ゲート５５
に接続されたトランジスタ５６と、各トランジスタ５６
に接続されＳＴＲＯＢＥＮの入力時間だけ発光するＬＥ
Ｄ１７とから構成される。これら各素子は主走査方向
（発光体配列方向）Ｘに沿ってライン状に配列されてい
る。この場合、ＬＥＤ１７を例えば６４ｄｏｔで１チッ
プに集積することによって、１個のＬＥＤチップ（図９
のＬＥＤチップ１５ａ〜１５ｃ参照）が構成される。 【００２３】次に、本装置の動作について述べる。図１
において、ホストコンピュータ１９からプリンタコント
ローラ２０に画像情報が転送されると、そのプリンタコ
ントローラ２０では、ＰＣＬＫ、ＰＬＳＹＮＣＮ、ＦＧ
ＡＴＥの各種制御信号の発生や、ＰＬＳＹＮＣＮから有
効画像データが出力されるまでのタイミングの整合等を
行い、これら制御信号及び画像情報を後段の回路に送出
する。一方、ＣＰＵ２３では、その転送される画像情報
の画素密度と、ＬＥＤヘッド１のＬＥＤ１７の配列密度
をもとに、変倍率の設定を行う。例えば、ホストコンピ
ュータ１９から画素密度６００ｄｐｉの画像情報が転送
され、ＬＥＤ１７の配列密度が３００ｄｐｉであったと
すると、５０％の縮小が行われるように各種データの変
倍率の設定がＣＰＵ２３において行われる。このような
変倍動作は、主走査方向Ｘの変倍処理を行う主走査変倍
回路２４と、副走査方向Ｙ（感光体２の移動方向）の変
倍処理を行う副走査変倍回路４４とを用いて行われる。
そこで、以下、主走査変倍回路２４及び副走査変倍回路
４４の動作を中心に述べる。 【００２４】まず、図２の主走査変倍回路２４の動作に
ついて述べる。今、プリンタコントローラ２０から画素
密度変換回路２１に制御信号及び画像情報の画像データ
が送られると、主走査変倍回路２４において以下に述べ
るような主走査変倍処理が行われる。まず、変倍ＲＡＭ
３５には、ＣＰＵ２３からの通常のコマンドにより、変
倍処理の制御に使用するための変倍制御データが記憶さ
れている。この変倍制御データは、速度変換を行うため
の間引き／重複出力制御データａn （１ｂｉｔ）と、補
間演算の係数を選択するためのサンプリング点Ｘｓの位
置データｓｍｐｌn （３ｂｉｔ）とからなっている。こ
のようにして記憶される変倍処理データは、縮小モード
の場合と、拡大モードの場合とでは異なった意味をも
つ。 【００２５】縮小モードの場合、間引き／重複出力制御
データａn は、間引き制御用に用いられる。このデータ
ａn がＨの時は画像データがＦＩＦＯに書込まれ、Ｌの
時はＦＩＦＯへの書込みが行われないように、各フリッ
プフロップ及びＦＩＦＯのｅｎ信号が制御される。一
方、拡大モードの場合、間引き／重複出力制御データａ
n は、重複出力制御用に用いられる。このデータａn が
Ｈの時はＦＩＦＯから次の画像データを読出し、Ｌの時
はＦＩＦＯからの読出しを停止するように、各フリップ
フロップ及びＦＩＦＯのｅｎ信号が制御される。 【００２６】このような変倍制御データの変倍ＲＡＭ３
５への転送は、データバスとアドレスバスを直接アクセ
スすることによって行われる。変倍制御データの仮想の
サンプリング点Ｘは、０〜７又は０〜３の値をとる。そ
して、変倍制御データは、変倍ＲＡＭ３５から変倍制御
部３６に入力される。この変倍制御部３６では、仮想の
サンプリング点を表わすｓｍｐｌ＜２：０＞を発生する
と共に、ＦＩＦＯや各フリップフロップの動作制御用の
ｗｅｎ，ｒｅｎを発生し、これにより実際の主走査方向
Ｘの変倍動作（等倍・縮小・拡大）が行われる。このよ
うな変倍動作の選択は、ＣＰＵ２３からのコマンドによ
り、セレクタ２９〜３１に入力されるｋａｋｄｉの信号
を制御することによって実行できる。 【００２７】ここで、実際の主走査方向Ｘの変倍動作に
ついて述べる。まず、等倍動作時においては、変倍制御
部３６から発生するｗｅｎ，ｒｅｎは、図５（ａ）のよ
うにＬのままである。画像データ（多値データ）である
ＳＫＤ＜７：０＞は、Ｄフリップフロップ２５から取り
込まれる。この時、ｋａｋｄｉ＝Ｌであり、このＳＫＤ
＜７：０＞は、補間演算回路３２〜３４では補間処理は
なされずにそのまま通過し、Ｄフリップフロップ２６か
らＢＯＵＴ＜７：０＞として出力され、ＦＩＦＯに書込
まれる。このＦＩＦＯに書込まれた画像データは、次ラ
インで読み出され、ＢＩＮ＜７：０＞としてＤフリップ
フロップ２７に送られ、さらにＤフリップフロップ２８
からＨＫＤ＜７：０＞として出力される。このようにｗ
ｅｎ，ｒｅｎはＬの状態であるため、ＦＩＦＯ及び各フ
リップフロップに対する画像データの入出力制御の速度
変換は行われず、等倍動作が実行される。 【００２８】縮小動作時においては、変倍制御部３６か
ら発生するｗｅｎ，ｒｅｎは、図５（ｂ）のようにな
り、ｗｅｎがＨの時に書込み動作が行われる。この時、
画像データＳＫＤ＜７：０＞はＤフリップフロップ２５
によって取り込まれ、その上位の８ビットのＳＫＤ＜
７：０＞の値が補間演算回路３２〜３４に送られて、３
次元関数コンボリューション法によって補間変倍の処理
が行われる。この３次元関数コンボリューション法によ
る補間演算は、２５％〜５１２％の範囲で１％きざみで
行われる。図６は、間引き動作を示す。仮想のサンプリ
ング点Ｘｓに対する位置データｓｍｐｌ（０〜７：画素
間を８等分している）と、その画素の前後の２画素の位
置データＳ（ｎ−１）、Ｓ（ｎ）、Ｓ（ｎ＋１）、Ｓ
（ｎ＋２）とから補間変倍の演算が行われる。これによ
り、サンプリング点Ｘｓは、 【００２９】 【数１】 【００３０】の演算式により求められる。ただし、位置
データＳ（ｎ−１）、Ｓ（ｎ）、Ｓ（ｎ＋１）、Ｓ（ｎ
＋２）、及び、補間係数ｈ（−１）、ｈ（０）、ｈ
（１）、ｈ（２）としては、例えば表１のような演算テ
ーブルの値を用いる。なお、このような補間演算処理
は、４００ｄｐｉをカットオフとする標本化関数を用い
て行うことができる。 【００３１】 【表１】 【００３２】このように変倍ＲＡＭ３５に予め書込まれ
た変倍制御データを変倍制御部３６から読出して仮想の
サンプリング点Ｘを得、数１及び表１を用いて畳み込み
演算を行うことによって、画像データの縮小を行うこと
ができる。そして、このようにして縮小された画像デー
タは、Ｄフリップフロップ２６からｗｅｎがＨの時に出
力されＦＩＦＯに書込まれ、ｗｅｎがＬの時はＦＩＦＯ
への書込みは行われない。その後、画像データはＦＩＦ
Ｏから次のタイミングで読み出され、Ｄフリップフロッ
プ２７，２８を介して出力される。このようにｗｅｎを
Ｈとして画像データの間引き制御の速度変換を行うこと
によって、縮小動作が実行される。 【００３３】また、拡大動作時においては、変倍制御部
３６から発生するｗｅｎ，ｒｅｎは、図５（ｃ）のよう
になり、ｒｅｎがＨの時はＦＩＦＯから次の画像データ
を読出してＤフリップフロップ２７，２８を介して出力
し、ｒｅｎがＬの時は画像データの読出しを停止する。
このようにｒｅｎをＨとして画像データの重複出力制御
の速度変換を行うことによって、拡大動作が実行され
る。 【００３４】なお、上述した変倍動作は、フリップフロ
ップやセレクタ等の回路を用いず、単に、間引き（縮
小）や複数回の重複出力（拡大）の処理により行っても
よい。また、ここでは、ＬＥＤヘッド１への入力データ
は１ｂｉｔと仮定しているため、Ｄフリップフロップ２
６から送出されるＢＯＵＴ＜７：０＞の２値化処理を行
い、後述するＨＤＡＴＡ（図４参照）を得ているが、こ
れに限るものではなく、ＬＥＤヘッド１ヘの入力データ
が２値以外でも、８ｂｉｔ以下であればｂｉｔ変換処理
を行うことによって対応させることが可能である。 【００３５】次に、図３の副走査変倍回路４４を備えた
ＬＥＤヘッド制御回路２２の動作について述べる。カウ
ンタ３７は、ＰＬＳＹＮＣＮとＰＣＬＫとをもとにカウ
ントを開始し、そのカウント値がコンパレータ３８〜４
０にそれぞれ送られる。ＪＫフリップフロップ４１で
は、コンパレータ３８，３９の出力値をもとに、ＭＫＧ
ＡＴＥが作られる。このＭＫＧＡＴＥをもとに、ＡＮＤ
４２からＳＣＬＫが作られる。このＳＣＬＫは、主走査
変倍後の画像データであるＨＤＡＴＡをＬＥＤヘッド１
内の所定の位置にシフト転送する。一方、Ｄフリップフ
ロップ４３では、コンパレータ４０の出力値をもとに、
ＬＡＴが作られる。このＬＡＴは、ＳＣＬＫでシフト転
送された画像データを確定する。これら各種信号の動作
タイミングを図７に示す。 【００３６】また、副走査変倍回路４４の第一回路部４
４ａでは、ＦＧＡＴＥがＡＮＤ４５を介してカウンタ４
６に入力される。そのカウンタ４６においてＦＧＡＴＥ
のアクティブ期間中に、ＰＣＬＫによりカウントが行わ
れ、そのカウント値はコンパレータ４７に入力される。
このコンパレータ４７は周期Ｔでリセットされ、これに
より常に周期Ｔ（以下、露光周期Ｔという）のＳＴＳＹ
ＮＣの信号がバッファ４８を介して出力される。このよ
うにして、主走査同期用のＰＬＳＹＮＣＮの周期とは非
同期な露光周期ＴをもつＳＴＳＹＮＣが作られる。この
ＳＴＳＹＮＣは、ＬＥＤ１７を露光するための同期信号
として用いられる。 【００３７】このようにして作られた露光周期Ｔをもつ
ＳＴＳＹＮＣは、第二回路部４４ｂのカウンタ４９に送
られる。カウンタ４９ではＰＣＬＫによりカウントが行
われ、そのカウント値はコンパレータ５０，５１に入力
される。ＪＫフリップフロップ５２では、コンパレータ
５０，５１の出力値をもとに、アクティブＬのＳＴＲＯ
ＢＥＮの信号が作られる。このＳＴＲＯＢＥＮがＬＥＤ
ヘッド１に送出されることによって、ＬＥＤ１７の点灯
時間の制御が行われる。この場合、ＳＴＲＯＢＥＮによ
る点灯時間は、感光体２の露光に必要なエネルギーを確
保するための時間となっており、これにより高品質が画
像が形成される。図７に示すように、露光周期ＴのＳＴ
ＳＹＮＣは、ＰＬＳＹＮＣＮに対して非同期とされてお
り、その露光周期Ｔを粗又は密に変えることによって、
副走査方向Ｙに対する露光密度を可変することが可能と
なる。 【００３８】次に、図４のＬＥＤヘッド１の動作につい
て述べる。主走査変倍後の画像データであるＨＤＡＴＡ
は、シフトレジスタ５３に入力される。その入力後、Ｈ
ＤＡＴＡは、ＳＣＬＫにより感光体２の所望とする露光
位置までシフトされる。このシフト動作完了後、ＬＡＴ
によりフリップフロップ５４にＨＤＡＴＡが一時的に保
持される。そして、図７に示す露光周期ＴのＳＴＳＹＮ
Ｃをもとに作られたＳＴＲＯＢＥＮがゲート５５に入力
されると、ＳＴＲＯＢＥＮのアクティブ期間（点灯時
間）だけトランジスタがＯＮとなり、ＬＥＤ１７に電流
が供給され点灯が行われる。このように、主走査同期用
のＰＬＳＹＮＣＮとは非同期とされた露光周期ＴのＳＴ
ＳＹＮＣを用い、そのＳＴＳＹＮＣから作られたＳＴＲ
ＯＢＥＮを用いてＬＥＤ１７の点灯制御を行うことによ
って、感光体２の回転方向に露光密度を可変して画像デ
ータを副走査方向Ｙに拡大・縮小させることが可能とな
る。 【００３９】 【発明の効果】請求項１記載の発明は、転送された画像
情報の画素密度と、ライン型露光手段の発光体配列方向
の発光体配列密度とが異なるとき、その転送された画像
情報の発光体配列方向の画素密度を補正制御するように
したので、ライン型露光手段の発光体の配列密度に関係
なく、簡単な回路構成で画像情報の主走査方向（発光体
配列方向）の変倍処理を行うことができ、これにより、
発光体の配列密度を従来のように増加させる必要がない
ためライン型露光手段の設計の自由度を高めることがで
き、低コストで汎用性の高い装置を提供することができ
る。また、転送された画像情報の画素密度を、変倍処理
手段を用いてライン型露光手段の発光体配列方向に補間
変倍するようにしたので、主走査方向の画素密度の変換
処理を高精度に行うことができ、また、これにより一段
と低コスト化を図ることができる。さらに、３次元関数
コンボリューション法によるサンプリング位置の周辺画
素をもとに、画像情報の補間変倍の演算を行うようにし
たので、画像情報の劣化を最小限にくい止めることがで
き、これにより一段と高品質な画像を作成することがで
きる。 【００４０】 【００４１】
リ、デジタル複写機等に利用されるライン型露光手段を
備えた画像形成装置に関する。 【０００２】 【従来の技術】従来におけるライン型露光手段を備えた
画像形成装置として、図８に示すようなプリンタを例に
挙げて説明する。ライン型露光手段であるＬＥＤヘッド
１は、感光体２に近接配置されている。また、感光体２
の周囲には、帯電チャージャ３、現像装置４、転写チャ
ージャ５、クリーニング装置６が配設されている。 【０００３】今、給紙装置７に搭載された転写紙８がピ
ックアップローラ９により分離され給紙されると、その
転写紙８はコロ１０を介して作像部となる感光体２の下
方へと給送される。一方、その感光体２の表面は、帯電
チャージャ３により一様に帯電された後、外部機器等か
ら転送された画像情報をもとに駆動制御されるＬＥＤヘ
ッド１により露光され、これにより静電潜像が作成され
る。この静電潜像が作成された感光体２の表面は、現像
装置４によってトナーが付着され、これにより顕像化さ
れる。そして、感光体２に付着したトナーは、転写チャ
ージャ５と転写ベルト１１とによって、転写紙８側に転
写される。その後、転写紙８は転写ベルト１１により搬
送されていき、定着装置１２において定着され、排紙ト
レイ１３上に排紙される。 【０００４】 【発明が解決しようとする課題】上述したように、転送
された画像情報をもとに駆動制御されるＬＥＤヘッド１
は、発光体がライン状に配列された構造となっている。
図９は、そのライン状に配列されたＬＥＤヘッド１の構
造例を示す（特開平６−１５５８０２号公報参照）。基
板１４の表面側には、複数個のＬＥＤチップ１５ａ〜１
５ｃと、ＬＥＤドライバ１６ａ〜１６ｃとが設けられて
いる。各ＬＥＤチップ１５ａ〜１５ｃには、複数個のＬ
ＥＤ（発光体）１７がライン状すなわち主走査方向Ｘに
沿って一定間隔をもって配列されている。なお、基板１
４の裏面側も、表面側と同様な構造とされている。そし
て、今、各ＬＥＤ１７が、ＬＥＤドライバ１６ａ〜１６
ｃにより点灯されると、ＬＥＤ１７の端面から出射した
光は、対向する感光体２の面上を露光し、これにより画
像情報の書込みが行われる。 【０００５】この場合、１個のＬＥＤ１７が１画素に対
応しており、ＬＥＤ１７の主走査方向Ｘへの配列間隔に
よって画素密度が決定される。しかし、このような画素
密度は、基板作製の段階から予め所定の密度に設定され
ているため、画像情報の書込みを所定の位置しか行うこ
とができない。このようなことから、例えば、ホストコ
ンピュータ（外部機器）から転送された種々の画像情報
の画素密度に対応して書込みを行うことができず、画素
密度の自由度が制限され、汎用性に乏しい。 【０００６】また、画素密度の自由度を拡大しようとし
て、ライン状に配列されるＬＥＤチップの数をさらに増
加させると、ＬＥＤヘッド１、ひいては、装置全体の構
成が複雑化して非常にコスト高になってしまう。 【０００７】 【課題を解決するための手段】請求項１記載の発明で
は、転送された画像情報の画素密度に対して、ライン型
露光手段の発光体配列方向の発光体配列密度が異なる場
合、その転送された画像情報の発光体配列方向の画素密
度を補正制御する発光体配列方向画像補正制御手段を設
け、この発光体配列方向画像補正制御手段は、転送され
た画像情報の画素密度をライン型露光手段の発光体配列
方向に補間変倍する変倍処理手段を有し、この変倍処理
手段は、３次元関数コンボリューション法によるサンプ
リング位置の周辺画素をもとに補間変倍の演算を行う補
間演算手段を有する。 【０００８】 【０００９】 【００１０】 【作用】請求項１記載の発明においては、例えばホスト
コンピュータのような外部機器から転送された画像情報
の画素密度が、ライン型露光手段の発光体の配列密度に
対して異なる場合、発光体配列方向画像補正制御手段を
用いて画像情報の発光体配列方向の画素密度が補正制御
され、この補正制御された画像情報をもとにライン型露
光手段の各発光体が発光され、画像形成処理が行われ
る。また、転送された画像情報は、変倍処理手段として
例えば１ライン分のメモリによって、発光体配列方向に
高精度に補間変倍処理される。また、３次元関数コンボ
リューション法により、転送された画素の周辺画素を用
いて画像情報の補間変倍処理を行うことによって、画像
情報の劣化を最小限にくい止めることができる。 【００１１】 【００１２】 【００１３】 【実施例】本発明の一実施例を図１〜図７に基づいて説
明する。なお、本実施例では、画像形成装置として前述
したプリンタ（図８、図９参照）を例に挙げ、その同一
部分についての説明は省略し、同一名称については同一
符号を用いる。 【００１４】まず、本装置の全体構成について述べる。
図１は、プリンタ制御部１８の構成を示す。このプリン
タ制御部１８は、外部機器のホストコンピュータ１９に
接続されたプリンタコントローラ２０と、画素密度変換
回路２１と、ＬＥＤヘッド１を駆動制御するＬＥＤヘッ
ド制御回路２２と、ＣＰＵ２３とに分けられる。ＬＥＤ
ヘッド１は、感光体２（図８参照）に近接配置されてい
る。以下、各部の構成について順次述べる。 【００１５】図２は、画素密度変換回路２１内に備えら
れた主走査変倍回路２４（発光体配列方向画像補正手
段）の構成を示す。この主走査変倍回路２４は、ホスト
コンピュータ１９から転送された画像情報の画素密度
と、ＬＥＤヘッド１の発光体配列方向（主走査方向）Ｘ
の発光体配列密度とが異なるとき、その転送された画像
情報の発光体配列方向Ｘの画素密度を補正制御する。こ
の主走査変倍回路２４内には、４個のＤフリップフロッ
プ（ＦＦ１〜ＦＦ４）２５〜２８と、３個のセレクタ
（ＳＥＬ１〜ＳＥＬ３）２９〜３１と、３個の補間演算
回路３２〜３４と、変倍ＲＡＭ３５と、変倍制御部３６
とが設けられている。 【００１６】補間演算回路３２〜３４（変倍処理手段）
は、ホストコンピュータ１９から転送された画像情報の
画素密度をＬＥＤヘッド１の発光体配列方向Ｘに補間変
倍する。ここでの補間変倍の処理は、３次元関数コンボ
リューション法によるサンプリング位置の周辺画素をも
とに補間変倍の演算を行う補間演算手段として機能す
る。この補間演算回路３２〜３４は２５６ｂｉｔのメモ
リであり、８ｂｉｔの多値データの補間演算を行う。 【００１７】Ｄフリップフロップ２５，２８は、通常の
８ｂｉｔのフリップフロップである。Ｄフリップフロッ
プ２６，２７は、ｅｎ端子付きの８ｂｉｔのフリップフ
ロップである。この場合、Ｄフリップフロップ２５のＳ
ＫＤ＜７：０＞は、入力用の画像データである。Ｄフリ
ップフロップ２８のＨＫＤ＜７：０＞は、出力用の画像
データである。Ｄフリップフロップ２６のＢＯＵＴ＜
７：０＞は、ＦＩＦＯ（図示せず）へ入力される画像デ
ータである。Ｄフリップフロップ２７のＢＩＮ＜７：０
＞は、ＦＩＦＯから出力される画像データである。ＢＯ
ＵＴ＜７：０＞及びＢＩＮ＜７：０＞が送られるＦＩＦ
Ｏは、５ｋ×８ｂｉｔのメモリであり、それぞれ並列に
２本接続されており、トグル動作を行う。 【００１８】変倍ＲＡＭ３５は、５１２×４ｂｉｔのメ
モリであり、変倍制御データが格納される。また、変倍
制御部３６は、ｓｍｐｌ＜２：０＞、Ｄフリップフロッ
プ２６，２７やＦＩＦＯの動作を制御するｒｅｎ，ｗｅ
ｎの各種信号を発生する。この場合、ｓｍｐｌ＜２：０
＞は、変倍ＲＡＭ３５からの仮想のサンプリング点の位
置データを表わす。ｒｅｎ，ｗｅｎは、変倍ＲＡＭ３５
の変倍制御データによってＨ／Ｌに変化し、これにより
画像データの入出力を制御する。 【００１９】セレクタ２９〜３１は、Ｄフリップフロッ
プ２５，２７を入力側とし、Ｄフリップフロップ２６，
２８を出力側として接続され、また、補間演算回路３２
〜３４に対して画像データの入出力を行う。このセレク
タ２９〜３１のＳ端子には、拡大縮小の選択のコマンド
を示すｋａｋｄｉ信号が入力される。 【００２０】図３は、ＬＥＤヘッド制御回路２２の構成
を示す。ＰＣＬＫ（画素クロック）、ＰＬＳＹＮＣＮ
（主走査同期信号）が入力されるカウンタ３７が設けら
れている。このカウンタ３７には、３個のコンパレータ
（ＣＯＭＰ１〜３）３８〜４０が接続されている。コン
パレータ３８，３９は、ＪＫフリップフロップ４１に接
続されている。このＪＫフリップフロップ４１はＭＫＧ
ＡＴＥ（マスクゲート）の信号を発生すると共に、その
ＭＫＧＡＴＥをＡＮＤ４２に送出する。そのＡＮＤ４２
では、ＭＫＧＡＴＥをもとにＳＣＬＫ（シフトクロッ
ク）の信号を発生する。また、コンパレータ４０はＤフ
リップフロップ４３と接続され、ＬＡＴ（ラッチトリガ
ー）の信号を発生する。 【００２１】そのＬＥＤヘッド制御回路２２内には、副
走査変倍回路４４が備えられている。この副走査変倍回
路４４は、ＳＴＳＹＮＣ（露光信号）を発生する第一回
路部４４ａと、ＳＴＲＯＢＥＮ（点灯信号）を発生する
第二回路部４４ｂとに分けられる。この場合、第一回路
部４４ａは、ＦＧＡＴＥ（副走査有効領域信号）が入力
されるＡＮＤ４５と、カウンタ４６と、コンパレータ４
７と、ＳＴＳＹＮＣが送出されるバッファ４８とから構
成される。一方、第二回路部４４ｂは、その送出された
ＳＴＳＹＮＣが入力されるカウンタ４９と、このカウン
タ４９に接続された２個のコンパレータ５０，５１と、
これらコンパレータ５０，５１に接続されＳＴＲＯＢＥ
Ｎを送出するＪＫフリップフロップ５２とから構成され
る。 【００２２】図４は、ＬＥＤヘッド１の構成をブロック
化して示す。このＬＥＤヘッド１は、ＨＤＡＴＡ（主走
査変倍後の画像データ）が入力されると共にＳＣＬＫに
より同期がとられたシフトレジスタ５３と、ＬＡＴによ
り同期がとられたフリップフロップ５４と、ＳＴＲＯＢ
ＥＮにより同期が取られたゲート５５と、各ゲート５５
に接続されたトランジスタ５６と、各トランジスタ５６
に接続されＳＴＲＯＢＥＮの入力時間だけ発光するＬＥ
Ｄ１７とから構成される。これら各素子は主走査方向
（発光体配列方向）Ｘに沿ってライン状に配列されてい
る。この場合、ＬＥＤ１７を例えば６４ｄｏｔで１チッ
プに集積することによって、１個のＬＥＤチップ（図９
のＬＥＤチップ１５ａ〜１５ｃ参照）が構成される。 【００２３】次に、本装置の動作について述べる。図１
において、ホストコンピュータ１９からプリンタコント
ローラ２０に画像情報が転送されると、そのプリンタコ
ントローラ２０では、ＰＣＬＫ、ＰＬＳＹＮＣＮ、ＦＧ
ＡＴＥの各種制御信号の発生や、ＰＬＳＹＮＣＮから有
効画像データが出力されるまでのタイミングの整合等を
行い、これら制御信号及び画像情報を後段の回路に送出
する。一方、ＣＰＵ２３では、その転送される画像情報
の画素密度と、ＬＥＤヘッド１のＬＥＤ１７の配列密度
をもとに、変倍率の設定を行う。例えば、ホストコンピ
ュータ１９から画素密度６００ｄｐｉの画像情報が転送
され、ＬＥＤ１７の配列密度が３００ｄｐｉであったと
すると、５０％の縮小が行われるように各種データの変
倍率の設定がＣＰＵ２３において行われる。このような
変倍動作は、主走査方向Ｘの変倍処理を行う主走査変倍
回路２４と、副走査方向Ｙ（感光体２の移動方向）の変
倍処理を行う副走査変倍回路４４とを用いて行われる。
そこで、以下、主走査変倍回路２４及び副走査変倍回路
４４の動作を中心に述べる。 【００２４】まず、図２の主走査変倍回路２４の動作に
ついて述べる。今、プリンタコントローラ２０から画素
密度変換回路２１に制御信号及び画像情報の画像データ
が送られると、主走査変倍回路２４において以下に述べ
るような主走査変倍処理が行われる。まず、変倍ＲＡＭ
３５には、ＣＰＵ２３からの通常のコマンドにより、変
倍処理の制御に使用するための変倍制御データが記憶さ
れている。この変倍制御データは、速度変換を行うため
の間引き／重複出力制御データａn （１ｂｉｔ）と、補
間演算の係数を選択するためのサンプリング点Ｘｓの位
置データｓｍｐｌn （３ｂｉｔ）とからなっている。こ
のようにして記憶される変倍処理データは、縮小モード
の場合と、拡大モードの場合とでは異なった意味をも
つ。 【００２５】縮小モードの場合、間引き／重複出力制御
データａn は、間引き制御用に用いられる。このデータ
ａn がＨの時は画像データがＦＩＦＯに書込まれ、Ｌの
時はＦＩＦＯへの書込みが行われないように、各フリッ
プフロップ及びＦＩＦＯのｅｎ信号が制御される。一
方、拡大モードの場合、間引き／重複出力制御データａ
n は、重複出力制御用に用いられる。このデータａn が
Ｈの時はＦＩＦＯから次の画像データを読出し、Ｌの時
はＦＩＦＯからの読出しを停止するように、各フリップ
フロップ及びＦＩＦＯのｅｎ信号が制御される。 【００２６】このような変倍制御データの変倍ＲＡＭ３
５への転送は、データバスとアドレスバスを直接アクセ
スすることによって行われる。変倍制御データの仮想の
サンプリング点Ｘは、０〜７又は０〜３の値をとる。そ
して、変倍制御データは、変倍ＲＡＭ３５から変倍制御
部３６に入力される。この変倍制御部３６では、仮想の
サンプリング点を表わすｓｍｐｌ＜２：０＞を発生する
と共に、ＦＩＦＯや各フリップフロップの動作制御用の
ｗｅｎ，ｒｅｎを発生し、これにより実際の主走査方向
Ｘの変倍動作（等倍・縮小・拡大）が行われる。このよ
うな変倍動作の選択は、ＣＰＵ２３からのコマンドによ
り、セレクタ２９〜３１に入力されるｋａｋｄｉの信号
を制御することによって実行できる。 【００２７】ここで、実際の主走査方向Ｘの変倍動作に
ついて述べる。まず、等倍動作時においては、変倍制御
部３６から発生するｗｅｎ，ｒｅｎは、図５（ａ）のよ
うにＬのままである。画像データ（多値データ）である
ＳＫＤ＜７：０＞は、Ｄフリップフロップ２５から取り
込まれる。この時、ｋａｋｄｉ＝Ｌであり、このＳＫＤ
＜７：０＞は、補間演算回路３２〜３４では補間処理は
なされずにそのまま通過し、Ｄフリップフロップ２６か
らＢＯＵＴ＜７：０＞として出力され、ＦＩＦＯに書込
まれる。このＦＩＦＯに書込まれた画像データは、次ラ
インで読み出され、ＢＩＮ＜７：０＞としてＤフリップ
フロップ２７に送られ、さらにＤフリップフロップ２８
からＨＫＤ＜７：０＞として出力される。このようにｗ
ｅｎ，ｒｅｎはＬの状態であるため、ＦＩＦＯ及び各フ
リップフロップに対する画像データの入出力制御の速度
変換は行われず、等倍動作が実行される。 【００２８】縮小動作時においては、変倍制御部３６か
ら発生するｗｅｎ，ｒｅｎは、図５（ｂ）のようにな
り、ｗｅｎがＨの時に書込み動作が行われる。この時、
画像データＳＫＤ＜７：０＞はＤフリップフロップ２５
によって取り込まれ、その上位の８ビットのＳＫＤ＜
７：０＞の値が補間演算回路３２〜３４に送られて、３
次元関数コンボリューション法によって補間変倍の処理
が行われる。この３次元関数コンボリューション法によ
る補間演算は、２５％〜５１２％の範囲で１％きざみで
行われる。図６は、間引き動作を示す。仮想のサンプリ
ング点Ｘｓに対する位置データｓｍｐｌ（０〜７：画素
間を８等分している）と、その画素の前後の２画素の位
置データＳ（ｎ−１）、Ｓ（ｎ）、Ｓ（ｎ＋１）、Ｓ
（ｎ＋２）とから補間変倍の演算が行われる。これによ
り、サンプリング点Ｘｓは、 【００２９】 【数１】 【００３０】の演算式により求められる。ただし、位置
データＳ（ｎ−１）、Ｓ（ｎ）、Ｓ（ｎ＋１）、Ｓ（ｎ
＋２）、及び、補間係数ｈ（−１）、ｈ（０）、ｈ
（１）、ｈ（２）としては、例えば表１のような演算テ
ーブルの値を用いる。なお、このような補間演算処理
は、４００ｄｐｉをカットオフとする標本化関数を用い
て行うことができる。 【００３１】 【表１】 【００３２】このように変倍ＲＡＭ３５に予め書込まれ
た変倍制御データを変倍制御部３６から読出して仮想の
サンプリング点Ｘを得、数１及び表１を用いて畳み込み
演算を行うことによって、画像データの縮小を行うこと
ができる。そして、このようにして縮小された画像デー
タは、Ｄフリップフロップ２６からｗｅｎがＨの時に出
力されＦＩＦＯに書込まれ、ｗｅｎがＬの時はＦＩＦＯ
への書込みは行われない。その後、画像データはＦＩＦ
Ｏから次のタイミングで読み出され、Ｄフリップフロッ
プ２７，２８を介して出力される。このようにｗｅｎを
Ｈとして画像データの間引き制御の速度変換を行うこと
によって、縮小動作が実行される。 【００３３】また、拡大動作時においては、変倍制御部
３６から発生するｗｅｎ，ｒｅｎは、図５（ｃ）のよう
になり、ｒｅｎがＨの時はＦＩＦＯから次の画像データ
を読出してＤフリップフロップ２７，２８を介して出力
し、ｒｅｎがＬの時は画像データの読出しを停止する。
このようにｒｅｎをＨとして画像データの重複出力制御
の速度変換を行うことによって、拡大動作が実行され
る。 【００３４】なお、上述した変倍動作は、フリップフロ
ップやセレクタ等の回路を用いず、単に、間引き（縮
小）や複数回の重複出力（拡大）の処理により行っても
よい。また、ここでは、ＬＥＤヘッド１への入力データ
は１ｂｉｔと仮定しているため、Ｄフリップフロップ２
６から送出されるＢＯＵＴ＜７：０＞の２値化処理を行
い、後述するＨＤＡＴＡ（図４参照）を得ているが、こ
れに限るものではなく、ＬＥＤヘッド１ヘの入力データ
が２値以外でも、８ｂｉｔ以下であればｂｉｔ変換処理
を行うことによって対応させることが可能である。 【００３５】次に、図３の副走査変倍回路４４を備えた
ＬＥＤヘッド制御回路２２の動作について述べる。カウ
ンタ３７は、ＰＬＳＹＮＣＮとＰＣＬＫとをもとにカウ
ントを開始し、そのカウント値がコンパレータ３８〜４
０にそれぞれ送られる。ＪＫフリップフロップ４１で
は、コンパレータ３８，３９の出力値をもとに、ＭＫＧ
ＡＴＥが作られる。このＭＫＧＡＴＥをもとに、ＡＮＤ
４２からＳＣＬＫが作られる。このＳＣＬＫは、主走査
変倍後の画像データであるＨＤＡＴＡをＬＥＤヘッド１
内の所定の位置にシフト転送する。一方、Ｄフリップフ
ロップ４３では、コンパレータ４０の出力値をもとに、
ＬＡＴが作られる。このＬＡＴは、ＳＣＬＫでシフト転
送された画像データを確定する。これら各種信号の動作
タイミングを図７に示す。 【００３６】また、副走査変倍回路４４の第一回路部４
４ａでは、ＦＧＡＴＥがＡＮＤ４５を介してカウンタ４
６に入力される。そのカウンタ４６においてＦＧＡＴＥ
のアクティブ期間中に、ＰＣＬＫによりカウントが行わ
れ、そのカウント値はコンパレータ４７に入力される。
このコンパレータ４７は周期Ｔでリセットされ、これに
より常に周期Ｔ（以下、露光周期Ｔという）のＳＴＳＹ
ＮＣの信号がバッファ４８を介して出力される。このよ
うにして、主走査同期用のＰＬＳＹＮＣＮの周期とは非
同期な露光周期ＴをもつＳＴＳＹＮＣが作られる。この
ＳＴＳＹＮＣは、ＬＥＤ１７を露光するための同期信号
として用いられる。 【００３７】このようにして作られた露光周期Ｔをもつ
ＳＴＳＹＮＣは、第二回路部４４ｂのカウンタ４９に送
られる。カウンタ４９ではＰＣＬＫによりカウントが行
われ、そのカウント値はコンパレータ５０，５１に入力
される。ＪＫフリップフロップ５２では、コンパレータ
５０，５１の出力値をもとに、アクティブＬのＳＴＲＯ
ＢＥＮの信号が作られる。このＳＴＲＯＢＥＮがＬＥＤ
ヘッド１に送出されることによって、ＬＥＤ１７の点灯
時間の制御が行われる。この場合、ＳＴＲＯＢＥＮによ
る点灯時間は、感光体２の露光に必要なエネルギーを確
保するための時間となっており、これにより高品質が画
像が形成される。図７に示すように、露光周期ＴのＳＴ
ＳＹＮＣは、ＰＬＳＹＮＣＮに対して非同期とされてお
り、その露光周期Ｔを粗又は密に変えることによって、
副走査方向Ｙに対する露光密度を可変することが可能と
なる。 【００３８】次に、図４のＬＥＤヘッド１の動作につい
て述べる。主走査変倍後の画像データであるＨＤＡＴＡ
は、シフトレジスタ５３に入力される。その入力後、Ｈ
ＤＡＴＡは、ＳＣＬＫにより感光体２の所望とする露光
位置までシフトされる。このシフト動作完了後、ＬＡＴ
によりフリップフロップ５４にＨＤＡＴＡが一時的に保
持される。そして、図７に示す露光周期ＴのＳＴＳＹＮ
Ｃをもとに作られたＳＴＲＯＢＥＮがゲート５５に入力
されると、ＳＴＲＯＢＥＮのアクティブ期間（点灯時
間）だけトランジスタがＯＮとなり、ＬＥＤ１７に電流
が供給され点灯が行われる。このように、主走査同期用
のＰＬＳＹＮＣＮとは非同期とされた露光周期ＴのＳＴ
ＳＹＮＣを用い、そのＳＴＳＹＮＣから作られたＳＴＲ
ＯＢＥＮを用いてＬＥＤ１７の点灯制御を行うことによ
って、感光体２の回転方向に露光密度を可変して画像デ
ータを副走査方向Ｙに拡大・縮小させることが可能とな
る。 【００３９】 【発明の効果】請求項１記載の発明は、転送された画像
情報の画素密度と、ライン型露光手段の発光体配列方向
の発光体配列密度とが異なるとき、その転送された画像
情報の発光体配列方向の画素密度を補正制御するように
したので、ライン型露光手段の発光体の配列密度に関係
なく、簡単な回路構成で画像情報の主走査方向（発光体
配列方向）の変倍処理を行うことができ、これにより、
発光体の配列密度を従来のように増加させる必要がない
ためライン型露光手段の設計の自由度を高めることがで
き、低コストで汎用性の高い装置を提供することができ
る。また、転送された画像情報の画素密度を、変倍処理
手段を用いてライン型露光手段の発光体配列方向に補間
変倍するようにしたので、主走査方向の画素密度の変換
処理を高精度に行うことができ、また、これにより一段
と低コスト化を図ることができる。さらに、３次元関数
コンボリューション法によるサンプリング位置の周辺画
素をもとに、画像情報の補間変倍の演算を行うようにし
たので、画像情報の劣化を最小限にくい止めることがで
き、これにより一段と高品質な画像を作成することがで
きる。 【００４０】 【００４１】
【図面の簡単な説明】
【図１】本発明の一実施例であるプリンタ制御部の構成
を示すブロック図である。 【図２】画素密度変換回路に備えられた主走査変倍回路
の構成を示すブロック図である。 【図３】副走査変倍回路を備えたＬＥＤヘッド制御回路
の構成を示すブロック図である。 【図４】ＬＥＤヘッドの構成を示すブロック図である。 【図５】主走査変倍処理における画像データの入出力制
御を示すものであり、（ａ）は等倍時のタイミングチャ
ート、（ｂ）は縮小時のタイミングチャート、（ｃ）は
拡大時のタイミングチャートである。 【図６】画像データ縮小時における間引き処理を示す模
式図である。 【図７】主走査変倍時及び副走査変倍時における各信号
の動作を示すタイミングチャートである。 【図８】ＬＥＤヘッドを備えたプリンタの構成を示す断
面図である。 【図９】従来のＬＥＤヘッドの構成を示す斜視図であ
る。 【符号の説明】 １ ライン型露光手段 ２ 感光体 １７ 発光体 ２４ 発光体配列方向画像補正制御手段 ３２〜３４ 変倍処理手段 Ｘ 発光体配列方向
を示すブロック図である。 【図２】画素密度変換回路に備えられた主走査変倍回路
の構成を示すブロック図である。 【図３】副走査変倍回路を備えたＬＥＤヘッド制御回路
の構成を示すブロック図である。 【図４】ＬＥＤヘッドの構成を示すブロック図である。 【図５】主走査変倍処理における画像データの入出力制
御を示すものであり、（ａ）は等倍時のタイミングチャ
ート、（ｂ）は縮小時のタイミングチャート、（ｃ）は
拡大時のタイミングチャートである。 【図６】画像データ縮小時における間引き処理を示す模
式図である。 【図７】主走査変倍時及び副走査変倍時における各信号
の動作を示すタイミングチャートである。 【図８】ＬＥＤヘッドを備えたプリンタの構成を示す断
面図である。 【図９】従来のＬＥＤヘッドの構成を示す斜視図であ
る。 【符号の説明】 １ ライン型露光手段 ２ 感光体 １７ 発光体 ２４ 発光体配列方向画像補正制御手段 ３２〜３４ 変倍処理手段 Ｘ 発光体配列方向
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 1/387 101
H04N 1/40
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 複数の発光体がライン状に配列されたラ
イン型露光手段を備え、転送された画像情報をもとに前
記ライン型露光手段の前記発光体を発光して感光体に対
して露光を行い、これにより静電潜像を顕像化して画像
形成を行う画像形成装置において、前記転送された画像
情報の画素密度と、前記ライン型露光手段の発光体配列
方向の発光体配列密度とが異なる際に、前記転送された
画像情報の発光体配列方向の画素密度を補正制御する発
光体配列方向画像補正制御手段を設け、この発光体配列
方向画像補正制御手段は、転送された画像情報の画素密
度を前記ライン型露光手段の発光体配列方向に補間変倍
する変倍処理手段を有し、この変倍処理手段は、３次元
関数コンボリューション法によるサンプリング位置の周
辺画素をもとに補間変倍の演算を行う補間演算手段を有
することを特徴とする画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16493795A JP3515639B2 (ja) | 1995-06-30 | 1995-06-30 | 画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16493795A JP3515639B2 (ja) | 1995-06-30 | 1995-06-30 | 画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0918697A JPH0918697A (ja) | 1997-01-17 |
| JP3515639B2 true JP3515639B2 (ja) | 2004-04-05 |
Family
ID=15802682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16493795A Expired - Fee Related JP3515639B2 (ja) | 1995-06-30 | 1995-06-30 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3515639B2 (ja) |
-
1995
- 1995-06-30 JP JP16493795A patent/JP3515639B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0918697A (ja) | 1997-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4146654B2 (ja) | 画像処理回路、複合画像処理回路、および、画像形成装置 | |
| US6704035B2 (en) | Image forming apparatus having simple drive timing control | |
| US4905095A (en) | Image processing apparatus | |
| US7453485B2 (en) | Image writing apparatus for controlling transfer of image data | |
| JP3515639B2 (ja) | 画像形成装置 | |
| CN104052902B (zh) | 存储器控制装置以及图像形成装置 | |
| JPH0918657A (ja) | 画像形成装置 | |
| US5583558A (en) | Recording apparatus for carrying out high-density dot printing | |
| JP4977434B2 (ja) | 画像書き込み装置及び画像形成装置 | |
| JP2002283609A (ja) | 画像形成装置 | |
| JP3434606B2 (ja) | 画像読取装置 | |
| JPH057804Y2 (ja) | ||
| JP2977608B2 (ja) | 画像のふちどり処理装置 | |
| US6850343B1 (en) | System and method for scanner control using thinning-out processing | |
| JP2945028B2 (ja) | 画像処理指定領域情報計算装置 | |
| JP2000037908A (ja) | 画像形成装置 | |
| JPH10157191A (ja) | 画像形成装置 | |
| JP3544613B2 (ja) | 刷版出力機 | |
| JP2547979B2 (ja) | 画像処理システム | |
| JPS6035874A (ja) | 画像形成装置 | |
| JPS6230236A (ja) | 画像処理装置 | |
| JP2002135544A (ja) | 画像処理装置 | |
| JPH10322512A (ja) | 画像処理方法とそれを用いる画像処理装置 | |
| JP2002057885A (ja) | 画像処理装置と画像処理方法 | |
| JPH01129664A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040116 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |