JP4813405B2 - 画像処理装置、画像処理方法、画像処理プログラム、記録媒体 - Google Patents

Description

本発明は、読取り手段によって同時に読み取られた原稿の表裏面の画像データを処理する画像処理装置、画像処理方法、画像処理プログラム、記録媒体に関する。

スキャナ装置、コピー機、ＦＡＸ装置、デジタル複写機等においては、両面原稿を読み取る際の操作性を向上させると共に、読み取り時間を短縮するため、原稿の表面及び裏面の両側に読み取り装置を設け、原稿の表面及び裏面を同時に読み取る画像処理装置が開発されている。これに関連する技術を次に開示する。

特許文献１は、複数の画像データを時分割で一次メモリへ書き込み、書き込まれた複数の画像データ各々をシーケンシャルに一次メモリから読み出すようにしたことにより、転送先に接続されるパラレルバスへの接続口を１つにし、データ転送を１チャンネルで行うことを可能にする技術が提案されている。

特許文献２は、原稿の表裏両面に形成された画像を読み取ることのできる所謂両面同時読み取りにおいて、表裏面のシェーディングデータを取得する装置の小型化、低コスト化を図った技術が提案されている。
特開２００２−１０９５２７号公報 特開２００６−８０９４１号公報

原稿の表裏面を読み取る読取り手段を有している場合、それぞれの読取り手段に対応してハードウエアを別個に設ける必要がある。表面画像データ及び裏面画像データからなる２系統の画像データに対し、個々に画像処理する必要があるためである。従って、このような構造では、ハードウエアが増大する問題がある。また、表裏に合わせたハードウエアを関連付けて作動させる必要があるため、制御が複雑となる問題がある。

本発明は、このような従来の問題点を考慮してなされたものであり、原稿の表裏面を同時に読み取って画像処理を行う際にハードウエアが増大することなく制御も簡単とすることが可能な画像処理装置、画像処理方法、画像処理プログラム、記録媒体を提供することを目的とする。

請求項１記載の発明の画像処理装置は、原稿の表面と裏面とを同時に読み取る読取り手段と、読み取った表面画像データ及び裏面画像データの画素レートを同じ画素レートに変換する画素レート変換手段と、画素レート変換手段からの表面画像データ及び裏面画像データの主走査方向及び副走査方向のずれを調整する画像シフト手段と、画像シフト手段からの表面画像データ及び裏面画像データを同一のライン上に合成する画像合成手段と、画像合成手段で合成された表面画像データ及び裏面画像データに対して同じ画像処理を施す画像処理手段とを備え、画素レート変換手段は、表面画像データの読み取り画素レート及び裏面画像データの読み取り画素レートから遅い画素レートを検知する画素レート検知手段と、画素レート検知手段が検知した遅い方の画素レートの整数倍の画素レートクロックを生成し、表面画像データ及び裏面画像データを同じ画素レートに変換する画素クロック生成手段とを備えることを特徴とする。

請求項２記載の発明は、請求項１記載の画像処理装置であって、画像シフト手段は、主走査の有効画像領域を示すラインゲート信号の主走査方向の画像データに対する相対位置を移動させるラインゲートシフト手段と、副走査の有効画像領域を示すフレームゲート信号の副走査方向の画像データに対する相対位置を移動させるフレームゲートシフト手段とを備え、前記ラインゲートシフト手段及びフレームゲートシフト手段は表面画像データと裏面画像データとを独立して制御することを特徴とする。

請求項３記載の発明は、請求項１記載の画像処理装置であって、画像合成手段は、前記画素レート変換手段により変換され入力された表面画像データを１ラインの前半に配置するように出力し、裏面画像データを１ラインの後半に配置するように出力し、これらを単一のライン上に合成することを特徴とする。

請求項４記載の発明は、請求項３記載の画像処理装置であって、画像合成手段は、１ラインの前半に配置された表面画像データと後半に配置された裏面画像データとの間の無効画像領域の幅、無効領域データを生成することを特徴とする。

請求項５記載の発明は、請求項１記載の画像処理装置であって、画像処理手段は、画像合成手段で合成された表面画像データと裏面画像データとに対して共通の処理を行うことを特徴とする。

請求項６記載の発明は、請求項１記載の画像処理装置であって、画像処理手段は、画像合成手段が１ラインの前半に配置した表面画像データと後半に配置した裏面画像データとを１ラインの前半及び後半で処理パラメータを切り換えて画像処理を施すことを特徴とする。

請求項７記載の発明の画像処理方法は、原稿の表面と裏面とを同時に読み取る読取りステップと、読み取った表面画像データ及び裏面画像データの画素レートを同じ画素レートに変換する画素レート変換ステップと、画素レート変換ステップからの表面画像データ及び裏面画像データの主走査方向及び副走査方向のずれを調整する画像シフトステップと、画像シフトステップからの表面画像データ及び裏面画像データを同一のライン上に合成する画像合成ステップと、前記画像合成ステップで合成された表面画像データ及び裏面画像データに対して同じ画像処理を施す画像処理ステップとを備え、画素レート変換ステップは、表面画像データの読み取り画素レート及び裏面画像データの読み取り画素レートから遅い画素レートを検知する画素レート検知ステップと、画素レート検知ステップで検知した遅い方の画素レートの整数倍の画素レートクロックを生成し、表面画像データ及び裏面画像データを同じ画素レートに変換する画素クロック生成ステップとを備えることを特徴とする。

請求項８記載の発明は、請求項７記載の画像処理方法であって、画像シフトステップは、主走査の有効画像領域を示すラインゲート信号の主走査方向の画像データに対する相対位置を移動させるラインゲートシフトステップと、副走査の有効画像領域を示すフレームゲート信号の副走査方向の画像データに対する相対位置を移動させるフレームゲートシフトステップとを備え、ラインゲートシフトステップ及びフレームゲートシフトステップは表面画像データと裏面画像データとを独立して制御することを特徴とする。

請求項９記載の発明は、請求項７記載の画像処理方法であって、画像合成ステップは、画素レート変換ステップにより変換され入力された表面画像データを１ラインの前半に配置するように出力し、裏面画像データを１ラインの後半に配置するように出力し、これらを単一のライン上に合成するステップであることを特徴とする。

請求項１０記載の発明は、請求項９記載の画像処理方法であって、画像合成ステップは、１ラインの前半に配置された表面画像データと後半に配置された裏面画像データとの間の無効画像領域の幅、無効領域データを生成するステップであることを特徴とする。

請求項１１記載の発明は、請求項７記載の画像処理方法であって、画像処理ステップは、画像合成ステップで合成された表面画像データと裏面画像データとに対して共通の処理を行うステップであることを特徴とする。

請求項１２記載の発明は、請求項７記載の画像処理方法であって、画像処理ステップは、画像合成ステップが１ラインの前半に配置した表面画像データと後半に配置した裏面画像データとを１ラインの前半及び後半で処理パラメータを切り換えて画像処理を施すステップであることを特徴とする。

請求項１３記載の発明の画像処理プログラムは、コンピュータに、請求項７〜１２のいずれか１項記載の各ステップを実行させるためのプログラムであることを特徴とする。

請求項１４記載の発明の記録媒体は、請求項１２記載の画像処理プログラムを記録したコンピュータ読取り可能な記録媒体であることを特徴とする。

本発明によれば、画素レート変換手段が表裏面の画像データを同じ画素レートに変換し、画像シフト手段が表裏面の画像データの主走査方向及び副走査方向のずれを調整し、画像合成手段が表裏面の画像データを同一のライン上に合成するため、表裏の２系統の画像データを個々に処理するハードウエアが不要となり、ハードウエアを簡素化でき、制御も容易となる。

以下、本発明を図示する実施形態により具体的に説明する。図１は、本発明の一実施形態の画像処理装置のブロック図である。

図１において、第１読取り手段１１及び第２読取り手段１２は、原稿をスキャンすることにより、画像データを生成する。第１読取り手段１１は例えば、原稿の表面を読み取って表面画像データを生成し、第２読取り手段１２は原稿の裏面を読み取って裏面画像データを生成する。これらの読取り手段１１，１２は、クロックジェネレータ１１ａ、１２ａをそれぞれ有している。

第１読取り手段１１及び第２読取り手段１２には、それぞれ画素レート変換手段１３、１４が接続されている。これらの画素レート変換手段１３、１４には、クロックジェネレータ１５からのクロックが入力される。クロックジェネレータ１５は共通クロックを生成する。第１読取り手段１１が読み取った画像データは第１画素レート変換手段１３に入力され、第２読取り手段１２が読み取った画像データは第２画素レート変換手段１４に入力される。

第１画素レート変換手段１１は、第１読取り手段１１からの画像データ（表面画像データ）の画素レートを共通クロック生成部であるクロックジェネレータ１５で生成された画素レートで後段の第１画像シフト手段１６へ送信する。第２画素レート変換手段１４は、第２読取り手段１２からの画像データ（裏面画像データ）の画素レートをクロックジェネレータ１５で生成された画素レートで後段の第２画像シフト手段１７へ送信する。ここで、第１画素レート変換手段１３から出力される画像データの画素レートと、第２画素レート変換手段１４から出力される画像データの画素レートとは同じ画素レートになる。

次に、第１画像シフト手段１６は、第１読取り手段の読み取りユニットの読み取り特性により、主走査方向、副走査方向のメカ的エレキ的なずれを微調整する。同様に、第２画像シフト手段１７は、第２読取り手段の読み取りユニットの読み取り特性により、主走査方向、副走査方向のメカ的エレキ的なずれを微調整する。これにより、第１読取り手段１１、第２読取り手段１２のそれぞれ固有の読み取り位置が補正される。

画像シフト手段１６，１７によって読み取り位置が調整された画像は、画像合成手段１８に出力される。画像合成手段１８では、第１読取り手段１１から読み込まれた画像データと第２読取り手段１２から読み込まれた画像データとをリアルタイムにひとつのライン上に合成する。合成された画像データは、画像処理手段としての後段の共通画像処理手段１９により、第１読み取り手段１１からの画像データ、第２読取り手段１２からの画像データに関係なく、同一の画像処理が施される。

共通画像処理手段１９に続く固有画像処理手段２１は、特徴量検出手段２０によって表面画像、裏面画像それぞれ固有の特徴量を検出された情報に基づき、１ラインの前半後半、すなわち表画像、裏画像で画質パラメータを切り換えて処理する。このように共通画像処理手段１９で処理された表裏画像データは、有効画像領域を示す信号と共に、外部Ｉ／Ｆ手段２２から表裏同時に外部Ｉ／Ｆを介して外部装置に送信される。外部装置では、表裏２面分の画像データを有効画像領域信号を元に外部メモリに表裏画像データを分離した形で蓄積していく。場合によっては、外部装置に蓄積された画像データは、再度、外部Ｉ／Ｆを介して外部Ｉ／Ｆ手段２２に戻され、画像出力手段で出力される。符号２３は、外部Ｉ／Ｆ手段２２に接続された書き込み手段であり、２４は画像メモリコントロールである。

以上の作動は、バス２５によって接続されているＣＰＵ２６によって制御される。ＣＰＵ２６はＣＰＵメモリ２７へ必要な情報を格納したり、読み出したりして全体をシステムとして制御する。

次に、以上の構成において、第１読取り手段１１と第２読取り手段１２からの二系統の画像データに対し一系統の共通画像処理手段１９で画像処理を施す場合について説明する。

図１において、第１読取り手段１１と第２読取り手段１２から読み込まれた表裏の画像データは、画素レート変換手段１３，１４で画素レートが統一化され、画像シフト手段１６，１７で画像位置が統一化される。第１読取り手段１１と第２読取り手段１２は、例えば原稿を表面と裏面を同時に読み取ることができる画像処理装置における表面側の読み取り装置と裏面側の読取装置である。

これらの画素レート、画像位置が補正され統一化されたそれぞれの画像データは、画像合成手段１８によって画像合成される。図５は、このときにおける画像合成時の画像有効領域信号と画像データとの関係を示す。このように合成された画像データは、後段の共通画像処理手段１９によって、表裏別々の２系統の画像処理ブロックではなく、１系統の画像処理ブロックで処理することができる。これにより、ハードウエアを簡素化することができ、制御が容易となる。

図２は、画素レート変換手段１３，１４の詳細を示す。第１読取り手段１１特有の画素レートと第２読取り手段１２特有の画素レートの２種類の画素レートが存在し、このままでは後段の処理ブロックも画素レート毎に分ける必要があり、効率が悪い。このため、１つの画素レートに統一する必要がある。このため、共通クロック生成部であるクロックジェネレータ１５は、第１読取り手段１１のクロックと第２読取り手段１２のクロックを入力信号とし、どちらのクロックが遅いかを検知する。

検知方法としては、ある適当な時間内に両者のクロックの例えば立ち上りエッジをカウントし、ある時間内でカウント値が大きい方が画素レートは速く、カウント値が小さい方が画素レートは遅いということで検知できる。このようにどちらが遅い画素レートかを検知したら、その画素レートのクロック周波数の２倍（整数倍）のクロックをＰＬＬで生成する。これが画素レート変換手段１３，１４で統一する画素レートのクロックになる。なお、第１読取り手段１１の画素クロックと第２読取り手段１２の画素クロックが固定の場合には、予め想定される画素クロックを共通クロックといて印加しておけば良い。

画像データとしては、デュアルポートのＦＩＦＯを２本使用して、１本目の入力クロックは第１読取り手段１１のクロック、同様に１本目の出力クロックは上述した両者の遅い方のクロックの２逓倍クロックを印加する。又、２本目の入力クロックは第２読取り手段１２のクロック、２本目の出力クロックは同様に両者の遅い方のクロックの２逓倍クロックを印加する。これにより、1本目のデュアルポートＦＩＦＯに入る第１読取り手段１１の画像データは、第１読取り手段１１の画素レートから両者共通の画素レートに変換され、２本目のデュアルポートＦＩＦＯに入る第２読取り手段１２の画像データは、第２読取り手段１２の画素レートから両者共通の画素レートに変換される。これにより異なる２つの画素レートから統一された画素レートとなり、後段処理３３，３４での扱いが容易となる。

図３は、この実施形態における信号の処理を示す。有効画像に対して、それが有効領域であることを示す主走査有効領域信号と副走査有効領域信号とがあり、主走査有効領域信号をラインゲート信号、副走査有効領域信号をフレームゲート信号とする。又、主走査の先端の開始位置を示すラインスタート信号がある。

主走査方向のシフト機能としては、ラインスタート信号からどの位置でラインゲート信号をアサートし、その後ネゲートするかによって主走査のシフト位置が変わる。画像データに対し、ラインゲート信号を全体に主走査後端側へ移動させると、有効画像領域としては主走査先端側にシフトする。同様に、ランゲート信号を主走査先端側に移動すると有効画像領域としては主走査後端側にシフトする。

又、副走査に関しては、フレームゲート信号の先端が副走査方向の開始位置となるので、元々のフレームゲート信号よりも前にフレームゲート信号を移動させることはできない。よって、副走査方向は、フレームｊゲート信号を副走査後端側にしか移動できず、有効画像領域としては、副走査先端方向へのシフトのみ可能である。

図６は、信号処理の回路であり、同図（Ａ）は、主走査方向の有効画像領域を示すラインゲート信号を生成する回路、同図（Ｂ）は、副走査方向の有効画像領域を示すフレームゲート信号を生成する回路である。いずれの回路においても、カウンタ３５，３６と比較器３７，３８及び３９，４０によって構成されるため、簡単な回路となる。

このようにして、第１読取り手段１１から読み込まれた画像データ及び第２読取り手段１２から読み込まれた画像データのそれぞれのラインゲート信号、フレームゲート信号を移動させて生成することにより適切に画像シフトすることができる。

図７は画像合成手段１８を示す。画像合成手段１８では、図７（Ｃ）で示すように、入力画像として印加された第１読取り手段１１で読み込まれた表面画像データは、出力画像として、そのまま入力画像を出力すればよい。これで１ラインの前半部に表面画像データが貼り付けられる。次に、第２読取り手段１２で読み込まれた裏面画像データは、デュアルポートＦＩＦＯメモリ４１、４２等の遅延メモリにより、主走査の先端から遅延メモリにライトし、主走査の後半から遅延メモリデータをリードする。これにより、１ラインの後半から裏面画像データを読み出すことができる。図７（Ｃ）において、符号４３は、デュアルポートＦＩＦＯメモリ４１、４２に接続されたセレクタである。

図７（Ａ）は、合成画像のラインゲート信号を生成するための回路である。この回路では、読み出した裏面画像データを上述した表面画像データに合成することにより、１ラインの前半を表面画像データ、後半を裏面画像データとすることができる。表面画像データと裏面画像データの間隔は、１ライン後半の裏面画像データを遅延メモリから読み出すタイミングを変えることで調整可能である。このときの合成後のラインゲート信号を図７（Ｂ）で示す。図４は、合成後のそれぞれの制御信号と画像データとの関係を示す。

図７（Ｃ）において、１ラインの後半に配置する第２読取り手段１２の裏面画像データは、デュアルポートＦＩＦＩＯメモリ４１，４２等の遅延メモリで制御する。主走査先端から入力された裏面画像データを遅延メモリ４１，４２にライトし、そのデータを読み出したい位置で読み出し用のラインゲート信号を印加することにより、１ラインの任意の位置から裏面画像データを読み出すことができる。この読み出し位置を微調整することにより簡単に１ライン前半の表面画像と後半の裏面画像データの間の幅を設定することが可能である。

表面画像データと裏面画像データの間の値、すなわち無効画像領域の値は、図８に示すように有効画像を示すラインゲート信号のＨ／Ｌでセレクタを制御し、例えばラインゲート信号Ｌで有効画像、Ｈで無効画像とすると、ラインゲート信号がＬの場合は画像データを選択し、Ｈの場合は任意に設定できるレジスタ４４の値を選択できるようにする。このことにより、有効領域は画像データ、無効領域はレジスタ４４の設定値が出力され、無効領域のデータ値を任意に設定することが可能となる。

図９は共通画像処理手段１９の内部構成を示す。上述したように表面画像データ及び裏面画像データが合成された画像データは、副走査の有効領域を示すフレームゲート信号、主走査の有効領域を示すラインゲート信号、表面裏面で統一された画素レートで動作する画素クロック、主走査先端を示すラインスタート信号により有効画像領域が示される。従って、裏面画像と表面画像を分け隔てすることなく、あたかも１面の画像のように同じ画像処理ブロック１〜４で処理することが可能となる。このように表面用、裏面用の２系統の画像処理ブロックを構成することなく１系統の画像処理ブロックにより構成できる。これにより、ハードウエアの増大、設計工数の増大を回避することができる。

図１０は、画像処理手段１９の別の構成を示す。この画像処理手段１９における表裏固有画像処理手段４７は、画像データを入力して、その画像データの特徴量を検知するアルゴリズムにより行う。このアルゴリズムは本発明で特に特定するものではないが、例えば、入力画像を見ながらリアルタイムにその画像の特徴量を出力するような特徴量検知ブロックがあり、しかも原稿データの表面と裏面で特徴量レベルを切り換えたい場合があったとする。例えば、表面が写真画像、裏面が文字画像であり、原稿の表面裏面で画像の性質が異なるため、特徴量検知レベルも相応に変える必要がある場合、特徴量検知部４６に対して、１ラインの前半（表面の画像）と後半（裏面の画像）の間の無効領域の間に、検知パラメータを切り換える構成を組み込むことにより可能となる。切り換えるタイミングとしては、図４の合成後のラインゲートの１ラインの中央部のラインゲートの切り換わりで検知することが可能である。

このようにして生成された特徴量を表裏固有画像処理手段４７に印加し、表裏固有画像処理手段４７でその特徴量を使用して画像処理を施す。このことにより、表面と裏面で原稿画像に適した画像処理を行うことが可能となる。

本発明の画像処理プログラムは、以上の処理ステップをコンピュータに実行させるプログラムである。本発明の記録媒体は、この画像処理プログラムをコンピュータが読み取り可能に記録された記録媒体である。

本発明の一実施形態の画像処理装置の構成を示すブロック図である。 画素レートを統一する回路を示すブロック図である。 主走査信号及び副信号処理に対する処理を示すタイミングチャートである。 制御信号と画像データとの処理を示すタイミングチャートである。 表面画像データ及び裏面画像データを合成する場合のタイミングチャートである。 （Ａ）及び（Ｂ）はラインゲート信号及びフレームゲート信号を生成するための回路図である。 （Ａ）は画像を合成するための回路図、（Ｂ）は画像を合成するタイミングチャート、（Ｃ）は合成画像を出力する回路図である。 無効領域を設定するための回路図である。 画像処理手段の内部構成を示すブロック図である。 画像処理手段の別の構成を示すブロック図である。

符号の説明

１１ 第１読取り手段
１２ 第２読取り手段
１３ 第１画素レート変換手段
１４ 第２画素レート変換手段
１５ クロックジェネレータ
１６，１７ 画像シフト手段
１８ 画像合成手段
１９ 共通画像処理手段
２０ 特徴量検知手段
２１ 固有画像処理手段

Claims (14)

1. 原稿の表面と裏面とを同時に読み取る読取り手段と、
   読み取った表面画像データ及び裏面画像データの画素レートを同じ画素レートに変換する画素レート変換手段と、
   前記画素レート変換手段からの前記表面画像データ及び裏面画像データの主走査方向及び副走査方向のずれを調整する画像シフト手段と、
   前記画像シフト手段からの前記表面画像データ及び裏面画像データを同一のライン上に合成する画像合成手段と、
   前記画像合成手段で合成された前記表面画像データ及び裏面画像データに対して同じ画像処理を施す画像処理手段とを備え、
   前記画素レート変換手段は、
   表面画像データの読み取り画素レート及び裏面画像データの読み取り画素レートから遅い画素レートを検知する画素レート検知手段と、
   前記画素レート検知手段が検知した遅い方の画素レートの整数倍の画素レートクロックを生成し、
   前記表面画像データ及び裏面画像データを同じ画素レートに変換する画素クロック生成手段とを備えることを特徴とする画像処理装置。
2. 前記画像シフト手段は、
   主走査の有効画像領域を示すラインゲート信号の主走査方向の画像データに対する相対位置を移動させるラインゲートシフト手段と、
   副走査の有効画像領域を示すフレームゲート信号の副走査方向の画像データに対する相対位置を移動させるフレームゲートシフト手段とを備え、
   前記ラインゲートシフト手段及びフレームゲートシフト手段は前記表面画像データと前記裏面画像データとを独立して制御することを特徴とする請求項１記載の画像処理装置。
3. 前記画像合成手段は、
   前記画素レート変換手段により変換され入力された前記表面画像データを１ラインの前半に配置するように出力し、前記裏面画像データを１ラインの後半に配置するように出力し、これらを単一のライン上に合成することを特徴とする請求項１記載の画像処理装置。
4. 前記画像合成手段は、１ラインの前半に配置された前記表面画像データと後半に配置された前記裏面画像データとの間の無効画像領域の幅、無効領域データを生成することを特徴とする請求項３記載の画像処理装置。
5. 前記画像処理手段は、前記画像合成手段で合成された前記表面画像データと前記裏面画像データとに対して共通の処理を行うことを特徴とする請求項１記載の画像処理装置。
6. 前記画像処理手段は、前記画像合成手段が１ラインの前半に配置した前記表面画像データと後半に配置した前記裏面画像データとを１ラインの前半及び後半で処理パラメータを切り換えて画像処理を施すことを特徴とする請求項１記載の画像処理装置。
7. 原稿の表面と裏面とを同時に読み取る読取りステップと、
   読み取った表面画像データ及び裏面画像データの画素レートを同じ画素レートに変換する画素レート変換ステップと、
   前記画素レート変換ステップからの前記表面画像データ及び裏面画像データの主走査方向及び副走査方向のずれを調整する画像シフトステップと、
   前記画像シフトステップからの前記表面画像データ及び裏面画像データを同一のライン上に合成する画像合成ステップと、
   前記画像合成ステップで合成された前記表面画像データ及び裏面画像データに対して同じ画像処理を施す画像処理ステップとを備え、
   前記画素レート変換ステップは、
   表面画像データの読み取り画素レート及び裏面画像データの読み取り画素レートから遅い画素レートを検知する画素レート検知ステップと、
   前記画素レート検知ステップで検知した遅い方の画素レートの整数倍の画素レートクロックを生成し、
   前記表面画像データ及び裏面画像データを同じ画素レートに変換する画素クロック生成ステップとを備えることを特徴とする画像処理方法。
8. 前記画像シフトステップは、
   主走査の有効画像領域を示すラインゲート信号の主走査方向の画像データに対する相対位置を移動させるラインゲートシフトステップと、
   副走査の有効画像領域を示すフレームゲート信号の副走査方向の画像データに対する相対位置を移動させるフレームゲートシフトステップとを備え、
   前記ラインゲートシフトステップ及びフレームゲートシフトステップは前記表面画像データと前記裏面画像データとを独立して制御することを特徴とする請求項７記載の画像処理方法。
9. 前記画像合成ステップは、前記画素レート変換ステップにより変換され入力された前記表面画像データを１ラインの前半に配置するように出力し、前記裏面画像データを１ラインの後半に配置するように出力し、これらを単一のライン上に合成するステップであることを特徴とする請求項７記載の画像処理方法。
10. 前記画像合成ステップは、１ラインの前半に配置された前記表面画像データと後半に配置された前記裏面画像データとの間の無効画像領域の幅、無効領域データを生成するステップであることを特徴とする請求項９記載の画像処理方法。
11. 前記画像処理ステップは、前記画像合成ステップで合成された前記表面画像データと前記裏面画像データとに対して共通の処理を行うステップであることを特徴とする請求項７記載の画像処理方法。
12. 前記画像処理ステップは、前記画像合成ステップが１ラインの前半に配置した前記表面画像データと後半に配置した前記裏面画像データとを１ラインの前半及び後半で処理パラメータを切り換えて画像処理を施すステップであることを特徴とする請求項７記載の画像処理方法。
13. コンピュータに、請求項７〜１２のいずれか１項記載の各ステップを実行させるための画像処理プログラム。
14. 請求項１２記載の画像処理プログラムを記録したコンピュータ読取り可能な記録媒体。

Images