JPH07220061A - 画像補間装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 拡大縮小および回転の如き画像処理動作にお
いてピクセル位置および値を二次元的に決定するため
に、ピクセル値の双一次補間を行う。 【構成】 入力情報として元画像ソースから元画像デー
タを入力したのち元画像ページを記憶するページメモ
リ、低速走査初期ピクセル値Ｘinit、高速走査初期ピク
セル値Ｙinit、高速走査ｘオフセット値ＦＳx 、高速走
査ｙオフセット値ＦＳy 、低速走査ｘオフセット値ＳＳ
x および低速走査ｙオフセット値ＳＳy を示す補間パラ
メータソースを持ち、各新しいピクセルについて入力パ
ラメータからその画像内の基準ピクセルおよび新しいピ
クセル値を補間するための１対の補間係数を計算する双
一次シーケンサ、各新しいピクセルについて基準位置で
のピクセル及びそれと関連のある１組の元画像ピクセル
をページメモリから検索するメモリコントローラ、及び
双一次シーケンサによって検索された１組の元ピクセル
の関数として新しいピクセル値を計算する補間計算器を
含む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般的には、デジタル
信号処理装置に関するものであり、特に、画像の拡大縮
小および回転に関し補間されたピクセル値および位置を
導き出すための方法および装置に関するものである。

【０００２】

【従来の技術】デジタル画像処理においては、書類の実
際の走査と同時にデジタルデータを電子的に拡大したり
縮小したり回転させたりできるとある効果が明らかに得
られる。一般的に、その効果は、画像拡大縮小回路のと
ころまでは所定のビデオ速度にてビデオ取得および処理
ハードウエアを動作させて、その後にそのビデオ速度を
増大させたり減少させたりすることができるようにする
ことができるという点で顕著に現れる。したがって、ハ
ードウエアを、信号タイミングまたは周波数の変化に連
続的に応答するようにさせる必要なしに、特定の動作速
度で設計することができる。このような動作における主
たる要件は、新しいデータにてその画像を正確に反映さ
せるような補間されたピクセル値および位置を与えるこ
とである。

【０００３】画像拡大縮小のために提案されている技法
としては、最近傍補間法と直線補間法との２つがある。
この種の技法は、幅広い走査製品、例えば、ゼロックス
７６５０プロイメージャーおよびゼロックスドキュテッ
クプロダクションパブリッシャーの如き電子リプログラ
フィックシステム等に適用できる。デジタル画像拡大縮
小に使用されるいくつかの技法は、例えば、ＵＳ−Ａ−
４２７５４５０号明細書（Potter）、ＵＳ−Ａ−４５８
７６２１号明細書（DuVall）、ＵＳ−Ａ−４７４２５５
３号明細書（Irwin ）、ＵＳ−Ａ−４８０９０８３号明
細書（Nagono他）、ＵＳ−Ａ−４９１８５４２号明細書
（Nagashima 他）、ＵＳ−Ａ−５００８７５２号（Van
Nostrand）、ＵＳ−Ａ−５０２５４０５号明細書（Swan
son ）、ＵＳ−Ａ−５３３７４３２号明細書（Calarco
他）（これは、一次元補間を示している）、およびＷＯ
−９１／０１５２７号明細書（Newman）に開示されてい
る。

【０００４】

【発明の概要】本発明によれば、拡大縮小および回転の
如き画像処理動作においてピクセル位置および値を二次
元的に決定するために、ピクセル値の双一次補間を行う
方法および装置が提供される。

【０００５】本発明の１つの観点によれば、双一次補間
を行うための、すなわち、４つの周辺元ピクセルの関数
としてピクセル位置および値を計算するための構成体が
提供される。

【０００６】本発明の１つの観点によれば、各々が元画
像の値および位置を示すピクセルにて表された元画像デ
ータから補間された画像データを発生する装置であっ
て、元画像ソースから元画像データを受け取る元画像入
力と、該入力に作動的に接続され受け取られた元画像ペ
ージを記憶するページメモリと、低速走査初期ピクセル
値Ｘinit、高速走査初期ピクセル値Ｙinit、高速走査ｘ
オフセット値ＦＳx 、高速走査ｙオフセット値ＦＳy 、
低速走査ｘオフセット値ＳＳx および低速走査ｙオフセ
ット値ＳＳy を示す補間パラメータソースと、各新しい
ピクセルについて受け取られたパラメータからその画像
内の基準ピクセルおよび新しいピクセル値を補間するた
めの１対の補間係数を計算する双一次シーケンサと、各
新しいピクセルについて基準位置でのピクセルおよびこ
の基準位置ピクセルの位置の所定の関数である位置を有
する３つの他の画像ピクセルを含む１組の元画像ピクセ
ルを前記ページメモリから補間計算器へと検索するメモ
リコントローラと、前記双一次シーケンサによってそこ
に向けられた１組の元ピクセルの関数として新しいピク
セル値を計算する補間計算器とを備えることを特徴とす
る装置が提供される。

【０００７】本発明の別の観点によれば、各々が元画像
の値および位置を示すピクセルにて表された元画像デー
タから補間された画像データを与える装置であって、外
部画像ソースからの入力として画像データ、ページ同期
信号およびライン同期信号を有する入力コントロール
と、該入力コントロールへ画像データを向けたり該入力
コントロールからページバッファメモリへ画像データを
向けたりする動作をするメモリコントローラと、外部コ
ントロールソースから低速走査初期ピクセル値Ｘinit、
高速走査初期ピクセル値Ｙinit、高速走査ｘオフセット
値ＦＳx 、高速走査ｙオフセット値ＦＳy 、低速走査ｘ
オフセット値ＳＳx および低速走査ｙオフセット値ＳＳ
y を含む補間必要条件を示す値を受け取る外部コントロ
ールインターフェイスと、該コントロールインターフェ
イスから入力として前記補間必要条件を受け取り、それ
から元画像データ内の基準ピクセルおよび新しいピクセ
ル値を補間するための１対の補間係数を計算し、前記メ
モリコントローラがキャッシュメモリへと、基準位置で
のピクセルおよびその基準位置ピクセルの位置の所定の
関数である位置の３つの他のピクセルを含む１組の元画
像ピクセルを向けるようにさせる信号を出力として与え
る双一次シーケンサと、入力として前記双一次シーケン
サから新しいピクセル値を補間するための１対の補間係
数および１組の元画像ピクセルを受け取り、それらから
新しいピクセル値を計算する補間計算器と、入力として
前記新しいピクセルを受け取りそのピクセルを外部装置
へと向ける補間画像出力とを備えることを特徴とする装
置が提供される。

【０００８】本発明のさらに別の観点によれば、独立し
たチャンネルの各々に対して、受け取り手段に作動的に
各々接続されて、第１の数のチャンエルのうちの１つの
チャンエルから受け取られる元画像ページを記憶するペ
ージメモリ手段と、該ページメモリ手段に作動的に関連
付けられ、各新しいピクセルについて１組の与えられた
値から画像内の基準ピクセルおよび新しいピクセル値を
補間するための１対の補間係数を計算し、それを示す出
力を前記ページメモリへと与える双一次シーケンサと、
該双一次シーケンサに応答して、各新しいピクセルにつ
いて基準位置でのピクセルおよびその基準位置ピクセル
の位置の所定の関数である位置の３つの他のピクセルを
含む１組の元画像ピクセルを前記ページメモリから補間
計算器へと検索する手段と、前記双一次シーケンサによ
ってそこに与えられた１組の元ピクセルの関数として新
しいピクセル値を計算する補間計算器と、各独立チャン
ネルにおける前記各双一次シーケンサへ、低速走査初期
ピクセル値Ｘinit、高速走査初期ピクセル値Ｙinit、高
速走査ｘオフセット値ＦＳx 、高速走査ｙオフセット値
ＦＳy 、低速走査ｘオフセット値ＳＳx および低速走査
ｙオフセット値ＳＳy を示し、全元画像に対して共通の
１組の値を与えるための手段と、各独立チャンネルにて
発生された新しいピクセルを単一の新しい画像へと合体
させる手段とを設けることによって、多重独立チャンネ
ルハードウエア構成体とすることができる。

【０００９】本発明のさらに別の観点によれば、所定の
限界までスキュー判定に応答して、低速走査初期ピクセ
ル値Ｘinit、高速走査初期ピクセル値Ｙinit、高速走査
ｘオフセット値ＦＳx 、高速走査ｙオフセット値ＦＳy
、低速走査ｘオフセット値ＳＳx および低速走査ｙオ
フセット値ＳＳy を示す１組６個の値を与える付与手段
と、各新しいピクセルにつき、与えられた値から画像内
の基準ピクセルおよび新しいピクセル値を補間するため
の１対の補間係数を計算し、それを示す出力をページメ
モリへ与える双一次シーケンサと、該双一次シーケンサ
の出力に応答して、前記ページメモリから補間計算器へ
と、各新しいピクセルにつき、基準位置でのピクセルお
よびその基準位置ピクセルの位置の所定の関数である位
置の３つの他のピクセルを含む１組の元画像ピクセルを
検索する手段と、スキューを判定し、そのスキュー判定
を前記付与手段に与えるスキュー判定手段と、前記双一
次シーケンサによってそこに向けられた１組の元ピクセ
ルの関数として新しいピクセル値を計算する補間計算器
とを設けることにより、同じハードウエアにて、回転お
よびデスキューを行うことができる。

【００１０】

【実施例】以下の記載において、バックグランド判定回
路によって使用されるサンプル信号およびウインドウ座
標の配向について述べる場合には、低速走査および高速
走査デジタル画像データが引き合いに出される。分かり
やすくするために、高速走査方向にそって収集されるデ
ータは、画像情報のラスタにそって連続して位置してい
る個々のピクセルであり、一方、低速走査方向において
収集されるデータは、多重ラスタまたは走査ラインを横
切って共通のラスタ位置から導き出されたデータであ
る。一例として、低速走査データは、直線感光性アレイ
が原稿に対して移動されるにつれてその直線感光性アレ
イにそう複数の素子から収集される信号を記述するのに
使用される。一方、高速走査データは、単一の露光期間
中直線感光性アレイの長さ方向にそって収集される一連
の信号であり、データのラスタとも称される。

【００１１】また、以下の記載において、ビデオ画像信
号が引き合いに出され、これら信号は、適当なソースか
ら与えられるような別々に存在する画像の密度の一般的
なデジタル電圧表示である。例えば、画像ピクセルは、
通常ＣＣＤと称される電荷結合装置の多重感光体アレイ
の如き１つまたはそれ以上の感光性素子による原稿画像
のライン毎の走査によって得られうる。画像データを導
き出すための原稿画像のライン毎の走査は、よく知られ
たことであり、本発明の一部を構成するものではない。
また、以下の記載においては、ビデオ信号は、グレイス
ケールを表す値の特定の領域内に入るデジタル信号また
はピクセルであるとされている。ここで、低信号レベル
は、一般的に高信号レベルによって表されるバックグラ
ウンド領域と違って、内容を有した画像の領域を、一般
的に表している。

【００１２】本発明によれば、補間は、４つの隣接ピク
セルの間での双一次補間技法を使用して行われる。ここ
で、この技法を記述する一般式は、 P _new ＝P _n,m (1−a −b ＋ab) ＋P _n+1,m (a−ab) ＋P _n,m+1 (b−ab) ＋P _n+1,m+1(ab) (1) ここで、P _new は、位置および値を計算すべき新しいピ
クセルであり、P _n,m ;P _n+1,m;P _n,m+1;P _n+1,m+1は、
ｍおよびｎの関数として与えられる元ピクセルであり、
ａおよびｂは、出力ピクセルの位置および値を決定する
拡大縮小または補間係数である。

【００１３】図１は、式（１）にて与えられた関係を図
式的に示している。本発明は、ピクセル毎に変化する拡
大縮小係数ａおよびｂを計算する効率の良い方法を案出
し、且つP _new を発生するのに、どの元ピクセルP
_n,m ;P _n+1,m;P _n,m+1;P _n+1,m+1を使用すべきかを決
定することに向けられている。

【００１４】図２を参照するに、各出力ピクセルP _new
についてａおよびｂを計算するのに次の６つの入力値が
使用される。 Ｙinit＝低速走査初期ピクセル値 Ｘinit＝高速走査初期ピクセル値 ＦＳx ＝高速走査ｘオフセット値 ＦＳy ＝高速走査ｙオフセット値 ＳＳx ＝低速走査ｘオフセット値 ＳＳy ＝低速走査ｙオフセット値

【００１５】位置（０，０）にてピクセルP _n,m が与え
られると、ピクセルP _NEW1、P _NEW2、P _NEW3、P
_NEW4は、新しいピクセルの空間的位置を表している。図
２の例においては、それら新しいピクセルは、回転処理
の結果である。本発明の双一次補間方法は、６つの入力
値に従って、回転機能、拡大機能および縮小機能の部分
として、または組合せとして使用されうる。

【００１６】次の式（２）および（３）は、各新しいピ
クセルについて式（１）からａおよびｂを発生するため
に、これらの６つの値を使用する。 ａ＝［Ｘinit＋ＳＳx （走査ライン）＋ＦＳx （ピクセル）］の端数 （２） ｂ＝［Ｙinit＋ＳＳy （走査ライン）＋ＦＳy （ピクセル）］の端数 （３） ｎ＝［Ｘinit＋ＳＳx （走査ライン）＋ＦＳx （ピクセル）］の整数 （４） ｍ＝［Ｙinit＋ＳＳy （走査ライン）＋ＦＳy （ピクセル）］の整数 （５） これらの式において、ａおよびｂは、最も近いピクセル
までの距離の端数を表しており、一方、ｎおよびｍは、
整数にてピクセル位置を表している。

【００１７】したがって、図２の例の１組のピクセル値
（ここで、２５５はホワイトであり、０はブラックであ
る）が与えられ、画像処理機能が次の値を返すと仮定す
る。 Ｘinit＝0.５； ＦＳx ＝0.９； ＳＳx ＝1.７ Ｙinit＝0.７； ＦＳy ＝0.８； ＳＳy ＝0.４

【００１８】第１の走査ライン（ピクセル０，０）にお
ける第１の新しいピクセル（P _NEW1）について、本方法
は、次の値を返す。 ａ＝［（.5）＋（０）（1.７）＋（０）（.9）］の端数
＝0.５ ｂ＝［（.7）＋（０）（.4）＋（０）（.8）］の端数＝
0.７ ｎ＝［（.5）＋（０）（1.７）＋（０）（.9）］の整数
＝０ ｍ＝［（.7）＋（０）＋（.8）（０）］の整数＝０ 式（１）を使用して、P _NEW1＝５０を導き出す。

【００１９】第２の走査ライン（ピクセル１，１）にお
ける新しいピクセル（P _NEW4）について、本方法は、次
の値を返す。 ａ＝［（.5）＋（１）（1.７）＋（１）（.9）］の端数
＝0.１ ｂ＝［（.7）＋（１）（.4）＋（１）（.8）］の端数＝
0.９ ｎ＝［（.5）＋（１）（1.７）＋（１）（.9）］の整数
＝３ ｍ＝［（.7）＋（１）（1.７）＋（１）（.8）］の整数
＝１ 式１を使用して、P _NEW4＝１３６を導き出す。

【００２０】図３は、本発明を使用できる環境を例示し
ている。画像データ、ページ同期、ライン同期およびビ
デオバリッド信号を含む入力データが、以下説明する回
転／拡大縮小システム１０に入力される。１つの可能な
実施例においては、ＤＲＡＭページバッファ１２および
適当なドライバが、適当なメモリコントロール構成体で
もって、回転／拡大縮小システム１０に接続される。回
転／拡大縮小のためのコマンドは、外部コントローラ１
４または内部検出システムからそのシステムに与えられ
る。回転および／または拡大縮小されたデータは、出力
に向けられ、典型的な構成においては、その出力は、さ
らに画像処理をするシステムの要素である。

【００２１】図４は、図３のシステムをより詳細に示す
ことにより、双一次補間法のための通常使用を例示して
いる。入力コントロール２０は、画像データ、ページ同
期、ライン同期およびビデオバリッド信号を含む入力デ
ータを受け取り、画像データをメモリコントローラ２２
へ向ける。入力コントローラ２０へのコントロール信号
および入力コントローラ２０からのコントロール信号
は、ＣＰＵバス２１を介して受け取られ、ＣＰＵバス２
１は、システム内のコントロール信号を種々なシステム
要素の間に転送する。画像データは、メモリコントロー
ラ２２およびメモリインターフェイス２４を介して外部
ページバッファ１２に記憶される。メモリコントローラ
２２およびメモリインターフェイス２４は、ページバッ
ファ１２からの画像データの読み出しおよびページバッ
ファ１２への画像データの書き込みを制御するために、
ＣＰＵバス２１にそれぞれ接続されている。

【００２２】キャッシュ２８は、画像データソースとし
て双一次補間器３４に接続されている。何故ならば、Ｄ
ＲＡＭのようなページバッファメモリ１２として使用さ
れる典型的な装置は、低速すぎて実時間動作に適してい
ないからである。双一次シーケンサ３２は、どの画像デ
ータが必要とされるかについてＣＰＵインターフェイス
及びコントロール３０に従う。したがって、双一次シー
ケンサ３２は、メモリコントローラ２２に接続され、適
当な画像データがページバッファ１２からキャッシュ２
８へと書き込まれるようにする。双一次補間器３４の出
力は、出力コントローラ３６に向けられ、そこで、後続
する出力装置のための画像データの正しいフォーマット
が形成される。

【００２３】双一次シーケンサの動作は、元ピクセルア
ドレスを発生することにより、ユーザ仕様の角度および
解像度で記憶された画像データを処理することである。
コントローラは、双一次シーケンサに６つの入力値（Ｘ
init、Ｙinit、ＦＳx 、ＦＳy 、ＳＳx およびＳＳy ）
を与える。元データのアドレスのオーダが決定される場
合、補間器には、回転または拡大縮小を行うデータが供
給される。

【００２４】図５は、双一次シーケンサの可能なブロッ
ク図を示しており、この双一次シーケンサにおいては、
６つの開始値に基づいて、ａ、ｂおよびｍ、ｎが計算さ
れる。ここで注目すべきことは、入力は、６つの開始値
（Ｘinit、Ｙinit、ＦＳx 、ＦＳy 、ＳＳx およびＳＳ
y ）を含んでいるということである。この回路は、式
（１）から（４）を実行する。図１および２におけるP
_NEW は、P _a,b とも称される。式（２）から（５）を直
接的に実行する代わりに、ＦＳx 、ＦＳy 、ＳＳx およ
びＳＳy を必要とされるときに、加算器へとマルチプレ
クスすることにより、必要な論理が簡単化された。そに
ページに亘る和を累積することにより乗算器を使用しな
いで済ますことができる。

【００２５】マルチプレクサ１００および１０２は、画
像処理コントローラの如きソースからの低速走査方向に
そっての補間のための必要とされるデータを入力として
有する。したがって、マルチプレクサ１００への入力０
は、便宜的には、Ｘinitを表す３２ビット信号であり、
一方、マルチプレクサ１００への入力１は、前の動作の
整数結果を表すフィードバック値を与える１６ビット値
である。マルチプレクサ１０２への入力０は、便宜的に
は、ＦＳx を表す１６ビット信号であり、一方、マルチ
プレクサ１０２への入力１は、ＳＳx を表す１６ビット
値である。両マルチプレクサ１００および１０２に向け
られるSelXは、ＦＳx が各新しいピクセルに対して選択
され、一方、ＳＳx が新しいライン（図２参照）の開始
のためにのみ選択されるように、マルチプレクサ１０
０、１０２を制御する。マルチプレクサ１１０への入力
０は、便宜的には、Ｙinitを表す３２ビット信号であ
り、一方、マルチプレクサ１１０への入力は、前の動作
の整数結果を表すフィードバック値を与える１６ビット
値である。マルチプレクサ１１２への入力０は、便宜的
には、ＦＳy を表す１６ビット信号であり、一方、マル
チプレクサ１１２への入力１は、ＳＳy を表す１６ビッ
ト値である。両マルチプレクサ１１０および１１２へ向
けられるSelYは、ＦＳy が各新しいピクセルのために選
択され、一方、新しいライン（図５参照）の開始のため
にのみＳＳy が選択されるように、マルチプレクサ１１
０、１１２を制御する。

【００２６】マルチプレクサ１００および１０２の出力
は、それぞれ、フリップ／フロップ（Ｆ／Ｆ）１２０お
よび１２２へ向けられる。これらフリップ／フロップ
は、信号加算器１２６にてデータラッチとして作動す
る。Ｆ／Ｆ１２２へのClr は、Ｆ／Ｆ１２８がＸinitの
みを含むようにページの開始時に装置を０へとリセット
する。ここで注意すべきことは、式（２）および（４）
は、ページの開始時（走査ライン＝０およびピクセル＝
０）でＸinitと簡単化される。加算器１２６にて、Ｆ／
Ｆ１２０および１２２に記憶された値が加算され、その
結果が、後の出力のためにＦ／Ｆ１２８に記憶され、そ
の信号の一部は、マルチプレクサ１０２への入力１へフ
ィードバックされる。その結果は、３２ビットの数であ
り、Ｘ［３１：０］と称される。Ｘ３１は、信号ビット
である。Ｘ［３０：１６］は、整数部分ｎである。Ｘ
［１５：０］は、端数部分ａであるが、それは、８ビッ
トに丸められており、Ｘ［１５：８］のみが使用され
る。同様に、高速走査方向の場合には、マルチプレクサ
１１０および１１２の出力は、それぞれ、フリップ／フ
ロップ（Ｆ／Ｆ）１３０および１３２へ向けられる。こ
れらフリップ／フロップは、信号加算器１３６にてデー
タラッチとして作用する。Ｆ／Ｆ１３２のClr 入力は、
Ｆ／Ｆ１３８がＹinitのみを含むように、そのページの
開始時に０へその装置をリセットする。ここで注意すべ
きことは、式（３）および（５）は、そのページの開始
時（走査ライン＝０およびピクセル＝０）でＹinitのみ
に簡単化される。加算器１３６で、Ｆ／Ｆ１３０および
１３２に記憶された値が加算され、その結果が、後の出
力のためにＦ／Ｆ１３８に記憶され、その信号の一部分
がマルチプレクサ１１２への入力１へフィードバックさ
れる。その結果は、３２ビットの数であり、Ｙ［３１：
０］と称される。Ｙ３１は、符号ビットである。Ｙ［３
０：１６］は、整数部分ｍである。Ｙ［１５：０］は、
端数部分ｂであるが、それは、８ビットに丸められてお
り、Ｙ［１５：８］のみが使用される。

【００２７】８個の乗算器、８個の加算器およびいくつ
かのフリップフロップを使用して式（１）から（４）を
直接的に実行する場合には、約１４０００のゲートが使
用される。ここに示した実施例の場合には、テキサスイ
ンスツルメント社のＴＧＣ１０００５ｖＣＭＯＳゲート
アレイライブラリを使用して、約３０００のゲートが使
用されている。ほとんどの場合において、ゲートの数を
約１０分の１とすることができる。

【００２８】双一次補間は、決定されたピクセルおよび
決定された係数を使用すると、式（１）の直接的な実施
または簡単化された変形実施となる。図１に関して、こ
のような１つの変形例は、１）P _n,m とP _n+1,m の間の
直線補間、２）P _n,m+1 とP _n+1,m+1 との間の直線補
間、および３）１）の結果と２）の結果との間の直線補
間の基づいて新しいピクセル位置および値を計算するも
のであり、補間式に必要とされる乗算の回数を望ましい
程度まで減ずる方法である。

【００２９】多くの画像処理構成体は、走査ラインを、
複数の、ある面で独立に処理される要素へ分割する多重
チャンネル構成において作動する。図６を参照するに、
各々自分自身のメモリＡ、Ｂ、・・・Ｎを有した複数の
双一次シーケンサ３６Ａ、Ｂ、・・・Ｎが例示されてい
る。これらのメモリは、システムの性能要件にしたがっ
て、キャッシュまたはＤＲＡＭでありうる。画像の各要
素は、補間処理のためにメモリから適当なピクセルを呼
び出すための対応する双一次補間器に依存して、別々に
処理される。回転されたセグメントは、合体される。図
７は、このようなプロセスを図式的に例示している。

【００３０】回転およびデスキューは、関連した動作で
あり、共通のハードウエアを使用すことができる。これ
ら２つの動作の間の差は、大抵、次の定義付けによる。
すなわち、回転は、ユーザが選択した回転角度にしたが
って画像を回転することであり、一方、デスキューは、
未知の回転を考慮した画像の回転を取り扱うものであ
る。相当部分共通のハードウエアを使用して両方の動作
を行うためのシステムが、図８に示されている。

【００３１】図８を参照するに、走査された画像データ
は、システムに向けられ、このシステムは、例示のため
に、双一次シーケンサ３２、ページバッファ１２および
双一次補間器３４に分割されているのであるが、このシ
ステムの完全な形としては、図３および４の機能を含む
ものである。もし、回転が選択されるならば、データ
は、コントローラ１４によって決定される値にしたがっ
て前述したようなシステム要素に通され、回転されたデ
ータを出力する。

【００３２】理解できるように、デスキューは、本質的
には、回転量が始めに知られていないという点を除け
ば、画像回転と同じプロセスである。したがって、図８
のコントローラ１４は、始めに、次のアルゴリズムを使
用して、画像内の変化またはスキューを計算する。 変化（θ）＝Σ_X ( Σ_y P （ｘ，ｙ））²

【００３３】このアルゴリズムは、所定の回転角度θに
対して、スキューされるラインにおけるブラックピクセ
ルのすべてが加算され、その結果が二乗され、この動作
がそのページのすべてのラインについて繰り返されるこ
とを記述している。これにより、角度θの変化数が得ら
れる。この動作は、その変化が最も大きな角度が得られ
るまで、他の角度について繰り返される。これは、走査
される画像が元画像に対してスキューされた角度であ
る。スキュー検出の方法は、ＵＳ−Ａ５１８７７５３号
明細書（Bloomberg ）に開示されている。

【００３４】再び、図８を参照するに、双一次シーケン
サ３２は、ページバッファ１２から画像データを読み出
し、補間データをスキュー検出器２００へ送り、スキュ
ー検出器２００は、１）走査ラインにおける新しいピク
セル値を計算する動作、２）その走査ラインにそってピ
クセル値を加算する動作、３）その和を二乗する動作、
４）そのページについて二乗値を加算する動作、および
５）コントローラ１４へ変化値を発生する動作を結合す
る。このようなプロセスは、最も大きな変化値が見出さ
れるまで、繰り返し行われる。それから、補間値の適当
な組みを使用して、画像が回転される。

【図面の簡単な説明】

【図１】双一次補間データ要件を図式的に例示している
図である。

【図２】双一次補間における必要とされる変数を図式的
に例示している図である。

【図３】画像処理システムにおける本発明の補間装置の
概略ブロック図である。

【図４】本発明の一実施例を例示する機能ブロック図で
ある。

【図５】図４の双一次シーケンサの機能ブロック図であ
る。

【図６】本発明を多重チャンネルに実施した例を示す図
である。

【図７】本発明と多重チャンネルシステムとの関係を図
式的に示す図である。

【図８】本発明を補間および繰り返しデスキュー移動の
ために共用する例を示すシステムブロック図である。

【符号の説明】

１０ 回転／拡大縮小システム １２ ＤＲＡＭページバッファ １４ 外部コントローラ ２０ 入力コントロール ２１ ＣＰＵバス ２２ メモリコントローラ ２４ メモリインターフェイス ２８ キャッシュ ３０ ＣＰＵインターフェイスおよびコントロール ３２ 双一次シーケンサ ３４ 双一次補間器 ３６ 出力コントロール

Claims (3)

【特許請求の範囲】
1. 【請求項１】 各々が元画像の値および位置を示すピク
   セルにて表された元画像データから補間された画像デー
   タを与える方法において、 元画像ソースから元画像データを受け取る段階と、 前記元画像ソースからの前記元画像をページメモリに記
   憶させる段階と、 補間要件から低速走査初期ピクセル値Ｘinit、高速走査
   初期ピクセル値Ｙinit、高速走査ｘオフセット値ＦＳx
   、高速走査ｙオフセット値ＦＳy 、低速走査ｘオフセ
   ット値ＳＳx および低速走査ｙオフセット値ＳＳy を示
   す一連の６つの値を決定する段階と、 各新しいピクセルについて前記決定された値から、その
   画像内の基準ピクセルおよび新しいピクセル値を補間す
   るための１対の補間係数を計算する段階と、 各新しいピクセルについて基準位置でのピクセルおよび
   この基準位置ピクセルの位置の所定の関数である位置を
   有する３つの他の画像ピクセルを含む１組の元画像ピク
   セルを前記ページメモリから補間計算器へと検索する段
   階と、 前記１組の元ピクセルの関数として新しいピクセル値を
   計算する段階と、を含むことを特徴とする方法。
2. 【請求項２】 前記決定された値から画像内の基準ピク
   セルおよび新しいピクセル値を補間するための１対の補
   間係数を計算する段階は、次の関数、 ａ＝［Ｘinit＋ＳＳx （走査ライン）＋ＦＳx （ピクセ
   ル）］の端数 ｂ＝［Ｙinit＋ＳＳy （走査ライン）＋ＦＳy （ピクセ
   ル）］の端数 ｎ＝［Ｘinit＋ＳＳx （走査ライン）＋ＦＳx （ピクセ
   ル）］の整数 ｍ＝［Ｙinit＋ＳＳy （走査ライン）＋ＦＳy （ピクセ
   ル）］の整数 ここで、 ａは、ピクセル値の高速走査係数、 ｂは、ピクセル値の低速走査係数、 ｎは、高速走査方向における基準ピクセルの位置、 ｍは、低速走査方向における基準ピクセルの位置、 ピクセルは、新しい画像の走査ラインにおける新しいピ
   クセルの位置、 走査ラインは、その画像における新しい走査ラインの位
   置、であるような関数に従って行われる請求項１記載の
   方法。
3. 【請求項３】 各々が元画像の値および位置を示すピク
   セルにて表された元画像データから補間された画像デー
   タを発生する装置において、 元画像ソースから元画像データを受け取る手段と、 該受け取り手段に作動的に接続され受け取られた元画像
   ページを記憶するページメモリ手段と、 低速走査初期ピクセル値Ｘinit、高速走査初期ピクセル
   値Ｙinit、高速走査ｘオフセット値ＦＳx 、高速走査ｙ
   オフセット値ＦＳy 、低速走査ｘオフセット値ＳＳx お
   よび低速走査ｙオフセット値ＳＳy を示す１組の６つの
   値を与える手段と、 各新しいピクセルについて前記与えられた値からその画
   像内の基準ピクセルおよび新しいピクセル値を補間する
   ための１対の補間係数を計算してそれを示す出力を前記
   ページメモリへ与える双一次シーケンサと、 該双一次シーケンサの出力に応答して、各新しいピクセ
   ルについて基準位置でのピクセルおよびこの基準位置ピ
   クセルの位置の所定の関数である位置を有する３つの他
   の画像ピクセルを含む１組の元画像ピクセルを前記ペー
   ジメモリから補間計算器へと検索する手段と、 前記双一次シーケンサによってそこに向けられた１組の
   元ピクセルの関数として新しいピクセル値を計算する補
   間計算器と、を備えることを特徴とする装置。