JP2789560B2 - 画像データの変倍処理装置 - Google Patents
画像データの変倍処理装置Info
- Publication number
- JP2789560B2 JP2789560B2 JP61101721A JP10172186A JP2789560B2 JP 2789560 B2 JP2789560 B2 JP 2789560B2 JP 61101721 A JP61101721 A JP 61101721A JP 10172186 A JP10172186 A JP 10172186A JP 2789560 B2 JP2789560 B2 JP 2789560B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- image data
- sij
- magnification
- scanning direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012937 correction Methods 0.000 claims description 93
- 238000005070 sampling Methods 0.000 claims description 80
- 238000000034 method Methods 0.000 claims description 74
- 238000004364 calculation method Methods 0.000 description 46
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 42
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 42
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 40
- 101150046378 RAM1 gene Proteins 0.000 description 40
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 40
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 32
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 32
- 238000012545 processing Methods 0.000 description 32
- 230000015654 memory Effects 0.000 description 28
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 19
- 239000000872 buffer Substances 0.000 description 19
- 230000008569 process Effects 0.000 description 19
- 238000009826 distribution Methods 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 230000009467 reduction Effects 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 7
- 230000014509 gene expression Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 229910052797 bismuth Inorganic materials 0.000 description 3
- 238000012888 cubic function Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000007688 edging Methods 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 102100021811 E3 ubiquitin-protein ligase RNF5 Human genes 0.000 description 1
- 108010014173 Factor X Proteins 0.000 description 1
- 101001107084 Homo sapiens E3 ubiquitin-protein ligase RNF5 Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000003705 background correction Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013075 data extraction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010291 electrical method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000010615 ring circuit Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Description
【発明の詳細な説明】
技術分野
本発明は、デジタルコピア，ファクシミリあるいはそ
の他の画像処理装置等に用いる画像データの電気的変倍
方法に関する。 従来技術 第８図に、従来の画像読み取り装置の１つの外観を示
す。この画像読み取り装置は、複写機の上部を切り取っ
た様な形状である。コンタクトガラス２上に原稿が載せ
られ、これが原稿圧板３で押えられる。操作部４には、
読み取りスタートボタン，濃度選択キー等、数種のキー
と設定状態や動作状態等を表示する数種のディスプレイ
が備わっており、種々の機能の設定ができるようになっ
ている。スタートボタンを押すことによって読み取りを
開始し、画像信号を得ることができる。 第９図および第10図に、第８図に示す画像読み取り装
置の代表的な構成の、特に読み取り光学系を示し、第９
図は密着型イメージセンサを使用した場合の光学系を、
第10図は縮少型イメージセンサを使用した場合の光学系
を示す。なお、この他にも原稿が移動して光学系が固定
のものがある。 第９図に示すような密着型イメージセンサを用いる場
合、光学系は等倍光学系となる。蛍光灯５によってコン
タクトガラス２上の原稿面が照射され、その反射光８
が、セルホックレンズ６を通ってイメージセンサ７に入
る。イメージセンサ７は、原稿幅（第９図では奥行き方
向、すなわち主走査方向Ｘ）と同じ又はそれ以上の幅を
持ち幅方向１ラインの画像データが一度に読み取られ
る。 １ラインのサンプリング数およびサンプリングピッチ
Pxは、イメージセンサの画素数によって決まる。１ライ
ンのデータを読み終わると、蛍光灯5,セルホックレンズ
6,イメージセンサ７を一体とするキャリッジ９が矢印
（副走査方向Ｙ）の方向に駆動され、次のラインが読ま
れる。なお、副走査方向Ｙに連続してキャリッジ９を駆
動する態様もある。ライン間のピッチPyは、キャリッジ
９の速度，センサー７の電荷蓄積時間等によって決る
が、通常は、前述のサンプリングピッチPyと同じに設定
される。 第10図に示すように縮少型イメージセンサを用いる場
合は、レンズ14によって、光学像の原稿幅がイメージセ
ンサのサイズに合うように、縮少される。第10図ではミ
ラーを３枚使用しているが、２枚構成あるいは５枚構成
なども考えられる。主走査方向Ｘの読み取りに関して
は、密着型センサーを使用したときと、同じである。副
走査方向Ｙには、蛍光灯10と第１ミラー11を一体にした
第１キャリッジと、ミラー12および13を一体とする第２
キャリッジとが各々独立して、コンタクトガラス板２上
の原稿からレンズ14までの光路長が一定となるように駆
動される。 ここで、従来の変倍方式は、主走査方向Ｘに関して
は、光学系の光路長を変えて縮少率を変化させることに
より行ない、副走査方向Ｙに関しては、移動体の速度を
変化させることで行なっていた。しかし、この方法は、
第９図のような密着型のセンサーを用いる場合採用でき
ない。 また、第10図に示す縮少型センサーの場合でも、レン
ズ14やセンサー７の位置を変える移動量が大きい割に変
倍率があまり変わらないなど、変倍率の範囲が構造的に
制限されたり、また、レンズ14,センサー７の移動精度
および位置調整機構などに、精密な機構を用いなければ
ならず、粗い機構では、読取画像が変形するなどの大き
な問題があった。 これらの従来の問題を考えて、最近では光学変倍の変
わりに、等倍読み取りデータから、変倍後のデータを予
測算出して変倍画像データを得る画像処理、いわゆる電
気的変倍が使われるようになってきた。 しかし、現在提案されている電気的変倍は、変倍の精
度に問題があったり、精度よく変倍すれば、ハードウェ
アが複雑になり、１％きざみ等のいわゆるズーム変倍
や、広範囲の変倍率に対応することが難かしかったりす
る問題があった。 また、画像をスキャナで読むと、読取データで表わさ
れる画像の空間周波数特性が変わり、画像が劣化する。
そこで従来は、読取画像データを所要の段階でMTF（Mod
ulation Transfer Function）補正（概略でボケ画像の
修復）を行なう。これは例えば、第13a図に示すように
係数パターン（フィルタ）を定めて、例えば第13b図に
示す注目画素データOik（ここでは濃度を示すデータ）
を、 Mik=Y・(Oi-1k)+V・(Oik-1)+W・(Oik+1)+Z・(Oi+1k)+X・(Oik) なるデータMikに補正する。ここで、注目画素とは、MTF
補正を施す処理を行なう対象画素を意味し、注目画素を
順次に次の画素にづらしながら、各画素につき上述の補
正演算を行なう。 補正係数Ｖ〜Ｚ（フィルタ係数）は、例えば第14b図
に示すような値とされる。これらの補正係数は、原画像
データの空間周波数特性（サンプリング密度）に対応し
た適値があるので、通常、スキャナの原画像サンプリン
グ密度に対応した値に設定されている。 したがって、変倍時の新サンプリング周波数（原画像
対応での変倍画像データのサンプリング密度）に対して
は、適正なMTF補正特性が異なるものとなり、補正係数
Ｖ〜Ｚを変える必要がある。特に、後述の本願発明の実
施例のように、50〜400％の広範囲な変倍範囲に、等倍
時の補正係数（第14b図）をそのまま適用させるのはむ
つかしい。 これを無視して、同じ補正係数（第14b図）で縮小倍
率や拡大倍率でMTF補正を行なうと、拡大時にMTF補正に
よる画像エッジの強調のしすぎで、画像の振動現像（縞
模様）が起こる。また、主走査方向と副走査方向で異っ
た倍率で変倍するときには、各方向で最適なMTF補正係
数が異るため、一種のMTF補正を行なうのみでは、適正
なMTF補正値が得られない。 目的 本発明は、広範囲の変倍率で原画像を変倍しても、適
正なMTF補正をすることを目的とする。 構成 原画像を所定のサンプリング密度で読み取ることによ
り等倍読み取りの原画像データを得て、指定された倍率
に応じて原画像データから、倍率対応のサンプリング密
度の変倍画像データを算出する、画像データの電気的変
倍方法において、 前記変倍画像データのサンプリング密度に応じて、変倍
後又は変倍前の画像データに適正なMTF補正をするべ
く、指定された主走査方向の倍率に応じて、倍率が高い
ほど、前記変倍前又は変倍後の画像データに、強いMTF
補正をし、その後、前記主走査方向の倍率とは独立に指
定された副走査方向の倍率に応じて、倍率が高いほど、
主走査方向にMTF補正された画像データに対し、強いMTF
補正をすることを特徴とする画像データの電気的変倍方
法。 これによれば、広範囲の変倍率で原画像を変倍して
も、適正なMTF補正をすることができる。 本発明の他の目的および特徴は、図面を参照した以下
の実施例の説明より明らかになろう。 〔実施例〕 まず本願発明の実施例で実行する変倍の基本思想を説
明する。たとえば、第９図あるいは第10図に示す画像読
取装置で得る画像データ（以下、原画像データという）
は、主走査方向Ｘの画素数をＮとし、副走査方向Ｙの画
素数をＭとすると、画像データの原画像対応の分布は、
第11図のように考えることができる。第11図で主走査方
向にＲ％の倍率が変倍すると〔Ｎ×R/100〕個の新デー
タ（以下変倍画像データという）ができることになる。 ここで、代表的な変倍アルゴリズム３つの方法につい
て述べておく。ここでは、電気的変倍は主走査方向のみ
としているため、以下の説明もそれに準ずる。 まず、どの方式でも変倍後の新サンプリング点０の位
置を認識し、新サンプリング点０の周囲数画素の旧サン
プリング点の原画像データ及びそれらの距離を求める必
要がある。 第12図に示すように、新サンプリング点０が原画像デ
ータのsijとSij＋１との間にあり、それぞれと０の距離
がr1,r2であるとし、原画像データのサンプリングピッ
チをＰとする。 最近接画素置換法 ０点の変倍画像データとして、０点に最も近い位置の
原画像データを設定する方法であり、第12図で r1≦r2 ならば Oik＝Sij r1＞r2 ならば Oik＝Sij＋１ というようにおきかえる方法である。すなわち、変倍画
像のサンプリング点０に最も近い原画像のサンプリング
点の画像データを、該点０の変倍画像データOikとす
る。Oikは、ここでは濃度を示すデータである。 近接画素間距離線形配分法 ０と原画像データの隣接画素間の距離に応じて濃度レ
ベルを配分する方法である。第12図で変倍画像データOi
kは、 Oik＝（１−r1/P）Sij＋（１−r2/P）Sij＋１ …（１） より求める。 ３次関数コンボリューション法 第５図に示すような補間関数ｈ（γ）によって、補間
計算を行なう。ｈ（γ）は、サンプリングピッチＰで現
格化されたγに対して下式のように近似される。 ｈ（γ）＝１−2|γ|2＋｜γ|3 ０≦｜γ｜
≦１ ｈ（γ）＝４−8|γ|2＋5|γ|2−｜γ|3 １≦｜γ｜
≦２ ｈ（γ）＝０ ２≦｜γ｜ …（２） このｈ（γ）を使って変倍画像データoijは、 Oik=〔h(1+r１/P)Sij-1+h(r１/P)Sij +h(r２/P)Sij+1+h(1+r２/P)Sij+2〕 /〔h(1+r１/P)+h(r１/P)+(r２/P) +h(1+r２/P) …（３） 上記，，の他にも、近接画素距離反比例法、近
接画素面積配分法などの方法があるが、比較的に類似
しているのでここでは、上記，，を代表例と考え
る。 これらの方法はすべて比較的古くから知られており、
主にコンピュータ画像処理分野で実用化されていた。 コンピュータ画像処理など、画像データを一担頁メモ
リ等の高容量メモリに格納した後変倍処理するような場
合はこれらの方法は、簡単に利用できるが、頁メモリを
持たず専用のハードウェアでこれらの処理を行なうため
には、種々制限がでてくる。 デジタルコピアや、ファクシミリ等で読み取り時に変
倍を行なう場合は、ラスター走査（ライン単位）で入力
されたデータを変倍処理後もラスター走査（ライン単
位）で行なう必要があり、また、データクロック（画素
同期パルス）は、どんな倍率でも一定である必要があ
る。 つまり、変倍処理後のデータは、光学的な変倍を行な
ったのと同じ形式、同じスピードでなくてはならない。
すなわちリアルタイム処理を要する。 このことは、デジタルコピアシステム、あるいはファ
クシミリシステム全体として、変倍を考えられる場合
は、異ってくる。 たとえば、プリンターの印字速度を変倍時変えること
ができたら、変倍後のデータクロックも変えることがで
きる。また、伝送を行なうようなシステムでは、変倍後
のラスター走査データでなくてもよい。 しかし、読み取り装置として、あるいは変倍処理を独
立させて変倍を考える場合は、前記のような、ラスター
走査処理の制限がつく。 以後に説明する本発明の実施例は、これらの制限を受
ける読み取り装置に適用可能な変倍装置である。 第６図および第７図は、この制限を満たす変倍前デー
タ及び変倍後データのタイムチャートの例である。これ
らにおいて、LSYNCは、水平周期信号（ライン同期パル
ス：副走査同期パルス）で、この信号１周期の間に主走
査方向１ラインの画像データを読み取る。DCLKは、デー
タクロック（画素同期パルス）である。第６図に示すタ
イミングで、変倍前データ（画素単位）Ｙが、LSYNCの
周期内に、Si0〜SiNまで、DCLKに同期して変倍処理部に
入力されるとする。その結果、変倍処理されたデータＺ
が出力されるが、出力は、データＹより遅れてもよい
が、必ずDCLKに同期しなくてはならない。また、遅れ時
間（t2−t1）は、特に制限はないが、ライン間で変化し
てはならず、t2及びt1は常に一定でなければならない。
また、ライン単位でのデータの入出力においても、第７
図のように、ラインバッファメモリRAM1,RAM2の読出し
データ（入力）は書込データ（出力）より遅れてもかま
わない。 とにかく、最も重要で、最も困難なことは、どんな倍
率でも、変倍画像データをDCLKに同期させることであ
る。 数種類の固定倍率での変倍ならば、このような要求を
比較的容易に実現しやすいが、特に最近の複写システム
等では、広範囲の変倍率、そして、ズーム変倍といわれ
る１％程度の小きざみな倍率変動が要求されており、デ
ジタルコピアやファクシミリ等でもこれらの要求に答え
る必要がでてきた。したがって、先に挙げた変倍方法を
実際に適用する上で、前述の要求を満すのがむづかしく
なっている。 第1a図に本発明の第１実施例を、第2a図に第２実施例
を、第3a図に第３実施例を、また第４図に第４実施例
を、更に、第3d図に第５実施例を示す。まず、これらの
実施例の概要を説明する。 第1a図を参照すると、第1a図に示す装置（ただしプリ
ンタPRTは除外する）は、デジタルコピア用としても、
ファクシミリ用としても使用できる読み取り装置であっ
て、第８図に示す外装に組込まれているものである。そ
のスキャナSCRは、A3原稿を400dpi（画素数／インチ）
の密度、６ビット／画素（64階調）で読み取り、シェー
ディング補正,MTF補正等を行なって、この６ビット原画
像データを、プリンター用あるいは伝送用に“1"か“0"
の２値信号／画素に変換して出力する装置である。な
お、これらの読み取り密度及び階調数は一例であり、40
0dpi、64階調でなくてもよい。 原稿面DOCを光源５の光によって照射し、その反射光
を、A3原稿横方向（297mm）を400dpiで読むため、5000
画素のイメージセンサ７が受ける。 イメージセンサ７で原稿DOCの光信号が電気信号に変
換され、増幅器22で所定のレベルの信号に増巾される。
次に、この濃度によって電圧レベルの異なるアナログ信
号は、A/D変換器23で６ビットのデジタル信号、すなわ
ち画像データに変換される。 次に、5000画素のセンサ７の各素子の感度のバラツキ
及び、A3原稿横方向での光源５の照度ムラを補正するシ
ェーディング補正が、回路24で行なわれる。 変倍処理は、第1a図に示す実施例においては、このシ
ェーディング補正のあとに行なう。すなわち主走査方向
変倍演算器28で主走査方向Ｘの変倍処理をし、続いてこ
の変倍処理の直後に主走査方向ＸのMTF補正を実行し、
次いで副走査変倍演算器29でまず副走査方向Ｙの変倍処
理をし続いて副走査方向ＹのMTF補正を行なう。これら
の変倍処理は、シェーディング補正回路24の前や、MTF
補正（29）のあとに行なうことも可能である。 演算器28による主走査方向Ｘの変倍処理およびMTF補
正のあと、回路29で副走査方向Ｙの変倍処理およびMTF
補正を行ない、そのあと変倍画像データを、２値化回路
30であるスレッシュレベルによって“1"か“0"かに２値
化し、プリンターPRT（あるいは伝送処理部）へ出力す
る。又は、階調処理器31で、中間調表現がある“1"か
“0"かに変換してプリンタPRT（あるいは伝送処理部）
へ出力する。なお、第1a図にはプリンタPRTに出力する
態様を示している。 このような画像データの流れの中で主走査方向Ｘの変
倍処理およびMTF補正は、第1a図においては、概略でパ
ラレル６ビットのラッチ25〜演算器28,マイクロプロセ
ッサ35,RAM3およびサンプリング回路64,65で構成される
変倍処理装置で実行される。 この変倍処理装置28および29はそれぞれ、変倍後の新
サンプリング点ｉの位置を決める機能、新サンプリング
点ｉ周辺の原画像データ位置ｘおよびｙの原画像データ
を摘出する機能、及び新サンプリング点ｉと、摘出した
原画像データ位置ｘおよびｙ（Ji）との距離を摘出デー
タとより、変倍画像データを計算する機能、ならびに変
倍画像データをMTF補正する機能を有する。主走査方向
変倍演算器28の構成は第1d図に示す。 副走査方向Ｙの変倍処理およびMTF補正は、副走査変
倍演算器29が行なう。副走査変倍演算器29の構成は第1e
図に示す。 第1a図において、まず、ラッチ25,データ分配器26,ラ
インバッファメモリとしてのRAM1,RAM2およびデータセ
レクタ27は、将来、サンプリング点ｘを決定して画像デ
ータを摘出し、変倍画像データの演算を行なうとき、変
倍画像データ演算に参照する複数個の原画像データを一
度にとり出すために、補正方法によって周辺２画素によ
る補間法（第1a図，第2a図および第４図に示す実施例）
では２画素ごとに、周辺４画素による補正法（第3a図の
実施例）では４画素ごとにまとめておくところである。 例えば、第12図で新サンプリング点ＯがSijとSij＋１
の間にある場合、データセレクタ27より、SijとSij＋１
を（第1a図，第2a図および第４図に示す実施例）あるい
はSij−1,Sij,Sij＋1,Sij＋２を（第3a図の実施例）一
度にとり出すということである。 ここで前述した方式及びが周辺２画素による補間
法（第1a図，第2a図および第４図に示す実施例）、方式
が周辺４画素による補間法（第3a図の実施例）であ
る。 具体的な方法は、データクロックDCLKに同期して順次
入力される原画像データＹ（第６図）をDCLKにてラッチ
25にメモリ（DCLK1パルス周期の遅延メモリ）すること
により実施できる。２画素なら１段のラッチ25（第1a
図，第2a図および第４図に示す実施例）、４画素なら３
ラッチ251〜253（第3a図の実施例）によって実現可能で
ある。 次にラインメモリ用のRAM1およびRAM2であるが、ここ
は、２画素（第1a図，第2a図および第４図に示す実施
例）あるいは４画素（第3a図の実施例）のまとまりを50
00コ格納するメモリで入力，出力で２段構成とし、一方
（RAM1）が入力のときは、もう一方（RAM2）は出力、１
つのラインが終わると入出力を逆にするという構成であ
る。これは、ライン同期パルスLSYNCで反転動作をする
Ｔフリップフロップ36の出力ａをデータ分配器26に与え
て、ａがＨのとき、データ分配器26をＡ出力としてRAM1
を書込（Ｗ）に指定し、もう１つの出力ｂをデータセレ
クタ27に与えてｂがＬのとき、データセレクタ27をＢ出
力としてRAM2を読出し（Ｒ）とすることにより行なわれ
る。 このラインメモリRAM1,RAM2のアドレスであるが、入
力時（書込）は、DCLK周期でカウンタ38,43をカウント
アップして得られるアドレスをそのまま使用するが、出
力時（読出）、このアドレスを変化させる。出力時のア
ドレスがすなわち変倍画像データのサンプリング点ｉ直
前の原画像データサンプリング位置ｘ＝Jiである。 変倍画像データのサンプリング点ｉが、ある時、Sij
とSij＋１の間にあり、その次のサンプリング点が、も
う一度SijとSij＋１の間にある時は、読出しアドレスカ
ウンタを止め、Sij＋２とSij＋３の間に移ったときは、
読出しアドレスカウンタは２つ進め、Sij＋１とSij＋２
の間に移ったときは、読出しアドレスカウンタを通常通
り１つ進める。 拡大時（Rx≧100）は、該カウンタを１つ進める動作
と、該カウンタを止めておく動作によって新サンプリン
グ点の位置を決める。縮少時（Rx＜100）は、該カウン
タを１つ進める動作と２つ進める動作の組合せによって
位置を決める。縮少は本装置では50％までで考えている
ので、該カウンタは１つ進めるか２つ進めるかで良い
が、50％より小さな縮少のときは、３つ以上進める場合
もあり得る。 どこで、読出しアドレスカウンタをいくつ進めるかと
いう情報は、倍率Rx％によってマイクロプロセッサ35で
予め計算されている。変倍画像データのサンプリング点
ｉの直前の原画像データ位置ｘは、スタート位置を０と
し、原画像のサンプリングピッチをＰを１とし、倍率を
Rx（％）とすると、 100i/Rx＝Ji＋Ri …（４） i＝0,1,2,3,・・・ Ji:整数,Ri:小数 の整数Jiとなる。 すなわち、サンプリング点ｉがSijとSij＋１の間にあ
るとすると、原画像データのサンプリング位置ｘはJiと
なる。そこで、ｉの増加とともに、100i/Rxの整数部Ii
が１つ増えるときは、読出しアドレスカウンタも１つ進
め、ｉの増加で100i/Rxの整数部Jiが２つ増えるとき
は、該カウンタも２つ進め、100i/Rxの整数部Jiが１つ
も進まない場合は、該カウンタも進めないようにすれば
よい。また、100i/Rxの小数部RiはSijとｉ対応位置Ｏと
の距離γ１になる。この距離データγ１は後の変倍画像
データ演算で使うことになる。 マイクロプロセッサ35は、上記（４）式でｉ＝０〜Rx
−１までを計算する。すなわち、ｉ＝０での（４）式の
演算による整数J0および小数R0,i＝１での（４）式の演
算による整数J1および小数R1,i＝２での（４）式の演算
による整数J2および小数R2,・・・,i＝Rx−１での
（４）式の演算による整数JR-1および小数RR-1を演算す
る。このようにｉ＝０〜Rx−１までのみの整数Jiおよび
小数Riのみを演算すると、これを原画像データのライン
長全体に適用できる。すなわち、すべての場合で、変倍
画像データのサンプリング点はRxコ毎の周期になるた
め、ｉ＝Rxにはｉ＝０の値を、ｉ＝Rx＋１ではｉ＝１の
値を、ｉ＝Rx＋２ではｉ＝２の値を、・・・、以下同様
に割り当てればよい。 副走査方向の処理でも、変倍率Ryで同様にJiおよびRi
を演算して、サンプリングラインを設定すればよい。 本発明の後述の全実施例では、ｉ＝０〜Rx,Ry−１のJ
iおよびRiの計算は、読み取り動作開始より前に、倍率R
x,Ry（％）が指定されたときに行なわれ、Rx対応と、Ry
対応の、JiおよびRiが、ハードウェアにマッチした形の
データAiおよびBiに変換されてRx対応のものはRAM3（第
1a図）に、Ry対応のものはRAM4（第1e図）に書き込まれ
る。画像読取が開始されると、すなわち変倍処理時に、
データクロックDCLKと同期してｉを１づつ大きい値に変
更して、ｉ対応のデータ（Ai,Bi）がRAM3より読み出さ
れ、ライン同期パルスLSYNCと同期してアドレスを１づ
つ大きい値に変更して第ｉライン対応のデータ（Ai,B
i）がRAM4より読み出される。 なお、別の実施態様として、上記計算を行なう専用の
マイクロプロセッサ、あるいは演算手段を設け、変倍処
理と並行してデータクロックDCLKと同期して（４）式を
計算し、またライン同期クロックLSYNCと同期して
（４）式を計算し、100i/Rx,Ryの整数部Jiすなわち原画
像データサンプリング位置ｘ、および、ラインサンプリ
ング位置ｙ、をそのままアドレスとし、小数部Riを、変
倍画像データ演算用パラメータである距離データr1とし
て使うようにしてもよい。 次に、ラインバッファRAM1,RAM2からの原画像データ
の読出しと、変倍画像データ演算との関係を説明する。 第1a図，第2a図および第４図に示す実施例は、２画素
の原画像データSijとSij＋１とRiに基づいて変倍画像デ
ータを演算（又は）するものである。ラインメモリ
RAM1とRAM2には、６ビットの原画像データを、ライン単
位で交互にそのままDCLKに同期させて入力し、この入力
において、ラッチ25でSijを得ると共に、ラッチ25を介
さないでSij＋１を得て、それぞれ６ビットのSijとSij
＋１を並べて12ビットデータとして１ワード12ビットの
データをライン単位で、RAM1とRAM2に交互に書込み、一
方を書込みにしているときに他方から１ワード（12ビッ
ト）単位でデータを読み出すので、演算器28には、一度
にSij（６ビット）とSij＋１（６ビット）が与えられ
る。 第3a図の実施例では、３段のラッチ251〜253を有し、
それらのラッチデータSij−1,SijおよびSij＋１とラッ
チを介さないデータSJi＋２が、各６ビットでパラレル2
4ビットのワードに組合されて、RAM1およびRAM2に書込
まれ、パラレル24ビット同時にそれらより読み出され
る。したがって、演算器28には、一度にSij−１（６ビ
ット）,SiJ（６ビット）,Sij＋１（６ビット）およびSi
j＋２（６ビット）が与えられる。 なお、ラッチ25,251〜253をデータセレクタ27と演算
器28の間に介挿して、RAM1,2には、６ビットデータのみ
一ライン分を読み書きするようにしてもよい。このよう
にすると、一ライン分の変倍画像データの送出が、１画
素分（第1a図対応の場合）又は、３画素分（第3a図対
応）遅延するが、RAM1,RAM2のメモリ容量が、いずれの
場合でも、それぞれ６ビット×１ライン画素数で済むこ
とになる。したがって、数画素分の遅延ずれが問題とな
らない使用態様において、ラインバッファメモリ容量を
少くする上で効果がある。 ここでRAM1が書込状態（ａ＝H,b＝Ｌ）の時は、通常
動作でDCLKを周期にアドレスカウンタ38が進んでいくよ
うになっているが、RAM1が出力状態（ａ＝L,b＝Ｈ）の
ときの、原画像データのサンプリング位置ｘ（Ji）の画
像データ読出しのための、読出しアドレスの設定方式に
ついて説明する。 まず、第１の方法は、アドレスカウンタへのカウント
クロック周波数を変えてしまう方法である。データクロ
ックDCLKの周波数をf0とすると、Ｒ％変倍時の周波数fR
は、 fR＝f0・100/R （Hz） …（５） となる。 この方式では、f0に対するfRのズレが、原画像と変倍
画像のサンプリング点のズレそのものになるので、正確
かつ確実である。RAM1,2の読み出し時、アドレスカウン
タをfRで動かし、RAM1,2の出力を再びDCLKでサンプル
（ラッチ）することによって、所望の合成データを得る
ことができる。この方法であれば、先に述べた（４）式
の計算結果で整数Jiについての情報は不要となる。しか
して、この態様では、変倍率Rx％を例えば50〜400％と
し、Rxの最小単位を１％とすると、350組のパルスfR＝f
0・100/Rxが必要となる。これは専用のマイクロプロセ
ッサで作成する。 第２の方法は、まず、前述の（４）式の計算結果で整
数Jiに注目し、前の変倍画像データサンプリング位置Xi
−１と今回のサンプリング位置Xiとで、 （１）縮少時 整数部が１つ増加している（Ji−Ji−１＝１）とき Ai
＝Ｈ 整数部が２つ増加している（Ji−Ji−１＝２）とき Ai
＝Ｌ （２）拡大時 整数部が１つ増加している（Ji−Ji−１＝１）とき Ai
＝Ｈ 整数部が増加していない（Ji−Ji−１＝０）とき Ai
＝Ｌ なる整列〔Ai〕を、ｉ＝０〜Rx−１まで定義し、RAM3
（第1a図）に書き込んでおく（読み取り前）。同様に、
副走査方向についてもｉ＝０〜Ry−１まで演算してRAM4
（第1e図）に書込んでおく。これは第1a図，第2a図，第
3a図，第3d図および第４図の実施例のすべてに共通であ
る。 そして、第４図の実施例では、カウントパルスとし
て、データクロックDCLKと、DCLKの２倍の周波数のパル
ス2DCLKを用意する。変倍画像データ演算のとき、AiはR
AM3から読み出し、読み出しはｉ＝０〜Rx−１をくりか
えし読み出す。この第４図の実施例では、縮少時（Rx＜
100）は、ラインメモリ（RAM1又はRAM2）の読出しのた
めのアドレスカウンタ（38又は43）のカウントパルス
は、 Ai＝Ｈのとき DCLK Ai＝Ｌのとき 2DCLK になるように切り替える。拡大時（Rx≧100）は、アド
レスカウンタ38又は43のカウントパルスは、AiとDCLKの
AND（論理積）とすることによって、Ai＝Ｈのときカウ
ントアップ、Ai＝Ｌのときカウントせず、のようにす
る。以上は、副走査方向の指定倍率Ryについても同様で
ある。 本発明の全実施例は、RAM3およびRAM4を有し、RAM3お
よびRAM4は、マイクロプロセッサ35で計算したRxおよび
Ryに関する（４）式の結果に基づく前述のAiを格納す
る。これらのRAM3およびRAM4には、更に、各実施例で異
るデータBiをも格納する。Biの内容は後述する。 このように、画像読取前にRAM3およびRAM4にAiを格納
しておき、画像読取中にRAM3よりデータクロックDCLKに
同期して、またRAM4よりラインクロックLSYNCに同期し
て、AiおよびBiを読み出して、Aiに基づいて主走査方向
Ｘの読出しアドレスを設定すると、RAM1およびRAM2よ
り、同時に隣接データSijとSij＋１が（第1a図，第2a図
および第４図の実施例）、又は同時に隣接データSij−
1,Sij,Sij＋1,Sij＋２が（第3a図の実施例）、読み出さ
れることと相伴って、後述するように、変倍画像データ
を演算する演算器28,29の構成が簡単になる。なお、RAM
4より読み出したデータAiでは副走査方向Ｙのラインデ
ータの摘出位置を定める。 第４図の実施例のカウントパルスの切換方式では、拡
大時（Rx,Ry≧100）、Ai＝Ｌのとき、カウンタ38,43のE
NABLE端子をＬにして、カウントをストップさせてもよ
い。 第３の方法は、第1a図に示す実施例で実行するもので
ある。アドレスカウンタ38,43自身は、データクロックD
CLKによるカウントアップを続ける。そしてアドレスカ
ウンタ38,43と別にもう１つこちらはアップダウンカウ
ンタ39,44を設け、拡大時（Rx≧100）はダウン指定し、
縮小時（Rx＞100）は、アップ指定する。そしてこのア
ップダウンカウンタ39,44は、Ai＝Ｌのときだけカウン
トするように、DCLKとAiのAND（論理積）を入力する。 これによって、例えば縮小時、まず最初のAi＝Ｌでア
ップダウンカウンタ39,44を１にし、加算器37,42で、ア
ドレスカウンタ38,43の値に１をたして、RAM1,RAM2の読
出しアドレスとする。更に、次のAi＝Ｌでアップダウン
カウンタ39,44を２にして、アドレスカウンタ38,43のカ
ウント値とたす、というようにしてサンプリング点の位
置ｘ（Ji）を決めていく。拡大の場合は、読出しアドレ
スをシフトせずに読み出す必要があり、このときアドレ
スカウンタ38,43はカウントアップするのでこれを補償
するため、逆にAi＝Ｌで１つずつ引いていくように、ア
ップダウンカウンタ39,44を減算していく。 副走査方向のサンプリング位置指定も上記と同様であ
る。 次に主走査方向の変倍画像データ（Ｘ変倍画像デー
タ）演算について説明する。なお、副走査方向の変倍画
像データ演算（Ｙ変倍画像データ演算）も同様である。
第1a図に示す実施例は、前述のの方法を実行するもの
であり、第2a図に示す実施例は前述のの方法を実行す
るものであり、また第3a図に示す実施例は前述のの方
法を実行するものである。これらの方法の実行手段を説
明する。 最近接画素設定法（第1a図の実施例） この方式の演算方法は比較的簡単である。第５図でSi
jとSij＋１のうち変倍画像データサンプリング位置ｉ
（第12図で０）に近い方を選択するようにすればよい。
（４）式に基づいて整数Jiおよび小数Riを、マイクロプ
ロセッサ35で演算してとき、小数Riすなわち０とSijと
の距離r1/P（Ｐは原画像データのサンプリングピッチで
あり、実施例ではＰ＝１）が0.5以下ならばSijを選択
し、0.5より大きければSij+1を選択するようにすればよ
い。 第1a図に示す実施例では、マイクロプロセッサ35が、
JiおよびRiを演算しかつ前述のAiを演算したときに、r1
/Pが0.5以下ならばBi＝Ｈとし、0.5より大きければBi＝
Ｌとする整列Biをも演算して、BiをAiと共に、RAM3の同
じアドレスに書き込む。これは画像読取前の処理であ
る。画像読取が開始されると、データクロックDCLKに同
期して、RAM3よりAiおよびBiを読み出して、Biをセレク
ト信号として、Bi＝ＨでSijの選択を、Bi＝ＬでSij＋１
の選択を、この実施例では演算器28のデータセレクタ80
XA（第1d図）に与える。 近接画素距離線形配分法（第2a図） この方式は、より複雑になる。前述の（１）式の計
算を行わなくてはならないためである。この場合問題と
なるのは、距離r1/Pあるいはr2/Pの精度である。小数点
第１位まで、つまり、0.1きざみ程度で考えれば良いか
もっと細かく見る必要があるか、あるいはＰを４分割し
た程度すなわち0.25きざみくらいでも良いかということ
である。この問題は、デジタルコピアシステムとしてあ
るいはファクシミリシステムとして、どこまで精度が必
要かという問題であり、デジタルコピアやファクシミリ
システムでの、所要画像品質に対応する。演算処理から
見れば、r1/P,r2/Pが、２のべき乗の逆数であるので好
ましい。これは、1/2,1/4,1/8,等の演算は、対象データ
のビットシフトのみで可能であるからである。そこでま
ず（４）式の演算結果より、Ri＝r1/Pを0.25（1/4）き
ざみに分ける。すなわち、Riの最小単位を1/8として、R
iの領域区分を1/4とする。一例として、次のように分け
てみる。 0 ≦r1/P＜1/8のとき、Ri＝r1/P＝０ ,Bi＝０ 1/8≦r1/P＜3/8のとき、Ri＝r1/P＝1/4,Bi＝１ 3/8≦r1/P＜5/8のとき、Ri＝r1/P＝1/2,Bi＝２ 5/8≦r1/P＜7/8のとき、Ri＝r1/P＝3/4,Bi＝３ ここで、7/8≦r1/P＜１のときは、０とSij＋１とが同
じ位置ということになるので、そういう分類を作ってBi
＝４とする方法もあるが、この場合にはBiに３ビットが
必要になるので、ハードウエア構成上からは、この場合
ｘを１つ繰り上げ、整数Jiを１つ大きい値とし、小数Ri
を０にして、０がSij＋１とSij＋２の間にあって、Bi＝
０とするのが、Biが２ビットの信号で済むので好まし
い。上記と同様に、このBiをAiと共に、RAM3の同じア
ドレスに書き込む。 この方式を実施する第2a図において、４つに分けた距
離（Bi＝０〜４）によって、 Ａ・Sij＋Ｂ・Sij＋１＝Oik …（６） ただし、Ａはr1/Pに対応する係数， Ｂはr2/Pに対応する係数， Sij,Sij＋１は６ビットデータの内容， Oikは変倍画像データ（６ビット）の内容、 のＡとＢとが決まるため、第2a図のＸ方向変倍画像デー
タ演算器80XBで、４通りのＡ・SijとＢ・Sij＋１を計算
し、そのうち１つつづをBi対応でデータセレクタ28b,28
cで選択し、加算器28dでたして、変倍画像データOikを
得る。 第2a図に示す実施例では、Biに対応する係数Ａおよび
Ｂは次の第１表に示すように設定している。 1/2,1/4など２のべき乗の逆数は、信号線のビットシ
フトのみで得られるため、ハード構成が非常に楽にな
る。 第2a図に示すＸ方向変倍画像データ演算器80XBの変形
例を第2c図に示す。第2c図に示すＸ方向変倍画像データ
演算器80XBは、ROM28gで構成されている。予めSij（６
ビットの最小値から最大値）,Sij＋１（６ビットの最小
値から最大値）とBiによって決まる変倍画像データOik
を計算しておき、それをROM28gに書込んでいる。画像読
取−変倍処理時には、Sij,Sij＋１をROM28gのアドレス
として変倍画像データOikを読み出す。 Sijは６ビット,Sij＋１は５ビット（係数Ｂが１以下
なので上位５ビットだけで済む）、Biが２ビットである
から、ROM28gは、アドレス13ビットで8k×８ビットのRO
Mで済むので、予め行なう計算もそれほど大変ではなく
できる。変倍画像データ演算のためのハード構成は非常
に簡単になる。 三次関数コンボリューション この方式は前述の（３）式に示すように非常に複雑な
計算を必要とし、ハードウェア化には不向きなようであ
るが、前述，の方式と比べても、精度の良い変倍が
できる。この方式もの場合と同様に距離の精度の問題
があるが、ここでものようにγ1/pを４つに分割した
場合を考える。分割方法もと全く同様とする。 前述の（３）式は、簡単に書き直すと、 Ａ・Sij−１＋Ｂ・Sij＋Ｃ・Sij＋１＋Ｄ・Sij＋２＝Oi
k …（７） となる。なお、（３）式の分母は規格化係数であるの
で、パラメータから除外できる。 前述の（２）式から、γ1/P＝0,1/4,1/2,3/4の４つの
場合でA,B,CおよびＤを計算すると、次のようになる。 この係数をもとにして、の場合の第2a図のＸ方向変
倍画像データ演算器80XBと同様に、４通りのＡ・Sij−
1,B・Sij,C・Sij＋1,D・Sij＋２（Sij等は０〜63）を用
意しておき、Biによって１つずつ選択して４つを加算す
る方式がある。ただし、この場合は、のときと違って
それぞれ計算が若干めんどうであり、ハードウェアも少
し複雑になる。そこで、ハードウェアの負担を少しでも
軽くするため、係数A,B,CおよびＤを次の第２表のよう
に近似して、書き直す。ただし、このとき、Ａ＋Ｂ＋Ｃ
＋Ｄ＝１になることが必要である。この方が、係数の分
母が８以下で、ハードウェアによる計数はかなり楽にな
る。 第3a図に示すＸ方向変倍画像データ演算器80XCは、こ
の第２表の係数を用いて、の変倍画像データ演算を行
なうようにしている。 この例でも、Ｘ方向変倍画像データ演算器80XCとして
第2c図に示すようにROMを用いることが考えられる。そ
のようにするときには、第3c図に示すようにROM63を用
いる。ROM63のアドレスが、Sij−１に３ビット、Sijに
６ビット、Sij＋１に５ビット、Sij＋２に３ビット、Bi
に２ビットで、計17ビットとなる。メモリ量が128kバイ
トになってしまうため、ROM63に予め格納するデータの
計算が少々大変ではある。しかし、この方法であれば、
変倍画像データ演算のためのハードウェアも簡単にな
る。 次にMTF補正を説明する。 第１の方法では、倍率対応で補正係数を予め設定して
おく。すなわち、第14a図〜第14d図に示す補正係数（フ
ィルタ係数）を設定したMTF補正演算式を揃えて、倍率
Ｒでその１つを特定してMTF補正する。主走査Ｘ方向の
変倍画像データ演算をした直後（第1d図のデータセレク
タ80XAの出力、第2a図および第2c図のＸ方向変倍画像デ
ータ演算器80XBの出力、および第3a図および第3c図のＸ
方向変倍画像データ演算器80XCの出力）では、Ｙ方向の
変倍処理をしていないので、Ｘ方向のMTF補正のみを行
なう。 第13a図に示す補正係数（フィルタ係数）Ｖ〜Ｚと、
第13b図に示す画像データ分布から、注目画像データOik
のMTF補正した値Mikは、 Mik=Y・(Oi-1k)+V・(Oik-1)+W・(Oik+1)Z・(Oi-1k)+X・(Oik) …（８） となる。係数Ｘは、注目画素OikのMTF補正したMikに対
する注目画素Oikの補正前の値の重み付け係数であり、
Y,V,WおよびＺは、注目画素OikのMTF補正した値Mikに対
する近接画素Oi−1k,Oik−1,Oik＋１およびOi−1kの値
の重み付け係数である（第13a図および第13b図）。 ここでMTF補正係数を示す第14a図〜第14d図を参照す
る。 第14a図に示すように、倍率Ｒが100％未満と小さい場
合すなわち変倍画像データ、原画像に対するサンプリン
グ密度が高い場合には、注目画素の画像データの重み付
け係数Ｘに対する近隣画素の重み付け係数Ｙ＋Ｖ＋Ｗ＋
Ｚの比（Ｙ＋Ｖ＋Ｗ＋Ｚ）/Xの絶対値が、4/5と大き
く、注目画素に対して強いMTF補正がかけられることに
なる。 第14b図に示すように、倍率Ｒが100％以上200％未満
とやや大きい場合すなわち変倍画像データの、原画像に
対するサンプリング密度がやや低い場合には、注目画素
の画像データの重み付け係数Ｘに対する近隣画素の重み
付け係数Ｙ＋Ｖ＋Ｗ＋Ｚの比（Ｙ＋Ｖ＋Ｗ＋Ｚ）/Xの絶
対値が、2/3とやや小さく、注目画素に対してやや弱いM
TF補正がかけられることになる。 第14c図に示すように、倍率Ｒが200％以上300％未満
とかなり大きい場合すなわち変倍画像データの、原画像
に対するサンプリング密度がかなり低い場合には、注目
画素の画像データの重み付け係数Ｘに対する近隣画素の
重み付け係数Ｙ＋Ｖ＋Ｗ＋Ｚの比（Ｙ＋Ｖ＋Ｗ＋Ｚ）/X
の絶対値が、1/2とかなり小さく、注目画素に対してか
なり弱いMTF補正がかけられることになる。 そして、第14d図に示すように、倍率Ｒが30％以上400
％以下ときわめて大きい場合すなわち変倍画像データ
の、原画像に対するサンプリング密度がきわめて低い場
合には、注目画素の画像データの重み付け係数Ｘに対す
る近隣画素の重み付け係数Ｙ＋Ｖ＋Ｗ＋Ｚの比（Ｙ＋Ｖ
＋Ｗ＋Ｚ）/Xの絶対値が、1/3ときわめて小さく、注目
画素に対してきわめて弱いMTF補正がかけられることに
なる。 上記（８）式は、 Mik＝Ｖ・（Oi−1k）＋Ｗ・（Oik＋１）＋X/2・（Oik）＋Ｙ・（Oki−１） ＋Ｚ・（Oi−1k）＋X/2・（Oik） であるので、Ｘ方向のみのMTF補正では、 Mik=V・(Oik-1)+W・(Oik-1)+X/2・(Oik) …（９） をMTF補正した値とすればよい。Ｙ方向のみのMTF補正で
は、 Mik=Y・(Oi-1k)+Z・(Oi-1k)+X/2・(Oik) …（10） をMTF補正した値とすればよい。 そこで第1d図に示す第１実施例のＸ方向MTF補正演算
器110XAでは、第14a図，第14b図，第14c図および第14d
図に示す補正係数を第（９）式に代入した、４組のMTF
補正演算式を、それぞれ実行して、指定倍率Ｒに対応す
る演算式で演算した値を、データセレクタ98で摘出する
ようにしている。第2a図に示す第２実施例および第3a図
に示す第３実施例もこのようにMTF補正をするようにし
ている。 補正係数を変える前述の方法以外に、第２の方法し
て、変倍計算時にMTF補正をも加味した演算を行なう。
第５図のｈ（ｒ）は、入力系のMTF補正が100％であると
した場合の、変倍画像データ演算（上述の）で用いる
補間関数である。ところが実際のスキャナでは、読取ス
ピードや、密度によっても変わるが、10〜40％度であ
る。後述する実施例が対象とするスキャナSCRでは約15
％くらいになり、この周波数応答性Ｈ（ω）は、近似的
に、第15図に示す曲線となる。この曲線は、 と近似でき、このフーリエ変換により得られる補間係数
ｈ（ｒ）を第16図に示す。このｈ（ｒ）を用いて第
（３）式でOikを求めることによって、MTF補正を行った
形で変倍処理が行なわれる。ここで、方式で行ったよ
うに、r1/P＝0,1/4,1,2,3/4の４つに分け、第（７）式
の係数Ａ〜Ｄを求める。この場合、ハードウエアが簡単
で計算が容易な計数に近似する。またこのとき、Sijと
０の位置が一致した場合は第（７）式の項以外にSij−
１の項も必要になり、結局、 Ｅ・Sij−２＋Ａ・Sij−１＋Ｂ・Sij＋Ｃ・Sij＋１＋Ｄ・Sij＋２＝Oik …（11） となる。このOikは、Ｘ方向の変倍画像データ演算およ
びMTF補正が済んだものであるので、Ｘ方向MTF補正済変
倍画像データMikである。係数Ａ〜Ｅは次の第３表のよ
うになる。 これはを実行する、第２表の係数を用いるＸ方向変
倍画像データ演算（第3a図の実施例）の場合よりも、１
つ多い係数を用いて、Ｘ方向変倍画像データ演算および
Ｘ方向MTF補正演算を同時に行ない得ることを示してい
る。この第３表に示す係数に基づいてMTF補正を施こし
たＸ方向変倍画像データ演算は、第3d図に示す実施例で
行われる。 以上、主走査方向Ｘの変倍画像データ演算およびMTF
補正演算につき説明した。副走査方向Ｙの変倍画像デー
タ演算およびMTF補正演算も同様に行なう。両者の相違
は、原画像データを主走査方向Ｘの並びに着目して演算
するか、副走査方向Ｙの並びに着目して演算するか、の
違いである。 次に本発明の実施例のハードウェア構成と動作を説明
する。 第１実施例（第1a図〜第1e図） 第1a図に示す第１実施例において、スキャナSCRで読
み取られた原画像データは１ライン毎にシューディング
補正回路24に、１ライン分のデータにおいては、パラレ
ル６ビット（６ビットが１画素の濃度を示す１ワードで
ある）単位で、シリアルに与えられ、回路24が同様なデ
ータ構成および同様な転送形式で、ライン同期パルスLS
YNCの１周期の間に１ライン分を、ライン中の各ワード
はデータクロックDCLKに同期して、ラッチ25およびデー
タ分配器26に与える。回路25の出力が、ある画素のデー
タSIj＋１であるとき、ラッチ25の出力はその１画素前
のデータSijであり、これらのデータSijとSij＋１が、
パラレル12ビットでデータ分配器26に与えられる。 一方、Ｔフリップフロップ36が、ライン同期パルスLS
YNCの１パルスの到来毎にその出力Q,の信号レベルを
反転するので、例えば第１ラインのデータが与えられて
いるときは、データ分配器26は入力12ビットをRAM1に与
え、かつRAM1は書込みに指定される。このときデータセ
レクタ27は入力端Ｂの12ビットデータを演算器28に与
え、RAM2は読み出しに指定される。第２ラインのデータ
がデータ分配器26に与えられているときは、データ分配
器26は入力12ビットをRAM2に与え、かつRAM2は書き込み
に指定される。このときデータセレクタ27は入力端Ａの
12ビットデータを演算器28に与え、RAM1は読み出しに指
定される。 このようにして、第ｎラインの隣接２画素のデータが
パラレルにRAM1に書き込まれ、その間第ｎ−１ラインの
隣接２画素のデータがパラレルにRAM2より読み出され
る。第ｎ＋１ラインの隣接２画素のデータはパラレルに
RAM2に書き込まれ、その間第ｎラインの隣接２画素のデ
ータがパラレルにRAM1より読み出される。以下同様に、
RAM1とRAM2が、ライン同期パルスLSYNCで切換えられ
て、交互に書込および読み出しに指定される。このよう
にして、第ｎラインの隣接２画素のデータをパラレルに
組合せた12ビットデータをRAM1又はRAM2に書込んでいる
ときに、第ｎ−１ラインの隣接２画素のデータをパラレ
ルに組合せた12ビットデータが、RAM2又はRAM1より読み
出されて演算器28に与えられる。すなわち、演算器28に
は、回路24が出力するデータより、ちょうど１ライン分
遅れて、隣接２画素のデータを並べた形で原稿像データ
が与えられる。このように、データのバッファメモリRA
M1,RAM2への入力に対して、それよりのデータの読み出
しはちょうど１ライン分遅れる。 RAM1の読み書きアドレスはサンプリング回路64が、ま
た、RAM2の読み書きアドレスはサンプリング回路65が定
める。 まずサンプリング回路64について説明すると、RAM1を
書込みに指定しているときには、信号ａ＝H,b＝Ｌであ
り、アンドゲート40がオフ（ゲート閉）であってアップ
ダウンカウンタ39にはカウントパルスが与えられず、そ
の出力は０を示すものに留まる。アドレスカウンタ38に
はデータクロックDCLKがカウントパルスとして与えられ
るので、データクロックDCLKの１パルスの到来毎に１カ
ウントアップする。加算器37は、カウンタ39および38の
カウントデートを加算して、和データをRAM1に、アドレ
スデータとして与える。これにより、隣接２画素のデー
タをパラレルにした12ビットデータが、データクロック
DLCKに同期して、順次にRAM1に書込まれる。すなわち１
ライン分のデータのすべてがRAM1に書込まれる。 RAM1が読み出しに指定されているときには、ａ＝L,b
＝Ｈであるので、信号ｃがＬのときにアンドゲート40が
オン（ゲート開）で、アップダウンカウンタ39にデータ
クロックDCLKがカウントパルスとして与えられる。信号
d1＝（縮少）であるとアップカウントし、d1＝Ｌ（拡
大）であるとダウンカウントする。信号ｃはすでに説明
したデータAiであり、カウント停止／進行を制御するも
のである。読み出しのときには、カウンタ39および38の
カウント値の和がRAM1の読み出しアドレスとなる。ｃ＝
Ｌの場合、d1＝ＨのときにはDCLKが１パルス現われる毎
に、カウンタ39が１カウントアップして、RAM1の読み出
しアドレスが２進み、d1＝ＬのときにはDCLKが１パルス
現われる毎に、カウンタ39が１カウントダウンして、RA
M1の読み出しアドレスが停止することに注目されたい。
ｃ＝Aiである。 サンプリング回路65は、64と全く同じ構成であるが、
アンドゲート45に、ｂ信号でなくａ信号が加わる点が異
る。これは、RAM1を読み出し（ｂ＝H,a＝Ｌ）としてい
るときにはRAM2は書込みとし、RAM1を書込み（ｂ＝L,a
＝Ｈ）としているときにはRAM2を読み出しにして、読み
出しアドレスをカウンタ44と43のカウント値の和とする
ためである。 ここでAiについて説明する。マイクロプロセッサ35
が、画像読取スタート指示（STがＬからＨに変化）に応
答して、指定された変倍率Rx％を読み、これに基づい
て、ｉ＝０〜Rx−１のそれぞれにつき、JiおよびRiを演
算して、Rx＜100（縮少）の場合は、Ji−Ji-1≧２でAi
をＬとし、Ji−Ji−１≦１でAiをＨとし、Rx≧100（拡
大）の場合は、Ji−Ji−１≧１でAiをＨとし、Ji−Ji−
１≦０でAiをＬとし、Ri≦0.5のときは、BiをＨとし、R
i＞0.5のときはBiをＬとして、AiおよびBiを、RAM3（第
1a図）のアドレスｉにメモリする。このメモリ動作にお
いて、マイクロプロセッサ35は、ｉ＝０対応のデータA0
およびB0を書込む前にオアゲート49に１パルスを与え
て、Rxを示すデータをアドレスカウンタ48にロードす
る。そしてA0およびB0をRAM3に与えると、オアゲート51
に１パルス与えて、アドレスカウンタ48を１インクレメ
ントして、ｉ＝１対応のデータA1およびB1をRAM3に与え
て次にオアゲート51に１パルスを与える。このような動
作をｉ＝Rx−１まで行なう。これにより、RAM3のアドレ
ス０にｉ＝０対応のデータA0およびB0が、アドレス１に
ｉ＝１対応のデータA0およびB1が、・・・アドレスRx−
１にｉ＝Rx−１対応のデータAR-1およびBR-1が書込まれ
ていることになる。 なお、上述の説明は、副走査方向のRyに対応したAiお
よびBiの処理およびそれらのRAM4への書込みについても
当てはまる。ただし、RxはRyと、RAM3はRAM4と、データ
クロックはラインクロックと読み替える。 そして画像読取をスキャナSCRで指示して、実際に画
像読取を開始したときには、ライン同期パルスLSYNCで
アドレスカウンタ48に指定倍率Rx％を示すデータがセッ
トされて、データクロックDCLKが１パルス現われる毎に
カウンタ48が１インクレメントして、DCLKが１パルス現
われる毎に読出しアドレスを１づつ大きくする形で、ｉ
＝０対応のデータA0およびB0からｉ＝Rx−１対応のデー
タAR-1およびBR-1が順次に読み出されて、データAiは信
号ｃとして、サンプリング回路64および65に与えられ、
データBiは演算器28のデータセレクタ80XAに与えられ
る。 データセレクタ80XAは、Bi＝ＨではSijを、Bi＝Ｌで
はSij＋１を変倍画像データOikとして出力する。この出
力動作はデータクロックDCLKに同期している。 Ｘ方向に変倍して得た変倍画像データOikはＸ方向MTF
補正演算器100XAに与えられて、Ｘ方向MTF補正した変倍
画像データMikが副走査変倍演算器29に与えられる。回
路29で副走査方向Ｙの変倍処理およびMTF補正を施され
て、２値化回路30および階調処理器31に与えられる。 この実施例では、階調処理器31は、64種の、濃度対応
の階調表現データ分布パターンを有するROMと、64カウ
ントで初期化するサイクリックラインカウンタおよび64
カウントで初期化するサイクリックデータクロックカウ
ンタを有するものであり、該ROMの読み出しアドレス
を、Oik,ラインカウントデータおよびデータクロックカ
ウントデータで設定する。すなわちOikでROMの１パター
ンを特定し、そのパターンの主走査アドレスをデータク
ロックカウンタで、また副走査アドレスをラインカウン
タで特定して、該パターン中のビット画像データを読み
出す。マイクロプロセッサ35が２値化データ出力を指示
している（ｉ＝Ｈ）ときには、ゲート回路32〜34が２値
化回路30の出力を、階調データ出力を指示している（ｉ
＝Ｌ）のときには階調処理器31の出力を、プリンタPRT
に出力する。 Ｘ方向MTF補正演算器100XAでは、ラッチ81で変倍画像
データ（Oij）をデータクロックDCLKの１周期分遅延
し、またラッチ82で更に１周期分遅延する。これによ
り、第（９）式を実行するための変倍画像データOik−
１およびOikがラッチ82および81より得られ、ラッチ81
の入力側にOik＋１が得られる。これらのデータはＸ方
向MTF演算器100XAに与えられる。 Ｘ方向MTF演算器100XAの加算器83にはOikの全６ビッ
トを上位に１ビットシフトしたデータ（２・Oik）と全
６ビットの上位５ビットのみを摘出したデータ（1/2・O
ik）とが与えられ、加算器83は5/2・Oikを示すデータを
加算器94に与える。加算器84は、Oik−１とOik＋１の和
を示すデータを補数器90に与える。補数器が−（Oik−
１＋Oik＋１）を示すデータを加算器94に与える。これ
により、加算器94は、第14a図に示す係数を第（９）式
に代入したMTF補正演算値をデータセレクタ98の入力端
Ａに与える。 加算器85,86,補正器91および加算器95は、第14b図に
示す係数を第（９）式に代入したMTF補正演算値をデー
タセレクタ98の入力端Ｂに与える。加算器87,補数器92
および加算器96は、第14c図に示す係数を第（９）式に
代入したMTF補正演算値をデータセレクタ98の入力端Ｃ
に与える。また、加算器88,89,補数器93および加算器97
は、第14d図に示す係数を第（９）式に代入したMTF補正
演算値をデータセレクタ98の入力端Ｄに与える。 一方、マイクロプロセッサ35は、画像読取直前に、指
定倍率Rx,Ryをチェックして、Rx,Ry＜100のときには、
Ａ入力を出力に設定する選択指示データRR1およびRR2を
データセレクタ98およびＹ方向MTF演算器100Yのデータ
セレクタに出力し、100≦Rx,Ry＜200のときには、Ｂ入
力を出力に設定する選択指示データRR1,RR2を同様に出
力し、200≦Rx,Ry＜300のときには、Ｃ入力を出力に設
定する選択指示データRR1,RR2を同様に出力し、300≦R
x,Ryのときには、Ｄ入力を出力に設定する設定指示デー
タRR1,RR2を同様に出力する。 これにより、Ｘ方向MTF演算器28では、指定倍率Rxに
応じた、MTF補正係数で演算した変倍画像データMikが得
られ、副走査変倍演算器29に与えられる。 次に副走査変倍演算器29の構成を、第1e図を参照して
説明する。 主走査方向Ｘの変倍演算およびMTF演算をした変倍画
像データMikは、データクロックDCLKに同期してサンプ
リング回路65Yのゲート103に与えられる。RAM4には、RA
M3にAiおよびBiを書込んだ後に、Ryに基づいて減算した
AiおよびBiが書込まれる。そして、画像読取時には、ア
ドレスカウンタ48YがラインクロックLSYNCをカウントし
て、RAM4の読み出しアドレスを定める。したがって、こ
こではAiおよびBiは、データクロックDCLKではなくライ
ンクロックLSYNCの１パルス毎（副走査の進行に合せ
て）にｉを１大きい値にしたもの（Ai,Bi）がRAM4より
読み出される。 サンプリング回路65Yのアドレスカウンタ43Y,アップ
ダウンカウンタ44Y,アンドゲート45Yおよび加算器42Y
は、概略で、主走査方向のサンプリング回路65（第1a）
と同様な構成であるが、データクロックDCLKではなく、
ラインクロックLSYNCをカウントする。すなわち副走査
方向のサンプリング位置Ｙを定める。アドレスカウンタ
43Yのカウントデータは、１頁の画像読取開始を始点と
した、副走査位置を示し、加算器42Yの出力データは、
副走査方向のサンプリング位置ｙを示す。両データが合
致すると、すなわち画像読取の副走査位置がサンプリン
グ位置ｙに合致すると、比較器102がＨ出力をラッチ129
とオアゲート130に与える。このオアゲート130にはラッ
チ129の出力も与えられるので、オアゲート130は、画像
走査ラインNo.がJi（ｙ）のときとJi＋１（ｙ＋１）の
とき、ゲートオン信号（Ｈ）をデータゲート103,および
アンドゲート108,109に与える。サンプリング位置Ji
（ｙ）のラインとその次のラインのデータが到来する
間、オアゲート130がゲート開信号（Ｈ）を発生する点
に注目されたい。 一方、RAM4から読み出されたデータBiは、ラッチ131
にセットされ、オアゲート132が、２ラインの区間に渡
って同一のデータBiを出力する。第1d図のデータセレク
タ80XAに対応する変倍演算器80Yの、Ｒ−Ｓフリップフ
ロップ104は、画像副走査位置がサンプリング位置Ji
（ｙ）になったときにＨとなる信号ｓの立上りでセット
され、その次のLSYNCでＨとなる信号ｔでリセットされ
る。すなわちフリップフロップ104は、副走査位置がサ
ンプリング位置（ｙ）になったときにセットされて、次
に副走査が進むとリセットになる。このセットになった
ときと、続いてリセットになったときの２ライン（隣接
２ライン）に渡って、オアゲート132より同一のデータB
iが出力されるので、フリップフロップ104の出力Ｑを受
けるアンドゲート105が、フリップフロップ104が信号ｓ
でセットされしかもデータBiがＨ（隣接２ラインのうち
の、先行ラインの選択指示）のときにＨの出力をオアゲ
ート107を通してデータゲート103およびアンドゲート10
8,109に与える。フリップフロップ104の出力を受ける
アンドゲート106は、フリップフロップ104が信号ｔでリ
セットされしかもデータBiがＬ（隣接２ラインのうち
の、後行ラインの選択指示）のときＨを出力し、オアゲ
ート107を通してデータゲート103およびアンドゲート10
8,109に与える。ゲート103およびアンドゲート108,109
は、データBiがＨのときには、画像副走査がサンプリン
グラインNo.y（Ji）になったとき、１ライン区間のみゲ
ート開とされ、データBiがＬのときには、画像副走査が
サンプリングラインNo.y（Ji）の次のラインｙ＋１（Ji
＋１）になったとき、１ライン区間のみゲート開とされ
る。このようにして、データBiがＨのときには（４）式
で演算されたJiで示されるラインNo.yのデータが１ライ
ン分メモリ29に格納される。データBiがＬのときにはJi
の次のラインNo.y＋１のデータが１ライン分メモリ29に
格納される。 以上が副走査方向の変倍画像データ演算（この第１実
施例では、サンプリングラインと次の隣接１ラインの、
一方のラインの選択）である。 次に副走査方向のMTF補正を説明すると、前述の第（1
0）式で、副走査方向のMTF補正をした変倍画像データ
（すなわちここでは主走査方向および副走査方向の変倍
画像データ設定が終っており、しかも主走査方向のMTF
補正が終っているので、変倍処理およびMTF補正をすべ
て完了した最終データ）を得る。ラインバッファ81Yお
よび82Yには、それぞれ、主走査方向および副走査方向
の変倍処理および主走査方向のMTF補正を終了した変倍
画像データの１ライン分が格納されている。バッファ82
Yの出力画像データをMi−1kとするとバッファ82Yの出力
画像データは、それより１ライン分後のMikであり、バ
ッファ82Yの入力端に到来する画像データはMikより更に
１ライン分後のMi＋1kである。これらは、第1d図に示す
Ｘ方向MTF演算器100XAと同一構成の、Ｙ方向MTF演算器1
00Yに与えられ、Ｙ方向MTF演算器100Yのデータセレクタ
（98に対応するもの）には、前述のRR2が与えられる。
Ｙ方向MTF演算器100Yが、第1d図の、Oik−１をMi−1k
に、OikをMikに、またOik＋１をMi＋1kに、置換した形
の、４つの式（第10式に第14a図，第14b図，第14c図お
よび第14d図の係数を代入した式）の演算をして、その
１つの解を示すデータを出力する。この出力が、主走査
方向および副走査方向の変倍処理を完了し、かつ主走査
方向および副走査方向の変倍処理を完了した、変倍画像
データである。 ここで第1e図の要素と、第1a図および第1d図の要素と
の対応を見ると、第1e図の、ラッチ129,131,オアゲート
130,132,133,変倍演算器80Yおよびデータゲート65Yが、
第1a図のサンプリング回路65および第1d図のデータセレ
クタ110XAの組合せでなる主走査方向変倍演算手段、に
対応する、副走査方向演算手段である。 第1e図のバッファメモリ81Yおよび82Yは、第1d図の、
主走査方向一画素分のデータ遅延を得るラッチ81および
82に対応する、副走査方向一画素分のデータ遅延を得る
ラインバッファメモリである。第1e図のＹ方向MTF演算
器100Yは、第1d図に示すＸ方向MTF演算器100Xaと同一構
成の、第14a図〜第14d図に示す第（10）式の演算（４
組）を実行し、その１組の演算解を示すデータを出力す
る演算器である。 次にマイクロプロセッサ35の変倍処理制御動作を第1b
図および第1c図を参照して説明する。まず第1b図を参照
する。 電源が投入される（ステップ１）とマイクロプロセッ
サ35は、入出力ポートを待機状態のレベルに設定し、内
部レジスタ，カウンタ，タイマ，フラグ等をクリアする
（ステップ2:以下カッコ内ではステップという語を省略
する）。 次に主走査方向のサンプリング位置情報演算とRAM3へ
の書込みのため、主走査方向の指定変倍率Rx％を指示す
るデータRxを読んでレジスタRsxにメモリし（3x）、出
力ポートｇにＬをセットする（4x）。すなわちアンドゲ
ート50をオフ（ゲート閉）として、アドレスカウンタ48
には、カウントパルスが外部から与えられないように設
定する。次に、出力ポートn1に、レジスタRsxに格納し
ている指定変倍率Rsx％を示すデータをセットして（5
x）、アドレスカウンタ48Xのプリセットデータ入力端Ｐ
に加える。そして、出力ポートf1に１パルスを出力して
（6x）、アドレスカウンタ48XにRsxをロードする。これ
によりアドレスカウンタ48Xが初期化（初期アドレス設
定）されたことになる。次にマイクロプロセッサ35は、
RW1を書込み指示レベルに設定してRAM3を書込みに設定
し（7x）、内部アドレスレジスタｉの内容を０に示すも
のに設定（レジスタクリア）する（8x）。これにより前
述のｉ＝０を設定したことになる。次にレジスタｊをク
リアし、レジスタBiおよびAiにＨをセットする（9x）。
そしてRAM3にレジスタBiとAiの内容BiおよびAiをメモリ
する（10x）。この階段では、ｉ＝０であるので、RAM3
のアドレスＲに、B0＝ＨおよびA0＝Ｈが書込まれたこと
になる。次にレジスタｉの内容を１インクレメントする
（11x）。これによりｉの値が前より１大きい数値に変
更されたことになる。次に、ｉが２以上（この段階では
２）であるので、 100i/Rsx＝Ji＋Ri なる整数Jiおよび小数Riを演算し（13x）、前回演算値
レジスタji−１に今回演算値レジスタjiの内容を移して
（14ax）、今回演算値レジスタjiに、整数Jiをメモリし
（14bX）、次にステップ15x〜17xで、Biを設定し、ステ
ップ18x〜25xでAiを設定する。そして出力ポートh1にパ
ルスを出力して（22x）、RAM3の書込みアドレスを１イ
ンクレメントして、書込みアドレスを進めて、ステップ
10xでRAM3に、前記設定したBiおよびAiを書込む。以下
同様に、ｉを１大きい数値に変更し（11x）、JiおよびR
iを演算し（13x）、それらとRsxに基づいてBiおよびAi
を設定し（15x〜25x）、RAM3の書込みアドレスを更新し
て（22x）、BiおよびAiをRAM3に書込む（10x）。このよ
うにして、ｉ＝Rsx＋１になると、ｉ＝０〜Rsx−１のそ
れぞれに対応するBiおよびAiをすべてRAM3に書込んだこ
とになるので、ステップ12xから第1c図のステップ60に
進む。 ステップ60は、ステップ3x〜25xと同様なステップで
構成されるが、それらのステップ3x〜25xの中の、Rsxを
Rsyと、n1とn2と、f1をf2と、RAM3をRAM4と、h1とh
2と、読み替えたものである。すなわち、副走査方向の
指定変倍率Ryに基づいてサンプリング位置情報Aiおよび
変倍演算情報Biを演算して、これらの情報をｉ対応でRA
M4に書込む。そしてステップ60から画像読取時の変倍処
理制御に進む。なお、ステップ8xから9xに進んだとき
に、RAM3のアドレス０にA0＝Ｈを書込んでいるが、これ
はJi−Ji−１に正確に対応しない。なぜなら、この段階
ではJi−１が不明であるからである。しかし、ｉをRsx
−１としたときには、次（ｉ＝Rsx）にカウンタ48XのRs
xカウントオーバを示すキャリーでカウンタ48Xを初期化
してｉを０に戻すので、ｉ＝０とｉ＝Rsxとは同じであ
る。そこで、ｉ＝０におけるA0の演算をｉ＝Rsxのもの
に置換し得る。そしてｉ＝Rsx−１のときのJR-1をJi−
１として用い得る。そこで、ステップ12xでは、ｉ＝Rsx
まで、AiおよびBiの演算とRAM3へのメモリを完了したか
を見ている。すなわちｉ＝０〜Rsx−１までAi,Biをメモ
リすればよいが、更にｉ＝Rsx（これはｉ＝０と同義）
でもAi,Biを演算しメモリするようにしている。このｉ
＝Rsxでは、カウンタ48XがRsxをカウントオーバして、R
AM3の書込アドレスを０にしているので、ステップ9xで
書込んだB0およびA0が、BRsx,ARsxに書替えられること
になる。これにより、ステップ9x,10xで書込んだA0が正
確な値に更新されたことになる。 第1c図において、ステップ60から画像読取時の変倍処
理制御に進むと、画像読取スタート指示信号STが、読取
開始を指示するＨになるのを待ち（26）、読取開始指示
が到来しない間は、入力されている倍率指示データRx,R
yを読んでそれがレジスタRsx,Rsyに格納している値と同
じか否かをチェックする（27）。同じでないと、指定倍
率Rx又はRyが変更されたことになるので、第1b図のステ
ップ3xに戻って、また同様に、新しい指定倍率Rxに対応
した、データBiおよびAiの演算とRAM3への書込み、なら
びにRyに対応した、データBiおよびAiの演算とRAM4への
書込みを行なう。 画像読取スタート指示信号STがＨになると、スキャナ
SCRがレディであるかをチェックし（28）、プリンタPRT
がレディであるかをチェックして（29）、いずれかがレ
ディでないと、両者がレディになるのを待つ。 スキャナSCRおよびPRT共にレディであると、２値画像
処理（ドキュメント：文章画像処理）が指示されている
場合には出力ポートｉにＨをセットして（31）２値書回
路30の出力をプリンタPRTに与えるようにゲート回路32
〜34を設定し、階調画像処理（写真画像処理）が指示さ
れている場合には出力ポートｉにＬをセットして（32）
階調処理器31の出力をプリンタPRTに与えるようにゲー
ト回路32〜34を設定する。 次にマイクロプロセッサ35は、指定変倍率レジスタRs
xの内容を参照して、縮少が指定されているか拡大が指
定されているかをチェックし（33x）、縮少が指定され
ているときには出力ポートd1にＨをセットして（34
x）、アップダウンカウンタ39および44をアップカウン
トに設定する。Rsxにより拡大が指定されているときに
は出力ポートd1にＬをセットして（35）、アップダウン
カウンタ39および44をダウンカウントに設定する。 続いて、指定倍率Rxが、Rx＜100,100≦Rx＜200,200≦
Rx＜300および300≦Rxのいずれの範囲であるかをチェッ
クする（51x,53x,55x,57）。 Rx＜100のときには、Ｘ方向MTF演算器100XA（のデー
タセレクタ98）への選択指示信号RR1を、Ａ入力を出力
に設定するもの（第14a図の係数に基づいて演算値の出
力を指示するもの）に設定する（52x）。 100≦Rx＜200のときには、Ｘ方向MTF演算器100XA（の
データセレクタ98）への選択指示信号PR1を、Ｂ入力を
出力に設定するもの（第14b図の係数に基づいた演算値
の出力を指示するもの）に設定する（54x）。 200≦Rx＜300のときには、Ｘ方向MTF演算器100XA（の
データセレクタ98）への選択指示信号RP1を、Ｃ入力を
出力に設定するもの（第14c図の係数に基づいた演算値
の出力を指示するもの）に設定する（56x）。 また、300≦Rxのときには、XMTF演算器100XA（のデー
タセレクタ98）への選択指示信号RR1を、Ｄ入力を出力
に設定するもの（第14d図の係数に基づいた演算値の出
力を指示するもの）に設定する（57x）。 そしてRAM3を読み出しにセットする（36x）。 また、ステップ70で、これと同様なロジックにより、
Ryに関しても縮少か拡大かを判定して、カウンタ44Yの
アップ／ダウンを指定し、Rsyの範囲を検出して、それ
に対応して、信号RR2を設定する。ステップ70は、ステ
ップ33x〜35x,51x〜57xおよび36xと同様なステップで構
成される。ただし、これらのステップ33x〜35x,51x〜57
xおよび36xの内容の、RsxをRsyと、d1をd2と、またRAM3
とRAM4と読み替えたものである。 次に出力ポートｇにＨをセットして（37）。アンドゲ
ート50をオン（ゲート開）とする。次にスキャナSCRお
よびプリンタPRTへＨレベルのスタート信号ATSを与える
（38）。 ATSがＨになったのに応答してスキャナSCRが画像読取
を開始し、ライン同期パルスLSYNC,データクロックDCLK
および原画像データをライン単位で順次にシリアルに出
力し、例えば奇数番ラインのデータがRAM1に書込まれ、
偶数番ラインのデータがRAM2に書込まれ、奇数番ライン
のデータがRAM1に書込まれているときに偶数番ラインの
データがRAM2より読み出され、偶数番ラインのデータが
RAM2に書込まれているときに奇数番ラインのデータがRA
M1より読み出される。すなわち第７図に示す形で原画像
データがラインバッファメモリRAM1,RAM2に書込まれ、
またそれから読み出される。 この画像読取の間、アドレスカウンタ48Xが、ライン
同期パルスLSYNCおよびそれ自身が発生するカウントオ
ーバ信号（指定倍率Rsx％の数値のカウントをする毎に
発せられる）により初期化され、それからデータクロッ
クDCLKをカウントアップする。これによりアドレスカウ
ンタ48XがRAM3に与えるアドレスは、ライン同期パルスL
SYNCが１パルス到来すると０になり、次にDCLKが１パル
ス現われる毎に順次に１大きい値になり、最大数Rsx−
１の次には、アドレスカウンタ48Xのアウントオーバに
よる初期化でまた０になり、またDLCKの到来毎に１大き
い値になる。ライン同期パルスLSYNCの一周期の間にこ
れが繰り返えされる。RAM3が読み出しに設定されている
ので、AiおよびBi,i＝０〜Rx−1,がｉ＝０から順次にRA
M3より読み出され、ｉ＝Rx−１まで読み出されるとまた
ｉ＝０から読み出されるという具合に、DCLKに同期して
順次に読み出され、Aiは信号ｃとしてインバータ41およ
び46に、Biはデータセレクタ28aに与えられる。 ｃ＝Ai＝Ｈ（縮少時でJi−Ji−１≦１、拡大時Ji−Ji
−１≧１）のときには、アンドゲート40,45がオフ（ゲ
ート閉）になるのでカウンタ39,44のカウント値が動か
ず、原画像データのサンプリングピッチ（Ｐ＝１）と同
じサンプリングピッテで変倍画像データがサンプリング
される。この期間では、画像倍率は１である。すなわち
変倍画像データは、原画像データとなる（間引いたり、
あるいは２度書きしたりしたものではない）。 ｃ＝AI＝Ｌ（縮少時でJi−Ji−１≧２、拡大時Ji−Ji
−１＜１）の場合には、縮少のときではカウンタ39,44
がアップカウントであるので、アドレスカウンタ38,43
がカウントアップするのと同じくカウンタ39,40がカウ
ントアップするので、DCLKの１パルスの到来でRAM1,2の
読み出しアドレスが２大きくなり、原画像データを１画
素飛びにサンプリングすることになる。拡大のときでは
カウンタ39,33がダウンカウントであるので、アドレス
カウンタ38,43がカウントアップするのと逆にカウンタ3
9,44がカウントダウンするので、DCLKが到来してもRAM
1,2の読み出しアドレスは動かず、原画像データの同一
画素のデータを繰り返してサンプリングすることにな
る。 以上のサンプリング動作により、指定倍率Rxに対応し
たピッチで原画像データがサンプリングされ、Bi＝Ｈ
（Ri≦0.5）のときには、データセレクタ80XAが、サン
プリングした原画像データのSijをOikとしBi＝Ｌ（Ri＞
0.5）のときには、データセレクタ80XAが、サンプリン
グした原画像データのSij＋１をOikとして出力する。こ
のようにサンプリングされた原画像データが、Ｘ方向MT
F演算器110XAで主走査方向のMTF補正される。 第1e図に示す副走査変倍演算器29においては、上述の
RAM3の読み出しを、データクロックDCLKのカウントでは
なく、ラインクロックLSYNCのカウントにした形で、RAM
より、データAiおよびBiが読み出されて、AiおよびBiが
サンプリング回路65Yに与えられる。これにより、副走
査方向においても、上述の主走査方向のサンプリングと
同様に画像データ（この場合、主走査方向の変倍処理を
した中間データ）のサンプリングが行われる。そしてサ
ンプリングされた画像データがＹ方向MTF演算器110Yで
副走査方向のMTF補正される。なお、このＹ方向MTF演算
器110Yの、データセレクタ（98に対応するもの）には、
前記データRR2が与えられる。 このように、副走査変倍演算器29では、RAM4に読み込
んでいる、Ry対応のデータAiとBiに基づいて画像データ
のサンプリングおよび変倍画像データの演算をし、か
つ、Ryに対応したデータRR2に基づいてMTF補正をするの
で、主走査方向の変倍画像データ演算およびMTF補正
と、副走査方向の変倍画像データ演算およびMTF補正と
は、それぞれ独立であり、RxとRyとが異っていても、そ
れぞれRxおよびRyに適合した形で行なわれる。 以上のように、第1a図に示す第１実施例では、前述の
の方法で変倍画像データを設定するようにしている。 第２実施例（第2a図および第2b図） 第２実施例の、主要部の、主に第１実施例と異る構成
部分を第2a図に示し、また第１実施例の処理制御動作と
異る部分のみを第2b図に示す。この第２実施例では、主
相変倍演算器28が、主走査方向変倍画像データ演算器80
XBと、第1d図に示す主走査方向MTF補正演算器110XAと同
一構成の主走査方向MTF補正演算器110XB（図示せず）で
構成されている。この第２実施例の、副走査変倍演算器
（図示せず）は、それぞれが１ライン分の画像データを
格納する２個のラインバッファ（図示せず）と、80XBと
同一構成の演算器（図示せず）でなる副走査方向変倍演
算器；および、第1e図に示すラインバッファ81Y,82Yお
よびYMTF演算器100Yの組合せと同一構成の副走査方向MT
F補正演算器（図示せず）で構成されている。要約する
と、第２実施例は、変倍処理演算器が第１実施例と異る
のみである。そこで、第２実施例の変倍処理演算器をこ
こで詳細に説明する。 第2a図において、主走査方向変倍画像データ演算器80
XBは、前述ので変倍画像データOikを演算する。すな
わち、第１表の４種の係数Ａと画像データSij（０〜6
3）とを乗算したデータがデータセレクタ28bの入力ポー
トａ〜ｄに印加される。なおこのａ〜ｄは第１表に右欄
のａ〜ｄにそれぞれ対応し、ａにはSijの全ビットすな
わちSijが、ｂには、Sijの上位５ビットと上位４ビット
のデータの和を示すデータが、ｃにはSijの上位５ビッ
トすなわち1/2Sijが、ｄにはSijの上位４ビットすなわ
ち1/4Sijが与えられる。 また、第１表の４種の係数Ｂと画像データSij＋１と
を乗算したデータがデータセレクタ28cの入力ポートａ
〜ｄに印加される。なおこのａ〜ｄも第１表の右欄のａ
〜ｄのそれぞれに対応し、ａには０を示すデータが、ｂ
にはSij＋１の上位４ビットすなわち1/4Sij＋１が、ｃ
にはSij＋１の上位５ビットすなわち1/2Sij＋１が、ｄ
にはSij＋１の上位５ビットと上位４ビットのデータの
和を示すデータすなわち3/4Sij＋１が与えられる。 データセレクタ28および28cの出力ＡおよびＢは、そ
れらに与えられる信号Biによって、入力ａ〜ｄのいずれ
か１つとされ、Biが０を示すデータのときには、入力ａ
が出力A,Bとされ、Biが１を示すデータのときには、入
力ｂが出力A,Bとされ、Biが２を示すデータのときに
は、入力Ｃが出力A,Bとされ、Biが３を示すデータのと
きには、入力ｄが出力A,Bとされる。このBiの値は第１
表に示されるものである。 加算器28dが、データセレクタ28bの出力Ａとデータセ
レクタ28cの出力Ｂの和を示すデータを変倍画像データO
ikとして出力する。 データセレクタ28bおよび28cの選択データBiはRAM3に
画像読取前に予め読み込まれているものである。 副走査方向変倍画像データ演算器（図示せず）は、演
算器80XBの入力端に、ラインバッファを２組シリアルに
接続し、それらのバッファの出力をパラレルに80XBに入
力する構成のものである。 この第２実施例（第2a図）のマイクロプロセッサ35の
変倍処理制御動作は、第1b図および第1c図に示す第１実
施例のものと略同様であるが、第1b図のステップ15x〜1
7xの、による変倍画像データ演算のためのデータBi設
定の代りに、第2b図に示すステップ41x〜50xの如く、
による変倍画像データ演算のためのデータBi（第１表の
もの）の設定をするようにしている。すなわち、ｉのそ
れぞれの値で演算した小数Riが、 0 ≦Ri＜1/8, 1/8≦Ri＜3/8, 3/8≦Ri＜5/8, 5/8≦Ri＜7/8,および、 7/8≦Ri＜１、 のいずれにあるかをステップ41x〜47xでチェックして、 ０≦Ri＜1/8のときはレジスタBiに０を示すデータを
セットし（42x）、 1/8≦Ri＜3/8のときはレジスタBiに１を示すデータを
セットし（44x）、 3/8≦Ri＜5/8のときはレジスタBiに２を示すデータを
セットし（46x）、 5/8≦Ri＜7/8のときはレジスタBiに３を示すデータを
セットする（48x）。 7/8≦Ri＜１のときには、Riを１に切り上げて、レジ
スタｊの内容を１大きい数に更新して（49x）、レジス
タBiに０をセットする。 このように設定したBiは、第１実施例と同じく、Aiと
共にRAM3に書込まれる。この他の変倍処理制御動作は、
第１実施例と同様であり、画像読取中には、このように
設定したデータBiがAiと共にRAM3より読み出されてデー
タセレクタ28bおよび28cに与えられる。これにより、加
算器28dの出力である変倍画像データOikは、前述の
（６）式で演算したものとなる。 以上に説明した処理はRyに対しても同様である。 第2c図に、第2a図に示す主走査方向変倍画像データ演
算器80XBの変形例を示す。この例では、ROM28gに、Sij
の０〜63,Sij＋１の０〜63,第１表に示す係数Ａの４種
および第１表に示す係数Ｂの４種をパラメータとして前
述の（６）式で演算した変倍画像データOikが、それら
のパラメータをアドレスとして格納されている。ROM28g
の読み出しアドレスは、データセレクタ27から出力され
るSij,Sij＋１およびBiで定められ、Biで特定される係
数ＡおよびＢ（第１表）と、Sij,Sij＋１で、（６）式
で演算した変倍画像データOikがROM28gより読み出され
る。 第３実施例（第3a図および第3b図） 第３実施例の、主要部の、主に第１実施例と異る部分
を第3a図に示し、また第１実施例の処理制御動作と異る
部分のみを第3b図に示す。この第３実施例では、主走査
方向演算器28が、主走査方向変倍画像データ演算器80XC
と、第1d図に示す主走査方向MTF補正演算器110XAと同一
構成の主走査方向MTF補正演算器110XC（図示せず）で構
成されている。この第３実施例の、副走査変倍演算器
（図示せず）は、それぞれが１ライン分の画像データを
格納する２個のラインバッファ（図示せず）と、80XBと
同一構成の演算器（図示せず）でなる副走査方向変倍演
算器；および、第1e図に示すラインバッファ81Y,82Yお
よびＹ方向MTF演算器100Yの組合せと同一構成の副走査
方向MTF補正演算器（図示せず）で構成されている。要
約すると、第３実施例は、変倍処理演算器が第１実施例
と異るのみである。そこで、第３実施例の変倍処理演算
器をここで詳細に説明する。 第3a図において、主走査方向変倍画像データ演算器80
XCは、前述ので変倍画像データOikを演算する。すな
わち、第２表の４種の係数Ａのそれぞれと原画像データ
Sij−１とを乗算したデータがデータセレクタ52に、第
２表の４種の係数Ｂのそれぞれと原画像データSijとを
乗算したデータがデータセレクタ53に、第２表の４種の
係数Ｃのそれぞれと原画像データSij＋１とを乗算した
データがデータセレクタ54に、また、第２表の４種の係
数Ｄのそれぞれと原画像データSij＋２とを乗算したデ
ータがデータセレクタ55に与えられ、データセレクタ52
〜55のそれぞれが、データBi（第２表）で特定される。
係数Ａ〜Ｄ（それぞれが４種：第２表）の一種で演算を
した値を示すデータを出力し、それらを加算した和が、
変倍画像データOikとして、加算器56より出力される。 なお、補数器57は、減算データ（−1/8）を加算デー
タに変換する（減算を加算に転換する）ためのものであ
る。 データセレクタ52〜55の出力Ａ〜Ｄは、それらに与え
られる信号Biによって、入力ａ〜ｄのいずれか１つとさ
れ、Biが０を示すデータのときには、入力ａが出力Ａ〜
Ｄとされ、Biが１を示すデータのときには、入力ｂが出
力Ａ〜Ｄとされ、Biが２を示すデータのときには、入力
ｃが出力Ａ〜Ｄとされ、Biが３を示すデータのときに
は、入力ｄが出力Ａ〜Ｄとされる。このBiの値は第２表
に示されるものである。 加算器56が、データセレクタ52〜55の出力Ａ〜Ｄの和
を示すデータを変倍画像データOikとして出力する。 データセレクタ52〜55の選択データBiはRAM3に、画像
読取前に予め読み込まれているものである。 この第３実施例（第3a図）のマイクロプロセッサ35の
変倍処理制御動作は、第1b図および第1c図に示す第１実
施例のものと略同様であるが、第1b図のステップ15x〜1
7xの、による変倍画像データ演算のためのデータBi設
定の代りに、第3b図に示すステップ41x〜50xの如く、
による変倍画像データ演算のためのデータBi（第２表の
もの）設定をするようにしている。すなわち、ｉのそれ
ぞれの値で演算した小数Riが、 0 ≦Ri＜1/4, 1/4≦Ri＜1/2, 1/2≦Ri＜3/4, 3/4≦Ri＜7/8,および、 7/8≦Ri＜１、 のいずれにあるかをステップ41x〜47xでチェックして、 ０≦Ri＜1/4のときはレジスタBiに０を示すデータを
セットし（42x）、 1/4≦Ri＜1/2のときはレジスタBiに１を示すデータを
セットし（44x）、 1/2≦Ri＜3/4のときはレジスタBiに２を示すデータを
セットし（46x）、 3/4≦Ri＜7/8のときはレジスタBiに３を示すデータを
セットする（48x）。 7/8≦Ri＜１のときには、Riを１に切り上げて、レジ
スタｊの内容を１大きい数に更新して（49x）、レジス
タBiに０をセットする。このように設定したBiは、第１
実施例と同じく、Aiと共にRAM3に書込まれる。 この他の変倍処理制御動作は、第１実施例と同様であ
り、画像読取中には、このように設定したデータBiがAi
と共にRAM3より読み出されてデータセレクタ52〜55に与
えられる。これにより、加算器56の出力である変倍画像
データOikは、概略で前述の（７）式で演算したものと
なる。副走査方向についても同様な処理となる。 第3c図に、第3a図に示す演算器80XCの変形例を示す。
この例では、ROM63に、Sij−１の０〜63,Sijの０〜63,S
ij＋１の０〜63,Sij＋２の０〜63,第２表に示す係数Ａ
の４種，係数Ｂの４種，係数Ｃの４種および係数Ｄの４
種をパラメータとして前述の（７）式で演算した変倍画
像データOikが、それらのパラメータをアドレスとして
格納されている。ROM63の読み出しアドレスは、データ
セレクタ27から出力されるSij−1,Sij,Sij＋1,Sij＋２
およびBiで定められ、Biで特定される係数Ａ〜Ｄ（第１
表）と、Sij−1,Sij＋1,Sij＋２で、（７）式で演算し
た変倍画像データOikがROM63より読み出される。 第４実施例（第４図） 第４実施例の、第１実施例と異る構成部分のみを第４
図に示す。この第４実施例は、サンプリング回路64およ
び65に特徴があるものであって、その他の部分は第１実
施例と同じであり、サンプリング回路64,65以外の部分
は、第2,3実施例と同じであってもよい。 第４図に示すサンプリング回路64は、RAM1を書込みに
指定しているとき（ａ＝H,b＝Ｌ）には、アンドゲート6
8と69がオフであって、アンドゲート67がオンであるの
で、アドレスカウンタ38を、DCLKでカウントアップす
る。すなわち、DCLKが１パルス到来する毎に、原画像デ
ータをRMA1に読込む。RAM1を読み出しに指定していると
き（ａ＝L,b＝Ｈ）には、アンドゲート67がオフであ
り、縮少（ｄ＝Ｈ）のときにはアンドゲート68もオフで
あって、 第５実施例（第3d図） 第3d図に本発明の第５実施例の要部を示す。第3d図
は、第3a図と異る部分のみを示す。この第５実施例は第
３実施例の変形例でもあり、前述の第（11）式に基づい
て、主走査方向の変倍画像データ演算およびMTF補正演
算を同時に行ない、しかも、副走査方向の変倍画像デー
タ演算およびMTF補正演算も同時に行なう。 まず主走査方向の演算処理を説明すると、この第５実
施例では、RAM1,RAM2には、その所要メモリ容量を少す
るため、それぞれ１ライン分の原画像データを読み書き
するようにしている。これらによっては、隣接画像デー
タをパラレルに同時に得ることができないので、演算器
28に、４個のラッチ251〜254を備えて、これらにより、
隣接５画素の画像データを得て、これらの画像データ
と、第３表に示す係数を用いて変倍しかつMTF補正した
データを得るようにしている。データセレクタ111は、
第（11）式の、Ｅ・Sij−２に、第３表の係数Ｅを乗じ
た４種の値の１つを出力し、データセレクタ112は、第
（11）式の、Ａ・Sij−１に、第３表の係数Ａを乗じた
４種の値の１つを出力し、データセレクタ113は、第（1
1）式の、Ｂ・Sijに、第３表の係数Ｂを乗じた４種の値
を１つを出力し、データセレクタ114は、第（11）式
の、Ｃ・Sij＋１に、第３表の係数Ｃを乗じた４種の値
の１つを出力し、データセレクタ115は、第（11）式
の、Ｄ・Sij＋２に第３表の係数Ｄを乗じた４種の値の
１つを出力する。４種のいずれを出力するかは、RAM4が
データセレクタ111〜115に与えるデータBiによって定ま
る。データセレクタ111〜115の出力は加算器116に与え
られて、加算器116が、第（11）式に、第３表の係数を
代入した演算値（ケースａ〜ｄの４種）のうちの、デー
タBiで指定される１つMikを出力する。この出力Mikは、
第（11）式および第３表に関連してすでに説明したよう
に、主走査方向に変倍処理し、しかも、倍率Ｒを変数と
し倍率Ｒ各値において最適なMTF補正がもたらされる演
算を折り込んだものである。 この第５実施例の、副走査変倍演算器29（図示せず）
は、第3d図に示す主走査変倍演算器28の、ラッチ251〜2
54のそれぞれをラインバッファメモリに置換したもので
ある。 第５実施例の他の構成は前述の第３実施例と同じであ
る。変倍処理動作は、前述の第３実施例のものと同様で
あるが、第1c図に示すステップ51x〜57xを省略したこの
となっている。 第５実施例では、変倍処理演算とMTF補正演算を同じ
演算式に集約しているので、それらを分離して演算する
場合よりも、演算に関するハードウエアが簡単になり、
しかも演算ステップが少くなっている。 効果 以上の通り本願発明では、原稿像に対す変倍画像デー
タのサンプリング密度に応じて、変倍後又は変倍前の画
像データに適正なMTF補正をするべく、指定された主走
査方向の倍率に応じて、倍率が高いほど、前記変倍前又
は変倍後の画像データに、強いMTF補正をし、その後、
前記主走査方向の倍率とは独立に指定された副走査方向
の倍率に応じて、倍率が高いほど、主走査方向にMTF補
正された画像データに対し、強いMTF補正を行なうの
で、変倍処理による画像劣化が低減する。
の他の画像処理装置等に用いる画像データの電気的変倍
方法に関する。 従来技術 第８図に、従来の画像読み取り装置の１つの外観を示
す。この画像読み取り装置は、複写機の上部を切り取っ
た様な形状である。コンタクトガラス２上に原稿が載せ
られ、これが原稿圧板３で押えられる。操作部４には、
読み取りスタートボタン，濃度選択キー等、数種のキー
と設定状態や動作状態等を表示する数種のディスプレイ
が備わっており、種々の機能の設定ができるようになっ
ている。スタートボタンを押すことによって読み取りを
開始し、画像信号を得ることができる。 第９図および第10図に、第８図に示す画像読み取り装
置の代表的な構成の、特に読み取り光学系を示し、第９
図は密着型イメージセンサを使用した場合の光学系を、
第10図は縮少型イメージセンサを使用した場合の光学系
を示す。なお、この他にも原稿が移動して光学系が固定
のものがある。 第９図に示すような密着型イメージセンサを用いる場
合、光学系は等倍光学系となる。蛍光灯５によってコン
タクトガラス２上の原稿面が照射され、その反射光８
が、セルホックレンズ６を通ってイメージセンサ７に入
る。イメージセンサ７は、原稿幅（第９図では奥行き方
向、すなわち主走査方向Ｘ）と同じ又はそれ以上の幅を
持ち幅方向１ラインの画像データが一度に読み取られ
る。 １ラインのサンプリング数およびサンプリングピッチ
Pxは、イメージセンサの画素数によって決まる。１ライ
ンのデータを読み終わると、蛍光灯5,セルホックレンズ
6,イメージセンサ７を一体とするキャリッジ９が矢印
（副走査方向Ｙ）の方向に駆動され、次のラインが読ま
れる。なお、副走査方向Ｙに連続してキャリッジ９を駆
動する態様もある。ライン間のピッチPyは、キャリッジ
９の速度，センサー７の電荷蓄積時間等によって決る
が、通常は、前述のサンプリングピッチPyと同じに設定
される。 第10図に示すように縮少型イメージセンサを用いる場
合は、レンズ14によって、光学像の原稿幅がイメージセ
ンサのサイズに合うように、縮少される。第10図ではミ
ラーを３枚使用しているが、２枚構成あるいは５枚構成
なども考えられる。主走査方向Ｘの読み取りに関して
は、密着型センサーを使用したときと、同じである。副
走査方向Ｙには、蛍光灯10と第１ミラー11を一体にした
第１キャリッジと、ミラー12および13を一体とする第２
キャリッジとが各々独立して、コンタクトガラス板２上
の原稿からレンズ14までの光路長が一定となるように駆
動される。 ここで、従来の変倍方式は、主走査方向Ｘに関して
は、光学系の光路長を変えて縮少率を変化させることに
より行ない、副走査方向Ｙに関しては、移動体の速度を
変化させることで行なっていた。しかし、この方法は、
第９図のような密着型のセンサーを用いる場合採用でき
ない。 また、第10図に示す縮少型センサーの場合でも、レン
ズ14やセンサー７の位置を変える移動量が大きい割に変
倍率があまり変わらないなど、変倍率の範囲が構造的に
制限されたり、また、レンズ14,センサー７の移動精度
および位置調整機構などに、精密な機構を用いなければ
ならず、粗い機構では、読取画像が変形するなどの大き
な問題があった。 これらの従来の問題を考えて、最近では光学変倍の変
わりに、等倍読み取りデータから、変倍後のデータを予
測算出して変倍画像データを得る画像処理、いわゆる電
気的変倍が使われるようになってきた。 しかし、現在提案されている電気的変倍は、変倍の精
度に問題があったり、精度よく変倍すれば、ハードウェ
アが複雑になり、１％きざみ等のいわゆるズーム変倍
や、広範囲の変倍率に対応することが難かしかったりす
る問題があった。 また、画像をスキャナで読むと、読取データで表わさ
れる画像の空間周波数特性が変わり、画像が劣化する。
そこで従来は、読取画像データを所要の段階でMTF（Mod
ulation Transfer Function）補正（概略でボケ画像の
修復）を行なう。これは例えば、第13a図に示すように
係数パターン（フィルタ）を定めて、例えば第13b図に
示す注目画素データOik（ここでは濃度を示すデータ）
を、 Mik=Y・(Oi-1k)+V・(Oik-1)+W・(Oik+1)+Z・(Oi+1k)+X・(Oik) なるデータMikに補正する。ここで、注目画素とは、MTF
補正を施す処理を行なう対象画素を意味し、注目画素を
順次に次の画素にづらしながら、各画素につき上述の補
正演算を行なう。 補正係数Ｖ〜Ｚ（フィルタ係数）は、例えば第14b図
に示すような値とされる。これらの補正係数は、原画像
データの空間周波数特性（サンプリング密度）に対応し
た適値があるので、通常、スキャナの原画像サンプリン
グ密度に対応した値に設定されている。 したがって、変倍時の新サンプリング周波数（原画像
対応での変倍画像データのサンプリング密度）に対して
は、適正なMTF補正特性が異なるものとなり、補正係数
Ｖ〜Ｚを変える必要がある。特に、後述の本願発明の実
施例のように、50〜400％の広範囲な変倍範囲に、等倍
時の補正係数（第14b図）をそのまま適用させるのはむ
つかしい。 これを無視して、同じ補正係数（第14b図）で縮小倍
率や拡大倍率でMTF補正を行なうと、拡大時にMTF補正に
よる画像エッジの強調のしすぎで、画像の振動現像（縞
模様）が起こる。また、主走査方向と副走査方向で異っ
た倍率で変倍するときには、各方向で最適なMTF補正係
数が異るため、一種のMTF補正を行なうのみでは、適正
なMTF補正値が得られない。 目的 本発明は、広範囲の変倍率で原画像を変倍しても、適
正なMTF補正をすることを目的とする。 構成 原画像を所定のサンプリング密度で読み取ることによ
り等倍読み取りの原画像データを得て、指定された倍率
に応じて原画像データから、倍率対応のサンプリング密
度の変倍画像データを算出する、画像データの電気的変
倍方法において、 前記変倍画像データのサンプリング密度に応じて、変倍
後又は変倍前の画像データに適正なMTF補正をするべ
く、指定された主走査方向の倍率に応じて、倍率が高い
ほど、前記変倍前又は変倍後の画像データに、強いMTF
補正をし、その後、前記主走査方向の倍率とは独立に指
定された副走査方向の倍率に応じて、倍率が高いほど、
主走査方向にMTF補正された画像データに対し、強いMTF
補正をすることを特徴とする画像データの電気的変倍方
法。 これによれば、広範囲の変倍率で原画像を変倍して
も、適正なMTF補正をすることができる。 本発明の他の目的および特徴は、図面を参照した以下
の実施例の説明より明らかになろう。 〔実施例〕 まず本願発明の実施例で実行する変倍の基本思想を説
明する。たとえば、第９図あるいは第10図に示す画像読
取装置で得る画像データ（以下、原画像データという）
は、主走査方向Ｘの画素数をＮとし、副走査方向Ｙの画
素数をＭとすると、画像データの原画像対応の分布は、
第11図のように考えることができる。第11図で主走査方
向にＲ％の倍率が変倍すると〔Ｎ×R/100〕個の新デー
タ（以下変倍画像データという）ができることになる。 ここで、代表的な変倍アルゴリズム３つの方法につい
て述べておく。ここでは、電気的変倍は主走査方向のみ
としているため、以下の説明もそれに準ずる。 まず、どの方式でも変倍後の新サンプリング点０の位
置を認識し、新サンプリング点０の周囲数画素の旧サン
プリング点の原画像データ及びそれらの距離を求める必
要がある。 第12図に示すように、新サンプリング点０が原画像デ
ータのsijとSij＋１との間にあり、それぞれと０の距離
がr1,r2であるとし、原画像データのサンプリングピッ
チをＰとする。 最近接画素置換法 ０点の変倍画像データとして、０点に最も近い位置の
原画像データを設定する方法であり、第12図で r1≦r2 ならば Oik＝Sij r1＞r2 ならば Oik＝Sij＋１ というようにおきかえる方法である。すなわち、変倍画
像のサンプリング点０に最も近い原画像のサンプリング
点の画像データを、該点０の変倍画像データOikとす
る。Oikは、ここでは濃度を示すデータである。 近接画素間距離線形配分法 ０と原画像データの隣接画素間の距離に応じて濃度レ
ベルを配分する方法である。第12図で変倍画像データOi
kは、 Oik＝（１−r1/P）Sij＋（１−r2/P）Sij＋１ …（１） より求める。 ３次関数コンボリューション法 第５図に示すような補間関数ｈ（γ）によって、補間
計算を行なう。ｈ（γ）は、サンプリングピッチＰで現
格化されたγに対して下式のように近似される。 ｈ（γ）＝１−2|γ|2＋｜γ|3 ０≦｜γ｜
≦１ ｈ（γ）＝４−8|γ|2＋5|γ|2−｜γ|3 １≦｜γ｜
≦２ ｈ（γ）＝０ ２≦｜γ｜ …（２） このｈ（γ）を使って変倍画像データoijは、 Oik=〔h(1+r１/P)Sij-1+h(r１/P)Sij +h(r２/P)Sij+1+h(1+r２/P)Sij+2〕 /〔h(1+r１/P)+h(r１/P)+(r２/P) +h(1+r２/P) …（３） 上記，，の他にも、近接画素距離反比例法、近
接画素面積配分法などの方法があるが、比較的に類似
しているのでここでは、上記，，を代表例と考え
る。 これらの方法はすべて比較的古くから知られており、
主にコンピュータ画像処理分野で実用化されていた。 コンピュータ画像処理など、画像データを一担頁メモ
リ等の高容量メモリに格納した後変倍処理するような場
合はこれらの方法は、簡単に利用できるが、頁メモリを
持たず専用のハードウェアでこれらの処理を行なうため
には、種々制限がでてくる。 デジタルコピアや、ファクシミリ等で読み取り時に変
倍を行なう場合は、ラスター走査（ライン単位）で入力
されたデータを変倍処理後もラスター走査（ライン単
位）で行なう必要があり、また、データクロック（画素
同期パルス）は、どんな倍率でも一定である必要があ
る。 つまり、変倍処理後のデータは、光学的な変倍を行な
ったのと同じ形式、同じスピードでなくてはならない。
すなわちリアルタイム処理を要する。 このことは、デジタルコピアシステム、あるいはファ
クシミリシステム全体として、変倍を考えられる場合
は、異ってくる。 たとえば、プリンターの印字速度を変倍時変えること
ができたら、変倍後のデータクロックも変えることがで
きる。また、伝送を行なうようなシステムでは、変倍後
のラスター走査データでなくてもよい。 しかし、読み取り装置として、あるいは変倍処理を独
立させて変倍を考える場合は、前記のような、ラスター
走査処理の制限がつく。 以後に説明する本発明の実施例は、これらの制限を受
ける読み取り装置に適用可能な変倍装置である。 第６図および第７図は、この制限を満たす変倍前デー
タ及び変倍後データのタイムチャートの例である。これ
らにおいて、LSYNCは、水平周期信号（ライン同期パル
ス：副走査同期パルス）で、この信号１周期の間に主走
査方向１ラインの画像データを読み取る。DCLKは、デー
タクロック（画素同期パルス）である。第６図に示すタ
イミングで、変倍前データ（画素単位）Ｙが、LSYNCの
周期内に、Si0〜SiNまで、DCLKに同期して変倍処理部に
入力されるとする。その結果、変倍処理されたデータＺ
が出力されるが、出力は、データＹより遅れてもよい
が、必ずDCLKに同期しなくてはならない。また、遅れ時
間（t2−t1）は、特に制限はないが、ライン間で変化し
てはならず、t2及びt1は常に一定でなければならない。
また、ライン単位でのデータの入出力においても、第７
図のように、ラインバッファメモリRAM1,RAM2の読出し
データ（入力）は書込データ（出力）より遅れてもかま
わない。 とにかく、最も重要で、最も困難なことは、どんな倍
率でも、変倍画像データをDCLKに同期させることであ
る。 数種類の固定倍率での変倍ならば、このような要求を
比較的容易に実現しやすいが、特に最近の複写システム
等では、広範囲の変倍率、そして、ズーム変倍といわれ
る１％程度の小きざみな倍率変動が要求されており、デ
ジタルコピアやファクシミリ等でもこれらの要求に答え
る必要がでてきた。したがって、先に挙げた変倍方法を
実際に適用する上で、前述の要求を満すのがむづかしく
なっている。 第1a図に本発明の第１実施例を、第2a図に第２実施例
を、第3a図に第３実施例を、また第４図に第４実施例
を、更に、第3d図に第５実施例を示す。まず、これらの
実施例の概要を説明する。 第1a図を参照すると、第1a図に示す装置（ただしプリ
ンタPRTは除外する）は、デジタルコピア用としても、
ファクシミリ用としても使用できる読み取り装置であっ
て、第８図に示す外装に組込まれているものである。そ
のスキャナSCRは、A3原稿を400dpi（画素数／インチ）
の密度、６ビット／画素（64階調）で読み取り、シェー
ディング補正,MTF補正等を行なって、この６ビット原画
像データを、プリンター用あるいは伝送用に“1"か“0"
の２値信号／画素に変換して出力する装置である。な
お、これらの読み取り密度及び階調数は一例であり、40
0dpi、64階調でなくてもよい。 原稿面DOCを光源５の光によって照射し、その反射光
を、A3原稿横方向（297mm）を400dpiで読むため、5000
画素のイメージセンサ７が受ける。 イメージセンサ７で原稿DOCの光信号が電気信号に変
換され、増幅器22で所定のレベルの信号に増巾される。
次に、この濃度によって電圧レベルの異なるアナログ信
号は、A/D変換器23で６ビットのデジタル信号、すなわ
ち画像データに変換される。 次に、5000画素のセンサ７の各素子の感度のバラツキ
及び、A3原稿横方向での光源５の照度ムラを補正するシ
ェーディング補正が、回路24で行なわれる。 変倍処理は、第1a図に示す実施例においては、このシ
ェーディング補正のあとに行なう。すなわち主走査方向
変倍演算器28で主走査方向Ｘの変倍処理をし、続いてこ
の変倍処理の直後に主走査方向ＸのMTF補正を実行し、
次いで副走査変倍演算器29でまず副走査方向Ｙの変倍処
理をし続いて副走査方向ＹのMTF補正を行なう。これら
の変倍処理は、シェーディング補正回路24の前や、MTF
補正（29）のあとに行なうことも可能である。 演算器28による主走査方向Ｘの変倍処理およびMTF補
正のあと、回路29で副走査方向Ｙの変倍処理およびMTF
補正を行ない、そのあと変倍画像データを、２値化回路
30であるスレッシュレベルによって“1"か“0"かに２値
化し、プリンターPRT（あるいは伝送処理部）へ出力す
る。又は、階調処理器31で、中間調表現がある“1"か
“0"かに変換してプリンタPRT（あるいは伝送処理部）
へ出力する。なお、第1a図にはプリンタPRTに出力する
態様を示している。 このような画像データの流れの中で主走査方向Ｘの変
倍処理およびMTF補正は、第1a図においては、概略でパ
ラレル６ビットのラッチ25〜演算器28,マイクロプロセ
ッサ35,RAM3およびサンプリング回路64,65で構成される
変倍処理装置で実行される。 この変倍処理装置28および29はそれぞれ、変倍後の新
サンプリング点ｉの位置を決める機能、新サンプリング
点ｉ周辺の原画像データ位置ｘおよびｙの原画像データ
を摘出する機能、及び新サンプリング点ｉと、摘出した
原画像データ位置ｘおよびｙ（Ji）との距離を摘出デー
タとより、変倍画像データを計算する機能、ならびに変
倍画像データをMTF補正する機能を有する。主走査方向
変倍演算器28の構成は第1d図に示す。 副走査方向Ｙの変倍処理およびMTF補正は、副走査変
倍演算器29が行なう。副走査変倍演算器29の構成は第1e
図に示す。 第1a図において、まず、ラッチ25,データ分配器26,ラ
インバッファメモリとしてのRAM1,RAM2およびデータセ
レクタ27は、将来、サンプリング点ｘを決定して画像デ
ータを摘出し、変倍画像データの演算を行なうとき、変
倍画像データ演算に参照する複数個の原画像データを一
度にとり出すために、補正方法によって周辺２画素によ
る補間法（第1a図，第2a図および第４図に示す実施例）
では２画素ごとに、周辺４画素による補正法（第3a図の
実施例）では４画素ごとにまとめておくところである。 例えば、第12図で新サンプリング点ＯがSijとSij＋１
の間にある場合、データセレクタ27より、SijとSij＋１
を（第1a図，第2a図および第４図に示す実施例）あるい
はSij−1,Sij,Sij＋1,Sij＋２を（第3a図の実施例）一
度にとり出すということである。 ここで前述した方式及びが周辺２画素による補間
法（第1a図，第2a図および第４図に示す実施例）、方式
が周辺４画素による補間法（第3a図の実施例）であ
る。 具体的な方法は、データクロックDCLKに同期して順次
入力される原画像データＹ（第６図）をDCLKにてラッチ
25にメモリ（DCLK1パルス周期の遅延メモリ）すること
により実施できる。２画素なら１段のラッチ25（第1a
図，第2a図および第４図に示す実施例）、４画素なら３
ラッチ251〜253（第3a図の実施例）によって実現可能で
ある。 次にラインメモリ用のRAM1およびRAM2であるが、ここ
は、２画素（第1a図，第2a図および第４図に示す実施
例）あるいは４画素（第3a図の実施例）のまとまりを50
00コ格納するメモリで入力，出力で２段構成とし、一方
（RAM1）が入力のときは、もう一方（RAM2）は出力、１
つのラインが終わると入出力を逆にするという構成であ
る。これは、ライン同期パルスLSYNCで反転動作をする
Ｔフリップフロップ36の出力ａをデータ分配器26に与え
て、ａがＨのとき、データ分配器26をＡ出力としてRAM1
を書込（Ｗ）に指定し、もう１つの出力ｂをデータセレ
クタ27に与えてｂがＬのとき、データセレクタ27をＢ出
力としてRAM2を読出し（Ｒ）とすることにより行なわれ
る。 このラインメモリRAM1,RAM2のアドレスであるが、入
力時（書込）は、DCLK周期でカウンタ38,43をカウント
アップして得られるアドレスをそのまま使用するが、出
力時（読出）、このアドレスを変化させる。出力時のア
ドレスがすなわち変倍画像データのサンプリング点ｉ直
前の原画像データサンプリング位置ｘ＝Jiである。 変倍画像データのサンプリング点ｉが、ある時、Sij
とSij＋１の間にあり、その次のサンプリング点が、も
う一度SijとSij＋１の間にある時は、読出しアドレスカ
ウンタを止め、Sij＋２とSij＋３の間に移ったときは、
読出しアドレスカウンタは２つ進め、Sij＋１とSij＋２
の間に移ったときは、読出しアドレスカウンタを通常通
り１つ進める。 拡大時（Rx≧100）は、該カウンタを１つ進める動作
と、該カウンタを止めておく動作によって新サンプリン
グ点の位置を決める。縮少時（Rx＜100）は、該カウン
タを１つ進める動作と２つ進める動作の組合せによって
位置を決める。縮少は本装置では50％までで考えている
ので、該カウンタは１つ進めるか２つ進めるかで良い
が、50％より小さな縮少のときは、３つ以上進める場合
もあり得る。 どこで、読出しアドレスカウンタをいくつ進めるかと
いう情報は、倍率Rx％によってマイクロプロセッサ35で
予め計算されている。変倍画像データのサンプリング点
ｉの直前の原画像データ位置ｘは、スタート位置を０と
し、原画像のサンプリングピッチをＰを１とし、倍率を
Rx（％）とすると、 100i/Rx＝Ji＋Ri …（４） i＝0,1,2,3,・・・ Ji:整数,Ri:小数 の整数Jiとなる。 すなわち、サンプリング点ｉがSijとSij＋１の間にあ
るとすると、原画像データのサンプリング位置ｘはJiと
なる。そこで、ｉの増加とともに、100i/Rxの整数部Ii
が１つ増えるときは、読出しアドレスカウンタも１つ進
め、ｉの増加で100i/Rxの整数部Jiが２つ増えるとき
は、該カウンタも２つ進め、100i/Rxの整数部Jiが１つ
も進まない場合は、該カウンタも進めないようにすれば
よい。また、100i/Rxの小数部RiはSijとｉ対応位置Ｏと
の距離γ１になる。この距離データγ１は後の変倍画像
データ演算で使うことになる。 マイクロプロセッサ35は、上記（４）式でｉ＝０〜Rx
−１までを計算する。すなわち、ｉ＝０での（４）式の
演算による整数J0および小数R0,i＝１での（４）式の演
算による整数J1および小数R1,i＝２での（４）式の演算
による整数J2および小数R2,・・・,i＝Rx−１での
（４）式の演算による整数JR-1および小数RR-1を演算す
る。このようにｉ＝０〜Rx−１までのみの整数Jiおよび
小数Riのみを演算すると、これを原画像データのライン
長全体に適用できる。すなわち、すべての場合で、変倍
画像データのサンプリング点はRxコ毎の周期になるた
め、ｉ＝Rxにはｉ＝０の値を、ｉ＝Rx＋１ではｉ＝１の
値を、ｉ＝Rx＋２ではｉ＝２の値を、・・・、以下同様
に割り当てればよい。 副走査方向の処理でも、変倍率Ryで同様にJiおよびRi
を演算して、サンプリングラインを設定すればよい。 本発明の後述の全実施例では、ｉ＝０〜Rx,Ry−１のJ
iおよびRiの計算は、読み取り動作開始より前に、倍率R
x,Ry（％）が指定されたときに行なわれ、Rx対応と、Ry
対応の、JiおよびRiが、ハードウェアにマッチした形の
データAiおよびBiに変換されてRx対応のものはRAM3（第
1a図）に、Ry対応のものはRAM4（第1e図）に書き込まれ
る。画像読取が開始されると、すなわち変倍処理時に、
データクロックDCLKと同期してｉを１づつ大きい値に変
更して、ｉ対応のデータ（Ai,Bi）がRAM3より読み出さ
れ、ライン同期パルスLSYNCと同期してアドレスを１づ
つ大きい値に変更して第ｉライン対応のデータ（Ai,B
i）がRAM4より読み出される。 なお、別の実施態様として、上記計算を行なう専用の
マイクロプロセッサ、あるいは演算手段を設け、変倍処
理と並行してデータクロックDCLKと同期して（４）式を
計算し、またライン同期クロックLSYNCと同期して
（４）式を計算し、100i/Rx,Ryの整数部Jiすなわち原画
像データサンプリング位置ｘ、および、ラインサンプリ
ング位置ｙ、をそのままアドレスとし、小数部Riを、変
倍画像データ演算用パラメータである距離データr1とし
て使うようにしてもよい。 次に、ラインバッファRAM1,RAM2からの原画像データ
の読出しと、変倍画像データ演算との関係を説明する。 第1a図，第2a図および第４図に示す実施例は、２画素
の原画像データSijとSij＋１とRiに基づいて変倍画像デ
ータを演算（又は）するものである。ラインメモリ
RAM1とRAM2には、６ビットの原画像データを、ライン単
位で交互にそのままDCLKに同期させて入力し、この入力
において、ラッチ25でSijを得ると共に、ラッチ25を介
さないでSij＋１を得て、それぞれ６ビットのSijとSij
＋１を並べて12ビットデータとして１ワード12ビットの
データをライン単位で、RAM1とRAM2に交互に書込み、一
方を書込みにしているときに他方から１ワード（12ビッ
ト）単位でデータを読み出すので、演算器28には、一度
にSij（６ビット）とSij＋１（６ビット）が与えられ
る。 第3a図の実施例では、３段のラッチ251〜253を有し、
それらのラッチデータSij−1,SijおよびSij＋１とラッ
チを介さないデータSJi＋２が、各６ビットでパラレル2
4ビットのワードに組合されて、RAM1およびRAM2に書込
まれ、パラレル24ビット同時にそれらより読み出され
る。したがって、演算器28には、一度にSij−１（６ビ
ット）,SiJ（６ビット）,Sij＋１（６ビット）およびSi
j＋２（６ビット）が与えられる。 なお、ラッチ25,251〜253をデータセレクタ27と演算
器28の間に介挿して、RAM1,2には、６ビットデータのみ
一ライン分を読み書きするようにしてもよい。このよう
にすると、一ライン分の変倍画像データの送出が、１画
素分（第1a図対応の場合）又は、３画素分（第3a図対
応）遅延するが、RAM1,RAM2のメモリ容量が、いずれの
場合でも、それぞれ６ビット×１ライン画素数で済むこ
とになる。したがって、数画素分の遅延ずれが問題とな
らない使用態様において、ラインバッファメモリ容量を
少くする上で効果がある。 ここでRAM1が書込状態（ａ＝H,b＝Ｌ）の時は、通常
動作でDCLKを周期にアドレスカウンタ38が進んでいくよ
うになっているが、RAM1が出力状態（ａ＝L,b＝Ｈ）の
ときの、原画像データのサンプリング位置ｘ（Ji）の画
像データ読出しのための、読出しアドレスの設定方式に
ついて説明する。 まず、第１の方法は、アドレスカウンタへのカウント
クロック周波数を変えてしまう方法である。データクロ
ックDCLKの周波数をf0とすると、Ｒ％変倍時の周波数fR
は、 fR＝f0・100/R （Hz） …（５） となる。 この方式では、f0に対するfRのズレが、原画像と変倍
画像のサンプリング点のズレそのものになるので、正確
かつ確実である。RAM1,2の読み出し時、アドレスカウン
タをfRで動かし、RAM1,2の出力を再びDCLKでサンプル
（ラッチ）することによって、所望の合成データを得る
ことができる。この方法であれば、先に述べた（４）式
の計算結果で整数Jiについての情報は不要となる。しか
して、この態様では、変倍率Rx％を例えば50〜400％と
し、Rxの最小単位を１％とすると、350組のパルスfR＝f
0・100/Rxが必要となる。これは専用のマイクロプロセ
ッサで作成する。 第２の方法は、まず、前述の（４）式の計算結果で整
数Jiに注目し、前の変倍画像データサンプリング位置Xi
−１と今回のサンプリング位置Xiとで、 （１）縮少時 整数部が１つ増加している（Ji−Ji−１＝１）とき Ai
＝Ｈ 整数部が２つ増加している（Ji−Ji−１＝２）とき Ai
＝Ｌ （２）拡大時 整数部が１つ増加している（Ji−Ji−１＝１）とき Ai
＝Ｈ 整数部が増加していない（Ji−Ji−１＝０）とき Ai
＝Ｌ なる整列〔Ai〕を、ｉ＝０〜Rx−１まで定義し、RAM3
（第1a図）に書き込んでおく（読み取り前）。同様に、
副走査方向についてもｉ＝０〜Ry−１まで演算してRAM4
（第1e図）に書込んでおく。これは第1a図，第2a図，第
3a図，第3d図および第４図の実施例のすべてに共通であ
る。 そして、第４図の実施例では、カウントパルスとし
て、データクロックDCLKと、DCLKの２倍の周波数のパル
ス2DCLKを用意する。変倍画像データ演算のとき、AiはR
AM3から読み出し、読み出しはｉ＝０〜Rx−１をくりか
えし読み出す。この第４図の実施例では、縮少時（Rx＜
100）は、ラインメモリ（RAM1又はRAM2）の読出しのた
めのアドレスカウンタ（38又は43）のカウントパルス
は、 Ai＝Ｈのとき DCLK Ai＝Ｌのとき 2DCLK になるように切り替える。拡大時（Rx≧100）は、アド
レスカウンタ38又は43のカウントパルスは、AiとDCLKの
AND（論理積）とすることによって、Ai＝Ｈのときカウ
ントアップ、Ai＝Ｌのときカウントせず、のようにす
る。以上は、副走査方向の指定倍率Ryについても同様で
ある。 本発明の全実施例は、RAM3およびRAM4を有し、RAM3お
よびRAM4は、マイクロプロセッサ35で計算したRxおよび
Ryに関する（４）式の結果に基づく前述のAiを格納す
る。これらのRAM3およびRAM4には、更に、各実施例で異
るデータBiをも格納する。Biの内容は後述する。 このように、画像読取前にRAM3およびRAM4にAiを格納
しておき、画像読取中にRAM3よりデータクロックDCLKに
同期して、またRAM4よりラインクロックLSYNCに同期し
て、AiおよびBiを読み出して、Aiに基づいて主走査方向
Ｘの読出しアドレスを設定すると、RAM1およびRAM2よ
り、同時に隣接データSijとSij＋１が（第1a図，第2a図
および第４図の実施例）、又は同時に隣接データSij−
1,Sij,Sij＋1,Sij＋２が（第3a図の実施例）、読み出さ
れることと相伴って、後述するように、変倍画像データ
を演算する演算器28,29の構成が簡単になる。なお、RAM
4より読み出したデータAiでは副走査方向Ｙのラインデ
ータの摘出位置を定める。 第４図の実施例のカウントパルスの切換方式では、拡
大時（Rx,Ry≧100）、Ai＝Ｌのとき、カウンタ38,43のE
NABLE端子をＬにして、カウントをストップさせてもよ
い。 第３の方法は、第1a図に示す実施例で実行するもので
ある。アドレスカウンタ38,43自身は、データクロックD
CLKによるカウントアップを続ける。そしてアドレスカ
ウンタ38,43と別にもう１つこちらはアップダウンカウ
ンタ39,44を設け、拡大時（Rx≧100）はダウン指定し、
縮小時（Rx＞100）は、アップ指定する。そしてこのア
ップダウンカウンタ39,44は、Ai＝Ｌのときだけカウン
トするように、DCLKとAiのAND（論理積）を入力する。 これによって、例えば縮小時、まず最初のAi＝Ｌでア
ップダウンカウンタ39,44を１にし、加算器37,42で、ア
ドレスカウンタ38,43の値に１をたして、RAM1,RAM2の読
出しアドレスとする。更に、次のAi＝Ｌでアップダウン
カウンタ39,44を２にして、アドレスカウンタ38,43のカ
ウント値とたす、というようにしてサンプリング点の位
置ｘ（Ji）を決めていく。拡大の場合は、読出しアドレ
スをシフトせずに読み出す必要があり、このときアドレ
スカウンタ38,43はカウントアップするのでこれを補償
するため、逆にAi＝Ｌで１つずつ引いていくように、ア
ップダウンカウンタ39,44を減算していく。 副走査方向のサンプリング位置指定も上記と同様であ
る。 次に主走査方向の変倍画像データ（Ｘ変倍画像デー
タ）演算について説明する。なお、副走査方向の変倍画
像データ演算（Ｙ変倍画像データ演算）も同様である。
第1a図に示す実施例は、前述のの方法を実行するもの
であり、第2a図に示す実施例は前述のの方法を実行す
るものであり、また第3a図に示す実施例は前述のの方
法を実行するものである。これらの方法の実行手段を説
明する。 最近接画素設定法（第1a図の実施例） この方式の演算方法は比較的簡単である。第５図でSi
jとSij＋１のうち変倍画像データサンプリング位置ｉ
（第12図で０）に近い方を選択するようにすればよい。
（４）式に基づいて整数Jiおよび小数Riを、マイクロプ
ロセッサ35で演算してとき、小数Riすなわち０とSijと
の距離r1/P（Ｐは原画像データのサンプリングピッチで
あり、実施例ではＰ＝１）が0.5以下ならばSijを選択
し、0.5より大きければSij+1を選択するようにすればよ
い。 第1a図に示す実施例では、マイクロプロセッサ35が、
JiおよびRiを演算しかつ前述のAiを演算したときに、r1
/Pが0.5以下ならばBi＝Ｈとし、0.5より大きければBi＝
Ｌとする整列Biをも演算して、BiをAiと共に、RAM3の同
じアドレスに書き込む。これは画像読取前の処理であ
る。画像読取が開始されると、データクロックDCLKに同
期して、RAM3よりAiおよびBiを読み出して、Biをセレク
ト信号として、Bi＝ＨでSijの選択を、Bi＝ＬでSij＋１
の選択を、この実施例では演算器28のデータセレクタ80
XA（第1d図）に与える。 近接画素距離線形配分法（第2a図） この方式は、より複雑になる。前述の（１）式の計
算を行わなくてはならないためである。この場合問題と
なるのは、距離r1/Pあるいはr2/Pの精度である。小数点
第１位まで、つまり、0.1きざみ程度で考えれば良いか
もっと細かく見る必要があるか、あるいはＰを４分割し
た程度すなわち0.25きざみくらいでも良いかということ
である。この問題は、デジタルコピアシステムとしてあ
るいはファクシミリシステムとして、どこまで精度が必
要かという問題であり、デジタルコピアやファクシミリ
システムでの、所要画像品質に対応する。演算処理から
見れば、r1/P,r2/Pが、２のべき乗の逆数であるので好
ましい。これは、1/2,1/4,1/8,等の演算は、対象データ
のビットシフトのみで可能であるからである。そこでま
ず（４）式の演算結果より、Ri＝r1/Pを0.25（1/4）き
ざみに分ける。すなわち、Riの最小単位を1/8として、R
iの領域区分を1/4とする。一例として、次のように分け
てみる。 0 ≦r1/P＜1/8のとき、Ri＝r1/P＝０ ,Bi＝０ 1/8≦r1/P＜3/8のとき、Ri＝r1/P＝1/4,Bi＝１ 3/8≦r1/P＜5/8のとき、Ri＝r1/P＝1/2,Bi＝２ 5/8≦r1/P＜7/8のとき、Ri＝r1/P＝3/4,Bi＝３ ここで、7/8≦r1/P＜１のときは、０とSij＋１とが同
じ位置ということになるので、そういう分類を作ってBi
＝４とする方法もあるが、この場合にはBiに３ビットが
必要になるので、ハードウエア構成上からは、この場合
ｘを１つ繰り上げ、整数Jiを１つ大きい値とし、小数Ri
を０にして、０がSij＋１とSij＋２の間にあって、Bi＝
０とするのが、Biが２ビットの信号で済むので好まし
い。上記と同様に、このBiをAiと共に、RAM3の同じア
ドレスに書き込む。 この方式を実施する第2a図において、４つに分けた距
離（Bi＝０〜４）によって、 Ａ・Sij＋Ｂ・Sij＋１＝Oik …（６） ただし、Ａはr1/Pに対応する係数， Ｂはr2/Pに対応する係数， Sij,Sij＋１は６ビットデータの内容， Oikは変倍画像データ（６ビット）の内容、 のＡとＢとが決まるため、第2a図のＸ方向変倍画像デー
タ演算器80XBで、４通りのＡ・SijとＢ・Sij＋１を計算
し、そのうち１つつづをBi対応でデータセレクタ28b,28
cで選択し、加算器28dでたして、変倍画像データOikを
得る。 第2a図に示す実施例では、Biに対応する係数Ａおよび
Ｂは次の第１表に示すように設定している。 1/2,1/4など２のべき乗の逆数は、信号線のビットシ
フトのみで得られるため、ハード構成が非常に楽にな
る。 第2a図に示すＸ方向変倍画像データ演算器80XBの変形
例を第2c図に示す。第2c図に示すＸ方向変倍画像データ
演算器80XBは、ROM28gで構成されている。予めSij（６
ビットの最小値から最大値）,Sij＋１（６ビットの最小
値から最大値）とBiによって決まる変倍画像データOik
を計算しておき、それをROM28gに書込んでいる。画像読
取−変倍処理時には、Sij,Sij＋１をROM28gのアドレス
として変倍画像データOikを読み出す。 Sijは６ビット,Sij＋１は５ビット（係数Ｂが１以下
なので上位５ビットだけで済む）、Biが２ビットである
から、ROM28gは、アドレス13ビットで8k×８ビットのRO
Mで済むので、予め行なう計算もそれほど大変ではなく
できる。変倍画像データ演算のためのハード構成は非常
に簡単になる。 三次関数コンボリューション この方式は前述の（３）式に示すように非常に複雑な
計算を必要とし、ハードウェア化には不向きなようであ
るが、前述，の方式と比べても、精度の良い変倍が
できる。この方式もの場合と同様に距離の精度の問題
があるが、ここでものようにγ1/pを４つに分割した
場合を考える。分割方法もと全く同様とする。 前述の（３）式は、簡単に書き直すと、 Ａ・Sij−１＋Ｂ・Sij＋Ｃ・Sij＋１＋Ｄ・Sij＋２＝Oi
k …（７） となる。なお、（３）式の分母は規格化係数であるの
で、パラメータから除外できる。 前述の（２）式から、γ1/P＝0,1/4,1/2,3/4の４つの
場合でA,B,CおよびＤを計算すると、次のようになる。 この係数をもとにして、の場合の第2a図のＸ方向変
倍画像データ演算器80XBと同様に、４通りのＡ・Sij−
1,B・Sij,C・Sij＋1,D・Sij＋２（Sij等は０〜63）を用
意しておき、Biによって１つずつ選択して４つを加算す
る方式がある。ただし、この場合は、のときと違って
それぞれ計算が若干めんどうであり、ハードウェアも少
し複雑になる。そこで、ハードウェアの負担を少しでも
軽くするため、係数A,B,CおよびＤを次の第２表のよう
に近似して、書き直す。ただし、このとき、Ａ＋Ｂ＋Ｃ
＋Ｄ＝１になることが必要である。この方が、係数の分
母が８以下で、ハードウェアによる計数はかなり楽にな
る。 第3a図に示すＸ方向変倍画像データ演算器80XCは、こ
の第２表の係数を用いて、の変倍画像データ演算を行
なうようにしている。 この例でも、Ｘ方向変倍画像データ演算器80XCとして
第2c図に示すようにROMを用いることが考えられる。そ
のようにするときには、第3c図に示すようにROM63を用
いる。ROM63のアドレスが、Sij−１に３ビット、Sijに
６ビット、Sij＋１に５ビット、Sij＋２に３ビット、Bi
に２ビットで、計17ビットとなる。メモリ量が128kバイ
トになってしまうため、ROM63に予め格納するデータの
計算が少々大変ではある。しかし、この方法であれば、
変倍画像データ演算のためのハードウェアも簡単にな
る。 次にMTF補正を説明する。 第１の方法では、倍率対応で補正係数を予め設定して
おく。すなわち、第14a図〜第14d図に示す補正係数（フ
ィルタ係数）を設定したMTF補正演算式を揃えて、倍率
Ｒでその１つを特定してMTF補正する。主走査Ｘ方向の
変倍画像データ演算をした直後（第1d図のデータセレク
タ80XAの出力、第2a図および第2c図のＸ方向変倍画像デ
ータ演算器80XBの出力、および第3a図および第3c図のＸ
方向変倍画像データ演算器80XCの出力）では、Ｙ方向の
変倍処理をしていないので、Ｘ方向のMTF補正のみを行
なう。 第13a図に示す補正係数（フィルタ係数）Ｖ〜Ｚと、
第13b図に示す画像データ分布から、注目画像データOik
のMTF補正した値Mikは、 Mik=Y・(Oi-1k)+V・(Oik-1)+W・(Oik+1)Z・(Oi-1k)+X・(Oik) …（８） となる。係数Ｘは、注目画素OikのMTF補正したMikに対
する注目画素Oikの補正前の値の重み付け係数であり、
Y,V,WおよびＺは、注目画素OikのMTF補正した値Mikに対
する近接画素Oi−1k,Oik−1,Oik＋１およびOi−1kの値
の重み付け係数である（第13a図および第13b図）。 ここでMTF補正係数を示す第14a図〜第14d図を参照す
る。 第14a図に示すように、倍率Ｒが100％未満と小さい場
合すなわち変倍画像データ、原画像に対するサンプリン
グ密度が高い場合には、注目画素の画像データの重み付
け係数Ｘに対する近隣画素の重み付け係数Ｙ＋Ｖ＋Ｗ＋
Ｚの比（Ｙ＋Ｖ＋Ｗ＋Ｚ）/Xの絶対値が、4/5と大き
く、注目画素に対して強いMTF補正がかけられることに
なる。 第14b図に示すように、倍率Ｒが100％以上200％未満
とやや大きい場合すなわち変倍画像データの、原画像に
対するサンプリング密度がやや低い場合には、注目画素
の画像データの重み付け係数Ｘに対する近隣画素の重み
付け係数Ｙ＋Ｖ＋Ｗ＋Ｚの比（Ｙ＋Ｖ＋Ｗ＋Ｚ）/Xの絶
対値が、2/3とやや小さく、注目画素に対してやや弱いM
TF補正がかけられることになる。 第14c図に示すように、倍率Ｒが200％以上300％未満
とかなり大きい場合すなわち変倍画像データの、原画像
に対するサンプリング密度がかなり低い場合には、注目
画素の画像データの重み付け係数Ｘに対する近隣画素の
重み付け係数Ｙ＋Ｖ＋Ｗ＋Ｚの比（Ｙ＋Ｖ＋Ｗ＋Ｚ）/X
の絶対値が、1/2とかなり小さく、注目画素に対してか
なり弱いMTF補正がかけられることになる。 そして、第14d図に示すように、倍率Ｒが30％以上400
％以下ときわめて大きい場合すなわち変倍画像データ
の、原画像に対するサンプリング密度がきわめて低い場
合には、注目画素の画像データの重み付け係数Ｘに対す
る近隣画素の重み付け係数Ｙ＋Ｖ＋Ｗ＋Ｚの比（Ｙ＋Ｖ
＋Ｗ＋Ｚ）/Xの絶対値が、1/3ときわめて小さく、注目
画素に対してきわめて弱いMTF補正がかけられることに
なる。 上記（８）式は、 Mik＝Ｖ・（Oi−1k）＋Ｗ・（Oik＋１）＋X/2・（Oik）＋Ｙ・（Oki−１） ＋Ｚ・（Oi−1k）＋X/2・（Oik） であるので、Ｘ方向のみのMTF補正では、 Mik=V・(Oik-1)+W・(Oik-1)+X/2・(Oik) …（９） をMTF補正した値とすればよい。Ｙ方向のみのMTF補正で
は、 Mik=Y・(Oi-1k)+Z・(Oi-1k)+X/2・(Oik) …（10） をMTF補正した値とすればよい。 そこで第1d図に示す第１実施例のＸ方向MTF補正演算
器110XAでは、第14a図，第14b図，第14c図および第14d
図に示す補正係数を第（９）式に代入した、４組のMTF
補正演算式を、それぞれ実行して、指定倍率Ｒに対応す
る演算式で演算した値を、データセレクタ98で摘出する
ようにしている。第2a図に示す第２実施例および第3a図
に示す第３実施例もこのようにMTF補正をするようにし
ている。 補正係数を変える前述の方法以外に、第２の方法し
て、変倍計算時にMTF補正をも加味した演算を行なう。
第５図のｈ（ｒ）は、入力系のMTF補正が100％であると
した場合の、変倍画像データ演算（上述の）で用いる
補間関数である。ところが実際のスキャナでは、読取ス
ピードや、密度によっても変わるが、10〜40％度であ
る。後述する実施例が対象とするスキャナSCRでは約15
％くらいになり、この周波数応答性Ｈ（ω）は、近似的
に、第15図に示す曲線となる。この曲線は、 と近似でき、このフーリエ変換により得られる補間係数
ｈ（ｒ）を第16図に示す。このｈ（ｒ）を用いて第
（３）式でOikを求めることによって、MTF補正を行った
形で変倍処理が行なわれる。ここで、方式で行ったよ
うに、r1/P＝0,1/4,1,2,3/4の４つに分け、第（７）式
の係数Ａ〜Ｄを求める。この場合、ハードウエアが簡単
で計算が容易な計数に近似する。またこのとき、Sijと
０の位置が一致した場合は第（７）式の項以外にSij−
１の項も必要になり、結局、 Ｅ・Sij−２＋Ａ・Sij−１＋Ｂ・Sij＋Ｃ・Sij＋１＋Ｄ・Sij＋２＝Oik …（11） となる。このOikは、Ｘ方向の変倍画像データ演算およ
びMTF補正が済んだものであるので、Ｘ方向MTF補正済変
倍画像データMikである。係数Ａ〜Ｅは次の第３表のよ
うになる。 これはを実行する、第２表の係数を用いるＸ方向変
倍画像データ演算（第3a図の実施例）の場合よりも、１
つ多い係数を用いて、Ｘ方向変倍画像データ演算および
Ｘ方向MTF補正演算を同時に行ない得ることを示してい
る。この第３表に示す係数に基づいてMTF補正を施こし
たＸ方向変倍画像データ演算は、第3d図に示す実施例で
行われる。 以上、主走査方向Ｘの変倍画像データ演算およびMTF
補正演算につき説明した。副走査方向Ｙの変倍画像デー
タ演算およびMTF補正演算も同様に行なう。両者の相違
は、原画像データを主走査方向Ｘの並びに着目して演算
するか、副走査方向Ｙの並びに着目して演算するか、の
違いである。 次に本発明の実施例のハードウェア構成と動作を説明
する。 第１実施例（第1a図〜第1e図） 第1a図に示す第１実施例において、スキャナSCRで読
み取られた原画像データは１ライン毎にシューディング
補正回路24に、１ライン分のデータにおいては、パラレ
ル６ビット（６ビットが１画素の濃度を示す１ワードで
ある）単位で、シリアルに与えられ、回路24が同様なデ
ータ構成および同様な転送形式で、ライン同期パルスLS
YNCの１周期の間に１ライン分を、ライン中の各ワード
はデータクロックDCLKに同期して、ラッチ25およびデー
タ分配器26に与える。回路25の出力が、ある画素のデー
タSIj＋１であるとき、ラッチ25の出力はその１画素前
のデータSijであり、これらのデータSijとSij＋１が、
パラレル12ビットでデータ分配器26に与えられる。 一方、Ｔフリップフロップ36が、ライン同期パルスLS
YNCの１パルスの到来毎にその出力Q,の信号レベルを
反転するので、例えば第１ラインのデータが与えられて
いるときは、データ分配器26は入力12ビットをRAM1に与
え、かつRAM1は書込みに指定される。このときデータセ
レクタ27は入力端Ｂの12ビットデータを演算器28に与
え、RAM2は読み出しに指定される。第２ラインのデータ
がデータ分配器26に与えられているときは、データ分配
器26は入力12ビットをRAM2に与え、かつRAM2は書き込み
に指定される。このときデータセレクタ27は入力端Ａの
12ビットデータを演算器28に与え、RAM1は読み出しに指
定される。 このようにして、第ｎラインの隣接２画素のデータが
パラレルにRAM1に書き込まれ、その間第ｎ−１ラインの
隣接２画素のデータがパラレルにRAM2より読み出され
る。第ｎ＋１ラインの隣接２画素のデータはパラレルに
RAM2に書き込まれ、その間第ｎラインの隣接２画素のデ
ータがパラレルにRAM1より読み出される。以下同様に、
RAM1とRAM2が、ライン同期パルスLSYNCで切換えられ
て、交互に書込および読み出しに指定される。このよう
にして、第ｎラインの隣接２画素のデータをパラレルに
組合せた12ビットデータをRAM1又はRAM2に書込んでいる
ときに、第ｎ−１ラインの隣接２画素のデータをパラレ
ルに組合せた12ビットデータが、RAM2又はRAM1より読み
出されて演算器28に与えられる。すなわち、演算器28に
は、回路24が出力するデータより、ちょうど１ライン分
遅れて、隣接２画素のデータを並べた形で原稿像データ
が与えられる。このように、データのバッファメモリRA
M1,RAM2への入力に対して、それよりのデータの読み出
しはちょうど１ライン分遅れる。 RAM1の読み書きアドレスはサンプリング回路64が、ま
た、RAM2の読み書きアドレスはサンプリング回路65が定
める。 まずサンプリング回路64について説明すると、RAM1を
書込みに指定しているときには、信号ａ＝H,b＝Ｌであ
り、アンドゲート40がオフ（ゲート閉）であってアップ
ダウンカウンタ39にはカウントパルスが与えられず、そ
の出力は０を示すものに留まる。アドレスカウンタ38に
はデータクロックDCLKがカウントパルスとして与えられ
るので、データクロックDCLKの１パルスの到来毎に１カ
ウントアップする。加算器37は、カウンタ39および38の
カウントデートを加算して、和データをRAM1に、アドレ
スデータとして与える。これにより、隣接２画素のデー
タをパラレルにした12ビットデータが、データクロック
DLCKに同期して、順次にRAM1に書込まれる。すなわち１
ライン分のデータのすべてがRAM1に書込まれる。 RAM1が読み出しに指定されているときには、ａ＝L,b
＝Ｈであるので、信号ｃがＬのときにアンドゲート40が
オン（ゲート開）で、アップダウンカウンタ39にデータ
クロックDCLKがカウントパルスとして与えられる。信号
d1＝（縮少）であるとアップカウントし、d1＝Ｌ（拡
大）であるとダウンカウントする。信号ｃはすでに説明
したデータAiであり、カウント停止／進行を制御するも
のである。読み出しのときには、カウンタ39および38の
カウント値の和がRAM1の読み出しアドレスとなる。ｃ＝
Ｌの場合、d1＝ＨのときにはDCLKが１パルス現われる毎
に、カウンタ39が１カウントアップして、RAM1の読み出
しアドレスが２進み、d1＝ＬのときにはDCLKが１パルス
現われる毎に、カウンタ39が１カウントダウンして、RA
M1の読み出しアドレスが停止することに注目されたい。
ｃ＝Aiである。 サンプリング回路65は、64と全く同じ構成であるが、
アンドゲート45に、ｂ信号でなくａ信号が加わる点が異
る。これは、RAM1を読み出し（ｂ＝H,a＝Ｌ）としてい
るときにはRAM2は書込みとし、RAM1を書込み（ｂ＝L,a
＝Ｈ）としているときにはRAM2を読み出しにして、読み
出しアドレスをカウンタ44と43のカウント値の和とする
ためである。 ここでAiについて説明する。マイクロプロセッサ35
が、画像読取スタート指示（STがＬからＨに変化）に応
答して、指定された変倍率Rx％を読み、これに基づい
て、ｉ＝０〜Rx−１のそれぞれにつき、JiおよびRiを演
算して、Rx＜100（縮少）の場合は、Ji−Ji-1≧２でAi
をＬとし、Ji−Ji−１≦１でAiをＨとし、Rx≧100（拡
大）の場合は、Ji−Ji−１≧１でAiをＨとし、Ji−Ji−
１≦０でAiをＬとし、Ri≦0.5のときは、BiをＨとし、R
i＞0.5のときはBiをＬとして、AiおよびBiを、RAM3（第
1a図）のアドレスｉにメモリする。このメモリ動作にお
いて、マイクロプロセッサ35は、ｉ＝０対応のデータA0
およびB0を書込む前にオアゲート49に１パルスを与え
て、Rxを示すデータをアドレスカウンタ48にロードす
る。そしてA0およびB0をRAM3に与えると、オアゲート51
に１パルス与えて、アドレスカウンタ48を１インクレメ
ントして、ｉ＝１対応のデータA1およびB1をRAM3に与え
て次にオアゲート51に１パルスを与える。このような動
作をｉ＝Rx−１まで行なう。これにより、RAM3のアドレ
ス０にｉ＝０対応のデータA0およびB0が、アドレス１に
ｉ＝１対応のデータA0およびB1が、・・・アドレスRx−
１にｉ＝Rx−１対応のデータAR-1およびBR-1が書込まれ
ていることになる。 なお、上述の説明は、副走査方向のRyに対応したAiお
よびBiの処理およびそれらのRAM4への書込みについても
当てはまる。ただし、RxはRyと、RAM3はRAM4と、データ
クロックはラインクロックと読み替える。 そして画像読取をスキャナSCRで指示して、実際に画
像読取を開始したときには、ライン同期パルスLSYNCで
アドレスカウンタ48に指定倍率Rx％を示すデータがセッ
トされて、データクロックDCLKが１パルス現われる毎に
カウンタ48が１インクレメントして、DCLKが１パルス現
われる毎に読出しアドレスを１づつ大きくする形で、ｉ
＝０対応のデータA0およびB0からｉ＝Rx−１対応のデー
タAR-1およびBR-1が順次に読み出されて、データAiは信
号ｃとして、サンプリング回路64および65に与えられ、
データBiは演算器28のデータセレクタ80XAに与えられ
る。 データセレクタ80XAは、Bi＝ＨではSijを、Bi＝Ｌで
はSij＋１を変倍画像データOikとして出力する。この出
力動作はデータクロックDCLKに同期している。 Ｘ方向に変倍して得た変倍画像データOikはＸ方向MTF
補正演算器100XAに与えられて、Ｘ方向MTF補正した変倍
画像データMikが副走査変倍演算器29に与えられる。回
路29で副走査方向Ｙの変倍処理およびMTF補正を施され
て、２値化回路30および階調処理器31に与えられる。 この実施例では、階調処理器31は、64種の、濃度対応
の階調表現データ分布パターンを有するROMと、64カウ
ントで初期化するサイクリックラインカウンタおよび64
カウントで初期化するサイクリックデータクロックカウ
ンタを有するものであり、該ROMの読み出しアドレス
を、Oik,ラインカウントデータおよびデータクロックカ
ウントデータで設定する。すなわちOikでROMの１パター
ンを特定し、そのパターンの主走査アドレスをデータク
ロックカウンタで、また副走査アドレスをラインカウン
タで特定して、該パターン中のビット画像データを読み
出す。マイクロプロセッサ35が２値化データ出力を指示
している（ｉ＝Ｈ）ときには、ゲート回路32〜34が２値
化回路30の出力を、階調データ出力を指示している（ｉ
＝Ｌ）のときには階調処理器31の出力を、プリンタPRT
に出力する。 Ｘ方向MTF補正演算器100XAでは、ラッチ81で変倍画像
データ（Oij）をデータクロックDCLKの１周期分遅延
し、またラッチ82で更に１周期分遅延する。これによ
り、第（９）式を実行するための変倍画像データOik−
１およびOikがラッチ82および81より得られ、ラッチ81
の入力側にOik＋１が得られる。これらのデータはＸ方
向MTF演算器100XAに与えられる。 Ｘ方向MTF演算器100XAの加算器83にはOikの全６ビッ
トを上位に１ビットシフトしたデータ（２・Oik）と全
６ビットの上位５ビットのみを摘出したデータ（1/2・O
ik）とが与えられ、加算器83は5/2・Oikを示すデータを
加算器94に与える。加算器84は、Oik−１とOik＋１の和
を示すデータを補数器90に与える。補数器が−（Oik−
１＋Oik＋１）を示すデータを加算器94に与える。これ
により、加算器94は、第14a図に示す係数を第（９）式
に代入したMTF補正演算値をデータセレクタ98の入力端
Ａに与える。 加算器85,86,補正器91および加算器95は、第14b図に
示す係数を第（９）式に代入したMTF補正演算値をデー
タセレクタ98の入力端Ｂに与える。加算器87,補数器92
および加算器96は、第14c図に示す係数を第（９）式に
代入したMTF補正演算値をデータセレクタ98の入力端Ｃ
に与える。また、加算器88,89,補数器93および加算器97
は、第14d図に示す係数を第（９）式に代入したMTF補正
演算値をデータセレクタ98の入力端Ｄに与える。 一方、マイクロプロセッサ35は、画像読取直前に、指
定倍率Rx,Ryをチェックして、Rx,Ry＜100のときには、
Ａ入力を出力に設定する選択指示データRR1およびRR2を
データセレクタ98およびＹ方向MTF演算器100Yのデータ
セレクタに出力し、100≦Rx,Ry＜200のときには、Ｂ入
力を出力に設定する選択指示データRR1,RR2を同様に出
力し、200≦Rx,Ry＜300のときには、Ｃ入力を出力に設
定する選択指示データRR1,RR2を同様に出力し、300≦R
x,Ryのときには、Ｄ入力を出力に設定する設定指示デー
タRR1,RR2を同様に出力する。 これにより、Ｘ方向MTF演算器28では、指定倍率Rxに
応じた、MTF補正係数で演算した変倍画像データMikが得
られ、副走査変倍演算器29に与えられる。 次に副走査変倍演算器29の構成を、第1e図を参照して
説明する。 主走査方向Ｘの変倍演算およびMTF演算をした変倍画
像データMikは、データクロックDCLKに同期してサンプ
リング回路65Yのゲート103に与えられる。RAM4には、RA
M3にAiおよびBiを書込んだ後に、Ryに基づいて減算した
AiおよびBiが書込まれる。そして、画像読取時には、ア
ドレスカウンタ48YがラインクロックLSYNCをカウントし
て、RAM4の読み出しアドレスを定める。したがって、こ
こではAiおよびBiは、データクロックDCLKではなくライ
ンクロックLSYNCの１パルス毎（副走査の進行に合せ
て）にｉを１大きい値にしたもの（Ai,Bi）がRAM4より
読み出される。 サンプリング回路65Yのアドレスカウンタ43Y,アップ
ダウンカウンタ44Y,アンドゲート45Yおよび加算器42Y
は、概略で、主走査方向のサンプリング回路65（第1a）
と同様な構成であるが、データクロックDCLKではなく、
ラインクロックLSYNCをカウントする。すなわち副走査
方向のサンプリング位置Ｙを定める。アドレスカウンタ
43Yのカウントデータは、１頁の画像読取開始を始点と
した、副走査位置を示し、加算器42Yの出力データは、
副走査方向のサンプリング位置ｙを示す。両データが合
致すると、すなわち画像読取の副走査位置がサンプリン
グ位置ｙに合致すると、比較器102がＨ出力をラッチ129
とオアゲート130に与える。このオアゲート130にはラッ
チ129の出力も与えられるので、オアゲート130は、画像
走査ラインNo.がJi（ｙ）のときとJi＋１（ｙ＋１）の
とき、ゲートオン信号（Ｈ）をデータゲート103,および
アンドゲート108,109に与える。サンプリング位置Ji
（ｙ）のラインとその次のラインのデータが到来する
間、オアゲート130がゲート開信号（Ｈ）を発生する点
に注目されたい。 一方、RAM4から読み出されたデータBiは、ラッチ131
にセットされ、オアゲート132が、２ラインの区間に渡
って同一のデータBiを出力する。第1d図のデータセレク
タ80XAに対応する変倍演算器80Yの、Ｒ−Ｓフリップフ
ロップ104は、画像副走査位置がサンプリング位置Ji
（ｙ）になったときにＨとなる信号ｓの立上りでセット
され、その次のLSYNCでＨとなる信号ｔでリセットされ
る。すなわちフリップフロップ104は、副走査位置がサ
ンプリング位置（ｙ）になったときにセットされて、次
に副走査が進むとリセットになる。このセットになった
ときと、続いてリセットになったときの２ライン（隣接
２ライン）に渡って、オアゲート132より同一のデータB
iが出力されるので、フリップフロップ104の出力Ｑを受
けるアンドゲート105が、フリップフロップ104が信号ｓ
でセットされしかもデータBiがＨ（隣接２ラインのうち
の、先行ラインの選択指示）のときにＨの出力をオアゲ
ート107を通してデータゲート103およびアンドゲート10
8,109に与える。フリップフロップ104の出力を受ける
アンドゲート106は、フリップフロップ104が信号ｔでリ
セットされしかもデータBiがＬ（隣接２ラインのうち
の、後行ラインの選択指示）のときＨを出力し、オアゲ
ート107を通してデータゲート103およびアンドゲート10
8,109に与える。ゲート103およびアンドゲート108,109
は、データBiがＨのときには、画像副走査がサンプリン
グラインNo.y（Ji）になったとき、１ライン区間のみゲ
ート開とされ、データBiがＬのときには、画像副走査が
サンプリングラインNo.y（Ji）の次のラインｙ＋１（Ji
＋１）になったとき、１ライン区間のみゲート開とされ
る。このようにして、データBiがＨのときには（４）式
で演算されたJiで示されるラインNo.yのデータが１ライ
ン分メモリ29に格納される。データBiがＬのときにはJi
の次のラインNo.y＋１のデータが１ライン分メモリ29に
格納される。 以上が副走査方向の変倍画像データ演算（この第１実
施例では、サンプリングラインと次の隣接１ラインの、
一方のラインの選択）である。 次に副走査方向のMTF補正を説明すると、前述の第（1
0）式で、副走査方向のMTF補正をした変倍画像データ
（すなわちここでは主走査方向および副走査方向の変倍
画像データ設定が終っており、しかも主走査方向のMTF
補正が終っているので、変倍処理およびMTF補正をすべ
て完了した最終データ）を得る。ラインバッファ81Yお
よび82Yには、それぞれ、主走査方向および副走査方向
の変倍処理および主走査方向のMTF補正を終了した変倍
画像データの１ライン分が格納されている。バッファ82
Yの出力画像データをMi−1kとするとバッファ82Yの出力
画像データは、それより１ライン分後のMikであり、バ
ッファ82Yの入力端に到来する画像データはMikより更に
１ライン分後のMi＋1kである。これらは、第1d図に示す
Ｘ方向MTF演算器100XAと同一構成の、Ｙ方向MTF演算器1
00Yに与えられ、Ｙ方向MTF演算器100Yのデータセレクタ
（98に対応するもの）には、前述のRR2が与えられる。
Ｙ方向MTF演算器100Yが、第1d図の、Oik−１をMi−1k
に、OikをMikに、またOik＋１をMi＋1kに、置換した形
の、４つの式（第10式に第14a図，第14b図，第14c図お
よび第14d図の係数を代入した式）の演算をして、その
１つの解を示すデータを出力する。この出力が、主走査
方向および副走査方向の変倍処理を完了し、かつ主走査
方向および副走査方向の変倍処理を完了した、変倍画像
データである。 ここで第1e図の要素と、第1a図および第1d図の要素と
の対応を見ると、第1e図の、ラッチ129,131,オアゲート
130,132,133,変倍演算器80Yおよびデータゲート65Yが、
第1a図のサンプリング回路65および第1d図のデータセレ
クタ110XAの組合せでなる主走査方向変倍演算手段、に
対応する、副走査方向演算手段である。 第1e図のバッファメモリ81Yおよび82Yは、第1d図の、
主走査方向一画素分のデータ遅延を得るラッチ81および
82に対応する、副走査方向一画素分のデータ遅延を得る
ラインバッファメモリである。第1e図のＹ方向MTF演算
器100Yは、第1d図に示すＸ方向MTF演算器100Xaと同一構
成の、第14a図〜第14d図に示す第（10）式の演算（４
組）を実行し、その１組の演算解を示すデータを出力す
る演算器である。 次にマイクロプロセッサ35の変倍処理制御動作を第1b
図および第1c図を参照して説明する。まず第1b図を参照
する。 電源が投入される（ステップ１）とマイクロプロセッ
サ35は、入出力ポートを待機状態のレベルに設定し、内
部レジスタ，カウンタ，タイマ，フラグ等をクリアする
（ステップ2:以下カッコ内ではステップという語を省略
する）。 次に主走査方向のサンプリング位置情報演算とRAM3へ
の書込みのため、主走査方向の指定変倍率Rx％を指示す
るデータRxを読んでレジスタRsxにメモリし（3x）、出
力ポートｇにＬをセットする（4x）。すなわちアンドゲ
ート50をオフ（ゲート閉）として、アドレスカウンタ48
には、カウントパルスが外部から与えられないように設
定する。次に、出力ポートn1に、レジスタRsxに格納し
ている指定変倍率Rsx％を示すデータをセットして（5
x）、アドレスカウンタ48Xのプリセットデータ入力端Ｐ
に加える。そして、出力ポートf1に１パルスを出力して
（6x）、アドレスカウンタ48XにRsxをロードする。これ
によりアドレスカウンタ48Xが初期化（初期アドレス設
定）されたことになる。次にマイクロプロセッサ35は、
RW1を書込み指示レベルに設定してRAM3を書込みに設定
し（7x）、内部アドレスレジスタｉの内容を０に示すも
のに設定（レジスタクリア）する（8x）。これにより前
述のｉ＝０を設定したことになる。次にレジスタｊをク
リアし、レジスタBiおよびAiにＨをセットする（9x）。
そしてRAM3にレジスタBiとAiの内容BiおよびAiをメモリ
する（10x）。この階段では、ｉ＝０であるので、RAM3
のアドレスＲに、B0＝ＨおよびA0＝Ｈが書込まれたこと
になる。次にレジスタｉの内容を１インクレメントする
（11x）。これによりｉの値が前より１大きい数値に変
更されたことになる。次に、ｉが２以上（この段階では
２）であるので、 100i/Rsx＝Ji＋Ri なる整数Jiおよび小数Riを演算し（13x）、前回演算値
レジスタji−１に今回演算値レジスタjiの内容を移して
（14ax）、今回演算値レジスタjiに、整数Jiをメモリし
（14bX）、次にステップ15x〜17xで、Biを設定し、ステ
ップ18x〜25xでAiを設定する。そして出力ポートh1にパ
ルスを出力して（22x）、RAM3の書込みアドレスを１イ
ンクレメントして、書込みアドレスを進めて、ステップ
10xでRAM3に、前記設定したBiおよびAiを書込む。以下
同様に、ｉを１大きい数値に変更し（11x）、JiおよびR
iを演算し（13x）、それらとRsxに基づいてBiおよびAi
を設定し（15x〜25x）、RAM3の書込みアドレスを更新し
て（22x）、BiおよびAiをRAM3に書込む（10x）。このよ
うにして、ｉ＝Rsx＋１になると、ｉ＝０〜Rsx−１のそ
れぞれに対応するBiおよびAiをすべてRAM3に書込んだこ
とになるので、ステップ12xから第1c図のステップ60に
進む。 ステップ60は、ステップ3x〜25xと同様なステップで
構成されるが、それらのステップ3x〜25xの中の、Rsxを
Rsyと、n1とn2と、f1をf2と、RAM3をRAM4と、h1とh
2と、読み替えたものである。すなわち、副走査方向の
指定変倍率Ryに基づいてサンプリング位置情報Aiおよび
変倍演算情報Biを演算して、これらの情報をｉ対応でRA
M4に書込む。そしてステップ60から画像読取時の変倍処
理制御に進む。なお、ステップ8xから9xに進んだとき
に、RAM3のアドレス０にA0＝Ｈを書込んでいるが、これ
はJi−Ji−１に正確に対応しない。なぜなら、この段階
ではJi−１が不明であるからである。しかし、ｉをRsx
−１としたときには、次（ｉ＝Rsx）にカウンタ48XのRs
xカウントオーバを示すキャリーでカウンタ48Xを初期化
してｉを０に戻すので、ｉ＝０とｉ＝Rsxとは同じであ
る。そこで、ｉ＝０におけるA0の演算をｉ＝Rsxのもの
に置換し得る。そしてｉ＝Rsx−１のときのJR-1をJi−
１として用い得る。そこで、ステップ12xでは、ｉ＝Rsx
まで、AiおよびBiの演算とRAM3へのメモリを完了したか
を見ている。すなわちｉ＝０〜Rsx−１までAi,Biをメモ
リすればよいが、更にｉ＝Rsx（これはｉ＝０と同義）
でもAi,Biを演算しメモリするようにしている。このｉ
＝Rsxでは、カウンタ48XがRsxをカウントオーバして、R
AM3の書込アドレスを０にしているので、ステップ9xで
書込んだB0およびA0が、BRsx,ARsxに書替えられること
になる。これにより、ステップ9x,10xで書込んだA0が正
確な値に更新されたことになる。 第1c図において、ステップ60から画像読取時の変倍処
理制御に進むと、画像読取スタート指示信号STが、読取
開始を指示するＨになるのを待ち（26）、読取開始指示
が到来しない間は、入力されている倍率指示データRx,R
yを読んでそれがレジスタRsx,Rsyに格納している値と同
じか否かをチェックする（27）。同じでないと、指定倍
率Rx又はRyが変更されたことになるので、第1b図のステ
ップ3xに戻って、また同様に、新しい指定倍率Rxに対応
した、データBiおよびAiの演算とRAM3への書込み、なら
びにRyに対応した、データBiおよびAiの演算とRAM4への
書込みを行なう。 画像読取スタート指示信号STがＨになると、スキャナ
SCRがレディであるかをチェックし（28）、プリンタPRT
がレディであるかをチェックして（29）、いずれかがレ
ディでないと、両者がレディになるのを待つ。 スキャナSCRおよびPRT共にレディであると、２値画像
処理（ドキュメント：文章画像処理）が指示されている
場合には出力ポートｉにＨをセットして（31）２値書回
路30の出力をプリンタPRTに与えるようにゲート回路32
〜34を設定し、階調画像処理（写真画像処理）が指示さ
れている場合には出力ポートｉにＬをセットして（32）
階調処理器31の出力をプリンタPRTに与えるようにゲー
ト回路32〜34を設定する。 次にマイクロプロセッサ35は、指定変倍率レジスタRs
xの内容を参照して、縮少が指定されているか拡大が指
定されているかをチェックし（33x）、縮少が指定され
ているときには出力ポートd1にＨをセットして（34
x）、アップダウンカウンタ39および44をアップカウン
トに設定する。Rsxにより拡大が指定されているときに
は出力ポートd1にＬをセットして（35）、アップダウン
カウンタ39および44をダウンカウントに設定する。 続いて、指定倍率Rxが、Rx＜100,100≦Rx＜200,200≦
Rx＜300および300≦Rxのいずれの範囲であるかをチェッ
クする（51x,53x,55x,57）。 Rx＜100のときには、Ｘ方向MTF演算器100XA（のデー
タセレクタ98）への選択指示信号RR1を、Ａ入力を出力
に設定するもの（第14a図の係数に基づいて演算値の出
力を指示するもの）に設定する（52x）。 100≦Rx＜200のときには、Ｘ方向MTF演算器100XA（の
データセレクタ98）への選択指示信号PR1を、Ｂ入力を
出力に設定するもの（第14b図の係数に基づいた演算値
の出力を指示するもの）に設定する（54x）。 200≦Rx＜300のときには、Ｘ方向MTF演算器100XA（の
データセレクタ98）への選択指示信号RP1を、Ｃ入力を
出力に設定するもの（第14c図の係数に基づいた演算値
の出力を指示するもの）に設定する（56x）。 また、300≦Rxのときには、XMTF演算器100XA（のデー
タセレクタ98）への選択指示信号RR1を、Ｄ入力を出力
に設定するもの（第14d図の係数に基づいた演算値の出
力を指示するもの）に設定する（57x）。 そしてRAM3を読み出しにセットする（36x）。 また、ステップ70で、これと同様なロジックにより、
Ryに関しても縮少か拡大かを判定して、カウンタ44Yの
アップ／ダウンを指定し、Rsyの範囲を検出して、それ
に対応して、信号RR2を設定する。ステップ70は、ステ
ップ33x〜35x,51x〜57xおよび36xと同様なステップで構
成される。ただし、これらのステップ33x〜35x,51x〜57
xおよび36xの内容の、RsxをRsyと、d1をd2と、またRAM3
とRAM4と読み替えたものである。 次に出力ポートｇにＨをセットして（37）。アンドゲ
ート50をオン（ゲート開）とする。次にスキャナSCRお
よびプリンタPRTへＨレベルのスタート信号ATSを与える
（38）。 ATSがＨになったのに応答してスキャナSCRが画像読取
を開始し、ライン同期パルスLSYNC,データクロックDCLK
および原画像データをライン単位で順次にシリアルに出
力し、例えば奇数番ラインのデータがRAM1に書込まれ、
偶数番ラインのデータがRAM2に書込まれ、奇数番ライン
のデータがRAM1に書込まれているときに偶数番ラインの
データがRAM2より読み出され、偶数番ラインのデータが
RAM2に書込まれているときに奇数番ラインのデータがRA
M1より読み出される。すなわち第７図に示す形で原画像
データがラインバッファメモリRAM1,RAM2に書込まれ、
またそれから読み出される。 この画像読取の間、アドレスカウンタ48Xが、ライン
同期パルスLSYNCおよびそれ自身が発生するカウントオ
ーバ信号（指定倍率Rsx％の数値のカウントをする毎に
発せられる）により初期化され、それからデータクロッ
クDCLKをカウントアップする。これによりアドレスカウ
ンタ48XがRAM3に与えるアドレスは、ライン同期パルスL
SYNCが１パルス到来すると０になり、次にDCLKが１パル
ス現われる毎に順次に１大きい値になり、最大数Rsx−
１の次には、アドレスカウンタ48Xのアウントオーバに
よる初期化でまた０になり、またDLCKの到来毎に１大き
い値になる。ライン同期パルスLSYNCの一周期の間にこ
れが繰り返えされる。RAM3が読み出しに設定されている
ので、AiおよびBi,i＝０〜Rx−1,がｉ＝０から順次にRA
M3より読み出され、ｉ＝Rx−１まで読み出されるとまた
ｉ＝０から読み出されるという具合に、DCLKに同期して
順次に読み出され、Aiは信号ｃとしてインバータ41およ
び46に、Biはデータセレクタ28aに与えられる。 ｃ＝Ai＝Ｈ（縮少時でJi−Ji−１≦１、拡大時Ji−Ji
−１≧１）のときには、アンドゲート40,45がオフ（ゲ
ート閉）になるのでカウンタ39,44のカウント値が動か
ず、原画像データのサンプリングピッチ（Ｐ＝１）と同
じサンプリングピッテで変倍画像データがサンプリング
される。この期間では、画像倍率は１である。すなわち
変倍画像データは、原画像データとなる（間引いたり、
あるいは２度書きしたりしたものではない）。 ｃ＝AI＝Ｌ（縮少時でJi−Ji−１≧２、拡大時Ji−Ji
−１＜１）の場合には、縮少のときではカウンタ39,44
がアップカウントであるので、アドレスカウンタ38,43
がカウントアップするのと同じくカウンタ39,40がカウ
ントアップするので、DCLKの１パルスの到来でRAM1,2の
読み出しアドレスが２大きくなり、原画像データを１画
素飛びにサンプリングすることになる。拡大のときでは
カウンタ39,33がダウンカウントであるので、アドレス
カウンタ38,43がカウントアップするのと逆にカウンタ3
9,44がカウントダウンするので、DCLKが到来してもRAM
1,2の読み出しアドレスは動かず、原画像データの同一
画素のデータを繰り返してサンプリングすることにな
る。 以上のサンプリング動作により、指定倍率Rxに対応し
たピッチで原画像データがサンプリングされ、Bi＝Ｈ
（Ri≦0.5）のときには、データセレクタ80XAが、サン
プリングした原画像データのSijをOikとしBi＝Ｌ（Ri＞
0.5）のときには、データセレクタ80XAが、サンプリン
グした原画像データのSij＋１をOikとして出力する。こ
のようにサンプリングされた原画像データが、Ｘ方向MT
F演算器110XAで主走査方向のMTF補正される。 第1e図に示す副走査変倍演算器29においては、上述の
RAM3の読み出しを、データクロックDCLKのカウントでは
なく、ラインクロックLSYNCのカウントにした形で、RAM
より、データAiおよびBiが読み出されて、AiおよびBiが
サンプリング回路65Yに与えられる。これにより、副走
査方向においても、上述の主走査方向のサンプリングと
同様に画像データ（この場合、主走査方向の変倍処理を
した中間データ）のサンプリングが行われる。そしてサ
ンプリングされた画像データがＹ方向MTF演算器110Yで
副走査方向のMTF補正される。なお、このＹ方向MTF演算
器110Yの、データセレクタ（98に対応するもの）には、
前記データRR2が与えられる。 このように、副走査変倍演算器29では、RAM4に読み込
んでいる、Ry対応のデータAiとBiに基づいて画像データ
のサンプリングおよび変倍画像データの演算をし、か
つ、Ryに対応したデータRR2に基づいてMTF補正をするの
で、主走査方向の変倍画像データ演算およびMTF補正
と、副走査方向の変倍画像データ演算およびMTF補正と
は、それぞれ独立であり、RxとRyとが異っていても、そ
れぞれRxおよびRyに適合した形で行なわれる。 以上のように、第1a図に示す第１実施例では、前述の
の方法で変倍画像データを設定するようにしている。 第２実施例（第2a図および第2b図） 第２実施例の、主要部の、主に第１実施例と異る構成
部分を第2a図に示し、また第１実施例の処理制御動作と
異る部分のみを第2b図に示す。この第２実施例では、主
相変倍演算器28が、主走査方向変倍画像データ演算器80
XBと、第1d図に示す主走査方向MTF補正演算器110XAと同
一構成の主走査方向MTF補正演算器110XB（図示せず）で
構成されている。この第２実施例の、副走査変倍演算器
（図示せず）は、それぞれが１ライン分の画像データを
格納する２個のラインバッファ（図示せず）と、80XBと
同一構成の演算器（図示せず）でなる副走査方向変倍演
算器；および、第1e図に示すラインバッファ81Y,82Yお
よびYMTF演算器100Yの組合せと同一構成の副走査方向MT
F補正演算器（図示せず）で構成されている。要約する
と、第２実施例は、変倍処理演算器が第１実施例と異る
のみである。そこで、第２実施例の変倍処理演算器をこ
こで詳細に説明する。 第2a図において、主走査方向変倍画像データ演算器80
XBは、前述ので変倍画像データOikを演算する。すな
わち、第１表の４種の係数Ａと画像データSij（０〜6
3）とを乗算したデータがデータセレクタ28bの入力ポー
トａ〜ｄに印加される。なおこのａ〜ｄは第１表に右欄
のａ〜ｄにそれぞれ対応し、ａにはSijの全ビットすな
わちSijが、ｂには、Sijの上位５ビットと上位４ビット
のデータの和を示すデータが、ｃにはSijの上位５ビッ
トすなわち1/2Sijが、ｄにはSijの上位４ビットすなわ
ち1/4Sijが与えられる。 また、第１表の４種の係数Ｂと画像データSij＋１と
を乗算したデータがデータセレクタ28cの入力ポートａ
〜ｄに印加される。なおこのａ〜ｄも第１表の右欄のａ
〜ｄのそれぞれに対応し、ａには０を示すデータが、ｂ
にはSij＋１の上位４ビットすなわち1/4Sij＋１が、ｃ
にはSij＋１の上位５ビットすなわち1/2Sij＋１が、ｄ
にはSij＋１の上位５ビットと上位４ビットのデータの
和を示すデータすなわち3/4Sij＋１が与えられる。 データセレクタ28および28cの出力ＡおよびＢは、そ
れらに与えられる信号Biによって、入力ａ〜ｄのいずれ
か１つとされ、Biが０を示すデータのときには、入力ａ
が出力A,Bとされ、Biが１を示すデータのときには、入
力ｂが出力A,Bとされ、Biが２を示すデータのときに
は、入力Ｃが出力A,Bとされ、Biが３を示すデータのと
きには、入力ｄが出力A,Bとされる。このBiの値は第１
表に示されるものである。 加算器28dが、データセレクタ28bの出力Ａとデータセ
レクタ28cの出力Ｂの和を示すデータを変倍画像データO
ikとして出力する。 データセレクタ28bおよび28cの選択データBiはRAM3に
画像読取前に予め読み込まれているものである。 副走査方向変倍画像データ演算器（図示せず）は、演
算器80XBの入力端に、ラインバッファを２組シリアルに
接続し、それらのバッファの出力をパラレルに80XBに入
力する構成のものである。 この第２実施例（第2a図）のマイクロプロセッサ35の
変倍処理制御動作は、第1b図および第1c図に示す第１実
施例のものと略同様であるが、第1b図のステップ15x〜1
7xの、による変倍画像データ演算のためのデータBi設
定の代りに、第2b図に示すステップ41x〜50xの如く、
による変倍画像データ演算のためのデータBi（第１表の
もの）の設定をするようにしている。すなわち、ｉのそ
れぞれの値で演算した小数Riが、 0 ≦Ri＜1/8, 1/8≦Ri＜3/8, 3/8≦Ri＜5/8, 5/8≦Ri＜7/8,および、 7/8≦Ri＜１、 のいずれにあるかをステップ41x〜47xでチェックして、 ０≦Ri＜1/8のときはレジスタBiに０を示すデータを
セットし（42x）、 1/8≦Ri＜3/8のときはレジスタBiに１を示すデータを
セットし（44x）、 3/8≦Ri＜5/8のときはレジスタBiに２を示すデータを
セットし（46x）、 5/8≦Ri＜7/8のときはレジスタBiに３を示すデータを
セットする（48x）。 7/8≦Ri＜１のときには、Riを１に切り上げて、レジ
スタｊの内容を１大きい数に更新して（49x）、レジス
タBiに０をセットする。 このように設定したBiは、第１実施例と同じく、Aiと
共にRAM3に書込まれる。この他の変倍処理制御動作は、
第１実施例と同様であり、画像読取中には、このように
設定したデータBiがAiと共にRAM3より読み出されてデー
タセレクタ28bおよび28cに与えられる。これにより、加
算器28dの出力である変倍画像データOikは、前述の
（６）式で演算したものとなる。 以上に説明した処理はRyに対しても同様である。 第2c図に、第2a図に示す主走査方向変倍画像データ演
算器80XBの変形例を示す。この例では、ROM28gに、Sij
の０〜63,Sij＋１の０〜63,第１表に示す係数Ａの４種
および第１表に示す係数Ｂの４種をパラメータとして前
述の（６）式で演算した変倍画像データOikが、それら
のパラメータをアドレスとして格納されている。ROM28g
の読み出しアドレスは、データセレクタ27から出力され
るSij,Sij＋１およびBiで定められ、Biで特定される係
数ＡおよびＢ（第１表）と、Sij,Sij＋１で、（６）式
で演算した変倍画像データOikがROM28gより読み出され
る。 第３実施例（第3a図および第3b図） 第３実施例の、主要部の、主に第１実施例と異る部分
を第3a図に示し、また第１実施例の処理制御動作と異る
部分のみを第3b図に示す。この第３実施例では、主走査
方向演算器28が、主走査方向変倍画像データ演算器80XC
と、第1d図に示す主走査方向MTF補正演算器110XAと同一
構成の主走査方向MTF補正演算器110XC（図示せず）で構
成されている。この第３実施例の、副走査変倍演算器
（図示せず）は、それぞれが１ライン分の画像データを
格納する２個のラインバッファ（図示せず）と、80XBと
同一構成の演算器（図示せず）でなる副走査方向変倍演
算器；および、第1e図に示すラインバッファ81Y,82Yお
よびＹ方向MTF演算器100Yの組合せと同一構成の副走査
方向MTF補正演算器（図示せず）で構成されている。要
約すると、第３実施例は、変倍処理演算器が第１実施例
と異るのみである。そこで、第３実施例の変倍処理演算
器をここで詳細に説明する。 第3a図において、主走査方向変倍画像データ演算器80
XCは、前述ので変倍画像データOikを演算する。すな
わち、第２表の４種の係数Ａのそれぞれと原画像データ
Sij−１とを乗算したデータがデータセレクタ52に、第
２表の４種の係数Ｂのそれぞれと原画像データSijとを
乗算したデータがデータセレクタ53に、第２表の４種の
係数Ｃのそれぞれと原画像データSij＋１とを乗算した
データがデータセレクタ54に、また、第２表の４種の係
数Ｄのそれぞれと原画像データSij＋２とを乗算したデ
ータがデータセレクタ55に与えられ、データセレクタ52
〜55のそれぞれが、データBi（第２表）で特定される。
係数Ａ〜Ｄ（それぞれが４種：第２表）の一種で演算を
した値を示すデータを出力し、それらを加算した和が、
変倍画像データOikとして、加算器56より出力される。 なお、補数器57は、減算データ（−1/8）を加算デー
タに変換する（減算を加算に転換する）ためのものであ
る。 データセレクタ52〜55の出力Ａ〜Ｄは、それらに与え
られる信号Biによって、入力ａ〜ｄのいずれか１つとさ
れ、Biが０を示すデータのときには、入力ａが出力Ａ〜
Ｄとされ、Biが１を示すデータのときには、入力ｂが出
力Ａ〜Ｄとされ、Biが２を示すデータのときには、入力
ｃが出力Ａ〜Ｄとされ、Biが３を示すデータのときに
は、入力ｄが出力Ａ〜Ｄとされる。このBiの値は第２表
に示されるものである。 加算器56が、データセレクタ52〜55の出力Ａ〜Ｄの和
を示すデータを変倍画像データOikとして出力する。 データセレクタ52〜55の選択データBiはRAM3に、画像
読取前に予め読み込まれているものである。 この第３実施例（第3a図）のマイクロプロセッサ35の
変倍処理制御動作は、第1b図および第1c図に示す第１実
施例のものと略同様であるが、第1b図のステップ15x〜1
7xの、による変倍画像データ演算のためのデータBi設
定の代りに、第3b図に示すステップ41x〜50xの如く、
による変倍画像データ演算のためのデータBi（第２表の
もの）設定をするようにしている。すなわち、ｉのそれ
ぞれの値で演算した小数Riが、 0 ≦Ri＜1/4, 1/4≦Ri＜1/2, 1/2≦Ri＜3/4, 3/4≦Ri＜7/8,および、 7/8≦Ri＜１、 のいずれにあるかをステップ41x〜47xでチェックして、 ０≦Ri＜1/4のときはレジスタBiに０を示すデータを
セットし（42x）、 1/4≦Ri＜1/2のときはレジスタBiに１を示すデータを
セットし（44x）、 1/2≦Ri＜3/4のときはレジスタBiに２を示すデータを
セットし（46x）、 3/4≦Ri＜7/8のときはレジスタBiに３を示すデータを
セットする（48x）。 7/8≦Ri＜１のときには、Riを１に切り上げて、レジ
スタｊの内容を１大きい数に更新して（49x）、レジス
タBiに０をセットする。このように設定したBiは、第１
実施例と同じく、Aiと共にRAM3に書込まれる。 この他の変倍処理制御動作は、第１実施例と同様であ
り、画像読取中には、このように設定したデータBiがAi
と共にRAM3より読み出されてデータセレクタ52〜55に与
えられる。これにより、加算器56の出力である変倍画像
データOikは、概略で前述の（７）式で演算したものと
なる。副走査方向についても同様な処理となる。 第3c図に、第3a図に示す演算器80XCの変形例を示す。
この例では、ROM63に、Sij−１の０〜63,Sijの０〜63,S
ij＋１の０〜63,Sij＋２の０〜63,第２表に示す係数Ａ
の４種，係数Ｂの４種，係数Ｃの４種および係数Ｄの４
種をパラメータとして前述の（７）式で演算した変倍画
像データOikが、それらのパラメータをアドレスとして
格納されている。ROM63の読み出しアドレスは、データ
セレクタ27から出力されるSij−1,Sij,Sij＋1,Sij＋２
およびBiで定められ、Biで特定される係数Ａ〜Ｄ（第１
表）と、Sij−1,Sij＋1,Sij＋２で、（７）式で演算し
た変倍画像データOikがROM63より読み出される。 第４実施例（第４図） 第４実施例の、第１実施例と異る構成部分のみを第４
図に示す。この第４実施例は、サンプリング回路64およ
び65に特徴があるものであって、その他の部分は第１実
施例と同じであり、サンプリング回路64,65以外の部分
は、第2,3実施例と同じであってもよい。 第４図に示すサンプリング回路64は、RAM1を書込みに
指定しているとき（ａ＝H,b＝Ｌ）には、アンドゲート6
8と69がオフであって、アンドゲート67がオンであるの
で、アドレスカウンタ38を、DCLKでカウントアップす
る。すなわち、DCLKが１パルス到来する毎に、原画像デ
ータをRMA1に読込む。RAM1を読み出しに指定していると
き（ａ＝L,b＝Ｈ）には、アンドゲート67がオフであ
り、縮少（ｄ＝Ｈ）のときにはアンドゲート68もオフで
あって、 第５実施例（第3d図） 第3d図に本発明の第５実施例の要部を示す。第3d図
は、第3a図と異る部分のみを示す。この第５実施例は第
３実施例の変形例でもあり、前述の第（11）式に基づい
て、主走査方向の変倍画像データ演算およびMTF補正演
算を同時に行ない、しかも、副走査方向の変倍画像デー
タ演算およびMTF補正演算も同時に行なう。 まず主走査方向の演算処理を説明すると、この第５実
施例では、RAM1,RAM2には、その所要メモリ容量を少す
るため、それぞれ１ライン分の原画像データを読み書き
するようにしている。これらによっては、隣接画像デー
タをパラレルに同時に得ることができないので、演算器
28に、４個のラッチ251〜254を備えて、これらにより、
隣接５画素の画像データを得て、これらの画像データ
と、第３表に示す係数を用いて変倍しかつMTF補正した
データを得るようにしている。データセレクタ111は、
第（11）式の、Ｅ・Sij−２に、第３表の係数Ｅを乗じ
た４種の値の１つを出力し、データセレクタ112は、第
（11）式の、Ａ・Sij−１に、第３表の係数Ａを乗じた
４種の値の１つを出力し、データセレクタ113は、第（1
1）式の、Ｂ・Sijに、第３表の係数Ｂを乗じた４種の値
を１つを出力し、データセレクタ114は、第（11）式
の、Ｃ・Sij＋１に、第３表の係数Ｃを乗じた４種の値
の１つを出力し、データセレクタ115は、第（11）式
の、Ｄ・Sij＋２に第３表の係数Ｄを乗じた４種の値の
１つを出力する。４種のいずれを出力するかは、RAM4が
データセレクタ111〜115に与えるデータBiによって定ま
る。データセレクタ111〜115の出力は加算器116に与え
られて、加算器116が、第（11）式に、第３表の係数を
代入した演算値（ケースａ〜ｄの４種）のうちの、デー
タBiで指定される１つMikを出力する。この出力Mikは、
第（11）式および第３表に関連してすでに説明したよう
に、主走査方向に変倍処理し、しかも、倍率Ｒを変数と
し倍率Ｒ各値において最適なMTF補正がもたらされる演
算を折り込んだものである。 この第５実施例の、副走査変倍演算器29（図示せず）
は、第3d図に示す主走査変倍演算器28の、ラッチ251〜2
54のそれぞれをラインバッファメモリに置換したもので
ある。 第５実施例の他の構成は前述の第３実施例と同じであ
る。変倍処理動作は、前述の第３実施例のものと同様で
あるが、第1c図に示すステップ51x〜57xを省略したこの
となっている。 第５実施例では、変倍処理演算とMTF補正演算を同じ
演算式に集約しているので、それらを分離して演算する
場合よりも、演算に関するハードウエアが簡単になり、
しかも演算ステップが少くなっている。 効果 以上の通り本願発明では、原稿像に対す変倍画像デー
タのサンプリング密度に応じて、変倍後又は変倍前の画
像データに適正なMTF補正をするべく、指定された主走
査方向の倍率に応じて、倍率が高いほど、前記変倍前又
は変倍後の画像データに、強いMTF補正をし、その後、
前記主走査方向の倍率とは独立に指定された副走査方向
の倍率に応じて、倍率が高いほど、主走査方向にMTF補
正された画像データに対し、強いMTF補正を行なうの
で、変倍処理による画像劣化が低減する。
【図面の簡単な説明】
第1a図は、本発明の第１実施例の構成を示すブロック図
である。 第1b図および第1c図は、第1a図に示すマイクロプロセッ
サ35の変倍処理制御動作を示すフローチャートである。 第1d図は、第1a図に示す主走査変倍演算器28の構成を示
すブロック図である。 第1e図は、第1a図に示す副走査変倍演算器29の構成を示
すブロック図である。 第2a図は、本発明の第２実施例の要部を示すブロック図
である。 第2b図は、第2a図に示すマイクロプロセッサ35の変倍処
理制御動作の一部を示すフローチャートである。 第2c図は、第2a図に示す演算器80XBの変形例を示すブロ
ック図である。 第3a図は、本発明の第３実施例の要部を示すブロック図
である。 第3b図は、第3a図に示すマイクロプロセッサ35の変倍処
理制御動作の一部を示すフローチャートである。 第3c図は、第3a図に示す演算器80XCの変形例を示すブロ
ック図である。 第3d図は、本発明の第５実施例の要部を示すブロック図
である。 第４図は、本発明の第４実施例の要部を示すブロック図
である。 第５図は、変倍画像データを演算する３次関数コンボリ
ューション法で用いる補間関数の値を示すグラフであ
り、横軸は原画像データのサンプリング位置に対する変
倍画像データに割り当てるサンプリング位置のずれ量を
示し、縦軸は補間関数の値を示す。 第６図は、第1a図に示すスキャナSCRの画像読取出力で
あるデータＹと同期クロックLSYNC,DCLKおよびラッチ25
の出力であるデータＺの関係を示すタイムチャートであ
る。 第７図は、第1a図に示すラインバッファメモリRAM1,RAM
2の書込みデータ，読み出しデータとライン同期パルスL
SYNCとの関係を示すタイムチャートである。 第８図は、従来の画像読取装置の外観を示す斜視図であ
る。 第９図は、従来の１つの画像読取装置の主機械構成要素
を示す側面図である。 第10図は、従来のもう１つの画像読取装置の主機械構成
要素を示す側面図である。 第11図は、従来の電気的手法による画像データ変倍のた
めに、１頁分の原画像データをメモリに格納した場合
の、メモリ上における画像データ分布を、画像対応で示
す平面図である。 第12図は、近接画素間距離線形配分法により変倍画像デ
ータを演算する場合の、原画像データのサンプリング位
置と変倍画像データのサンプリング位置との関係を示す
平面図である。 第13a図は、MTF補正の補正係数分布を示す平面図であ
る。 第13b図は、MTF補正における補正画素と補正に参照する
画素の分布を示す平面図である。 第14a図，第14b図，第14c図および第14d図は、MTF補正
係数の分布を示す平面図である。 第15図は、第1a図に示すスキャナSCRの、周波数応答性
を示すクラフである。 第16図は、MTF補正を加味した変倍演算補間係数を示す
グラフである。 1:画像読取装置、2:コンタクトガラス板 3:原稿圧板、4:操作部 5:蛍光灯、6:セルホックレンズ 7:イメージセンサ、8:反射光 9:キャリッジ、11〜13:反射光 14:レンズ、SCR:スキャナ 28:主走査変倍演算器、29:副走査変倍演算器 DOC:原稿、35:マイクロプロセッサ 64,65:サンプリング回路、65Y:サンプリング回路 80XA:データセレクタ、80Y:変倍演算器 100XA:主走査方向MTF演算器、100Y:副走査方向MTF演算
器 80XB,80XC:変倍演算器
である。 第1b図および第1c図は、第1a図に示すマイクロプロセッ
サ35の変倍処理制御動作を示すフローチャートである。 第1d図は、第1a図に示す主走査変倍演算器28の構成を示
すブロック図である。 第1e図は、第1a図に示す副走査変倍演算器29の構成を示
すブロック図である。 第2a図は、本発明の第２実施例の要部を示すブロック図
である。 第2b図は、第2a図に示すマイクロプロセッサ35の変倍処
理制御動作の一部を示すフローチャートである。 第2c図は、第2a図に示す演算器80XBの変形例を示すブロ
ック図である。 第3a図は、本発明の第３実施例の要部を示すブロック図
である。 第3b図は、第3a図に示すマイクロプロセッサ35の変倍処
理制御動作の一部を示すフローチャートである。 第3c図は、第3a図に示す演算器80XCの変形例を示すブロ
ック図である。 第3d図は、本発明の第５実施例の要部を示すブロック図
である。 第４図は、本発明の第４実施例の要部を示すブロック図
である。 第５図は、変倍画像データを演算する３次関数コンボリ
ューション法で用いる補間関数の値を示すグラフであ
り、横軸は原画像データのサンプリング位置に対する変
倍画像データに割り当てるサンプリング位置のずれ量を
示し、縦軸は補間関数の値を示す。 第６図は、第1a図に示すスキャナSCRの画像読取出力で
あるデータＹと同期クロックLSYNC,DCLKおよびラッチ25
の出力であるデータＺの関係を示すタイムチャートであ
る。 第７図は、第1a図に示すラインバッファメモリRAM1,RAM
2の書込みデータ，読み出しデータとライン同期パルスL
SYNCとの関係を示すタイムチャートである。 第８図は、従来の画像読取装置の外観を示す斜視図であ
る。 第９図は、従来の１つの画像読取装置の主機械構成要素
を示す側面図である。 第10図は、従来のもう１つの画像読取装置の主機械構成
要素を示す側面図である。 第11図は、従来の電気的手法による画像データ変倍のた
めに、１頁分の原画像データをメモリに格納した場合
の、メモリ上における画像データ分布を、画像対応で示
す平面図である。 第12図は、近接画素間距離線形配分法により変倍画像デ
ータを演算する場合の、原画像データのサンプリング位
置と変倍画像データのサンプリング位置との関係を示す
平面図である。 第13a図は、MTF補正の補正係数分布を示す平面図であ
る。 第13b図は、MTF補正における補正画素と補正に参照する
画素の分布を示す平面図である。 第14a図，第14b図，第14c図および第14d図は、MTF補正
係数の分布を示す平面図である。 第15図は、第1a図に示すスキャナSCRの、周波数応答性
を示すクラフである。 第16図は、MTF補正を加味した変倍演算補間係数を示す
グラフである。 1:画像読取装置、2:コンタクトガラス板 3:原稿圧板、4:操作部 5:蛍光灯、6:セルホックレンズ 7:イメージセンサ、8:反射光 9:キャリッジ、11〜13:反射光 14:レンズ、SCR:スキャナ 28:主走査変倍演算器、29:副走査変倍演算器 DOC:原稿、35:マイクロプロセッサ 64,65:サンプリング回路、65Y:サンプリング回路 80XA:データセレクタ、80Y:変倍演算器 100XA:主走査方向MTF演算器、100Y:副走査方向MTF演算
器 80XB,80XC:変倍演算器
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.6，ＤＢ名)
H04N 1/393
G06F 15/66
Claims (1)
- (57)【特許請求の範囲】 １．原画像を所定のサンプリング密度で読み取ることに
より等倍読み取りの原画像データを得て、指定された倍
率に応じて原画像データから、倍率対応のサンプリング
密度の変倍画像データを算出する、画像データの電気的
変倍方法において、 前記変倍画像データのサンプリング密度に応じて、変倍
後又は変倍前の画像データに適正なMTF補正をするべ
く、指定された主走査方向の倍率に応じて、倍率が高い
ほど、前記変倍前又は変倍後の画像データに、強いMTF
補正をし、その後、前記主走査方向の倍率とは独立に指
定された副走査方向の倍率に応じて、倍率が高いほど、
主走査方向にMTF補正された画像データに対し、強いMTF
補正をすることを特徴とする画像データの電気的変倍方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61101721A JP2789560B2 (ja) | 1986-05-01 | 1986-05-01 | 画像データの変倍処理装置 |
| US07/044,420 US4827433A (en) | 1986-04-30 | 1987-04-30 | Processing device for changing magnification of image data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61101721A JP2789560B2 (ja) | 1986-05-01 | 1986-05-01 | 画像データの変倍処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62257277A JPS62257277A (ja) | 1987-11-09 |
| JP2789560B2 true JP2789560B2 (ja) | 1998-08-20 |
Family
ID=14308166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61101721A Expired - Lifetime JP2789560B2 (ja) | 1986-04-30 | 1986-05-01 | 画像データの変倍処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2789560B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006050088A (ja) * | 2004-08-02 | 2006-02-16 | Sony Corp | 画像処理装置および方法、情報処理装置および方法、記録媒体、並びにプログラム |
| US7038818B2 (en) | 1999-12-27 | 2006-05-02 | Ricoh Company, Ltd | Method and apparatus for image processing method, and a computer product |
| EP1686788A2 (en) | 2005-01-27 | 2006-08-02 | Sony Corporation | Information-processing apparatus and removable substrate used therein |
| US7161714B1 (en) | 1999-11-25 | 2007-01-09 | Ricoh Company, Ltd. | Apparatus and method for processing images, and computer product |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2592825B2 (ja) * | 1987-02-25 | 1997-03-19 | キヤノン株式会社 | 画信号処理装置 |
| JPH01142877A (ja) * | 1987-11-30 | 1989-06-05 | Canon Inc | デジタル画像の補間装置 |
| JP2685460B2 (ja) * | 1987-11-30 | 1997-12-03 | キヤノン株式会社 | デジタル画像の補間装置 |
| JPH0229072A (ja) * | 1988-04-14 | 1990-01-31 | Ricoh Co Ltd | デジタル画像処理装置の画像補正装置 |
| JPH0322092A (ja) * | 1989-06-19 | 1991-01-30 | Alps Electric Co Ltd | 拡縮画像再生方法および装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3233288A1 (de) * | 1982-09-08 | 1984-03-08 | Robert Bosch Gmbh, 7000 Stuttgart | System zur zeitlichen kompression und/oder expansion von elektrischen signalen |
| JPS60225282A (ja) * | 1984-04-23 | 1985-11-09 | Hitachi Ltd | 画像の縮小方式 |
-
1986
- 1986-05-01 JP JP61101721A patent/JP2789560B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7161714B1 (en) | 1999-11-25 | 2007-01-09 | Ricoh Company, Ltd. | Apparatus and method for processing images, and computer product |
| US7038818B2 (en) | 1999-12-27 | 2006-05-02 | Ricoh Company, Ltd | Method and apparatus for image processing method, and a computer product |
| US7394577B2 (en) | 1999-12-27 | 2008-07-01 | Ricoh Company, Ltd. | Method and apparatus for image processing method, and a computer product |
| JP2006050088A (ja) * | 2004-08-02 | 2006-02-16 | Sony Corp | 画像処理装置および方法、情報処理装置および方法、記録媒体、並びにプログラム |
| JP4655533B2 (ja) * | 2004-08-02 | 2011-03-23 | ソニー株式会社 | 画像処理装置および方法、記録媒体、並びにプログラム |
| EP1686788A2 (en) | 2005-01-27 | 2006-08-02 | Sony Corporation | Information-processing apparatus and removable substrate used therein |
| US7616263B2 (en) | 2005-01-27 | 2009-11-10 | Sony Corporation | Information-processing apparatus and removable substrate used therein |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62257277A (ja) | 1987-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4772281B2 (ja) | 画像処理装置及び画像処理方法 | |
| JPH05260287A (ja) | 画像伸縮装置の改良 | |
| US4809083A (en) | Image reading and/or recording apparatus with enlarging and reducing function | |
| WO2004019607A1 (ja) | 画像処理装置と画像処理システム及び画像処理方法 | |
| JP2006217641A (ja) | 画像読取り装置におけるセンサ間の距離補正方法 | |
| US4827433A (en) | Processing device for changing magnification of image data | |
| JPH07220061A (ja) | 画像補間装置 | |
| JP2789560B2 (ja) | 画像データの変倍処理装置 | |
| JPH0573675A (ja) | 画像処理装置 | |
| JP2000013594A (ja) | 画像処理装置および画像処理方法、並びに記録媒体 | |
| JPS6154306B2 (ja) | ||
| JPH0771189B2 (ja) | 画像データの変倍処理装置 | |
| JPH03284054A (ja) | 画素密度変換装置 | |
| US5729357A (en) | Image processing apparatus | |
| JP2829931B2 (ja) | 画像処理装置 | |
| EP0571895A2 (en) | Image processing system | |
| US6449059B1 (en) | Interface device and image forming apparatus | |
| JP4746945B2 (ja) | 解像度変換装置及び方法 | |
| JP3698196B2 (ja) | 画像処理装置及び画像入力装置 | |
| JP2829930B2 (ja) | 画像処理装置 | |
| JPS62261277A (ja) | 画像デ−タの変倍処理装置 | |
| US5949923A (en) | Image reader | |
| JP2582058B2 (ja) | 画像データの変倍制御装置 | |
| JPS62257276A (ja) | 画像デ−タの変倍処理装置 | |
| JPH06164852A (ja) | 原稿読み取り装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |