JP4746945B2 - 解像度変換装置及び方法 - Google Patents

Description

本発明は、入力画像に倍率変換を施す解像度変換装置及び方法に関する。

例えばデジタル複写機器において、デジタル画像を拡大や縮小する、つまり変倍する技術として、デジタル画像データについて速度変換及び補間処理を行うことで処理を行う技術がある。尚、上記変倍とは、元画像データを１００％としたとき、１００％を超えて上記元画像データを拡大処理する場合、及び１００％未満に上記元画像データを縮小処理する場合を意味する。
速度変換及び補間処理の技術について、図１４、図１５Ａ〜図１５Ｃを参照して説明する。

まず速度変換について説明する。
図１４は、変倍される元画像データ１０を示している。この例では元画像データ１０は、４つの画素データ１〜４からなり、各画素データ１〜４は、走査方法に相当するＸ軸方向に沿ってドット距離５のピッチにて配置されている。つまり、Ｘ軸方向において、画素データ１は「０」の位置に、画素データ２は「１」の位置に、画素データ３は「２」の位置に、画素データ４は「３」の位置に、それぞれ配置される。
元画像データ１０を例えば拡大処理することは、拡大倍率に応じて画素数を増やすことに対応する。例えば上述の４つの画素からなる元画像データ１０を、Ｘ軸方向に１．５倍するときには、画素数は６つ（＝４×１．５）になる。ここで、どの画素をいくつ増やすかの方法として、ドット距離５を伸延して画素領域６を形成する方法がある。このとき、画素データは、伸延前のドット距離５にて、上記「０」、「１」、「２」、…の位置に配置される。このような速度変換手法について、元画像データ１０を拡大処理する場合を例に採り以下に具体的に説明する。

図１５Ａに示すように、元画像データ１０をＸ軸方向に１．５倍に拡大する場合には、ドット距離５が１．５倍に伸延され、画素領域６Ａが形成される。つまり、画素領域６Ａは、Ｘ軸方向の位置において、「０」から「１．５」の位置まで、「１．５」から「３」の位置まで、…が相当する。一方、画素データは、上記「０」、「１」、「２」、…の位置に配置される。よって、図１５Ａに示すように、「０」及び「１」の位置までは、画素データ１が配置され、画素データ２は「２」の位置のみに配置され、画素データ３は「３」及び「４」の位置に配置され、画素データ４は「５」の位置のみに配列される。
図１５Ｂには、元画像データ１０をＸ軸方向に２．５倍に拡大する場合を示している。上述の場合と同様に、ドット距離５が２．５倍に伸延され、画素領域６Ｂは、Ｘ軸方向の位置において、「０」から「２．５」の位置まで、「２．５」から「５」の位置まで、…となる。したがって、「０」〜「２」の位置までは画素データ１が配置され、「３」及び「４」の位置では画素データ２が配置され、「５」〜「７」の位置までは画素データ３が配置され、「８」〜「１０」の位置では画素データ４が配置される。
図１５Ｃには、元画像データ１０をＸ軸方向に３．５倍に拡大する場合を示している。上述の場合と同様に、ドット距離５が３．５倍に伸延され、画素領域６Ｃは、Ｘ軸方向の位置において、「０」から「３．５」の位置まで、「３．５」から「７」の位置まで、…となる。したがって、「０」〜「３」の位置までは画素データ１が配置され、「４」〜「６」の位置までは画素データ２が配置され、「７」〜「１０」の位置までは画素データ３が配置され、「１１」〜「１３」の位置では画素データ４が配置される。

次に補間処理について説明する。
上述のようにして元画像データ１０を拡大した場合、例えば図１５Ｂを見ると、「０」〜「２」の位置までは画素データ１が配置され、「３」及び「４」の位置では画素データ２が配置され、「５」〜「７」の位置までは画素データ３が配置される。よって、画素の濃度値が変化する位置部分、例えば「２」と「３」の位置部分や「４」と「５」の位置部分、及びその近傍部分では、濃度変化が過度になりすぎ、不自然な画像となってしまう。そこで、過度な濃度変化がない画像を生成するため、拡大処理した場合、速度変換された画像に対して滑らかな濃度変化となるように画素データの修正処理つまり補間処理が実行される。
又、他の拡大処理方法として、特許文献１に記載されるように、元画像のラインデータを、拡大倍率に応じた画素数毎に区分したブロックに分け、当該ブロックの画素数を１個だけ増やすことで拡大処理する方法もある。
特開２００４−１５１７０号公報

上述したような従来の速度変換及び補間処理方法では、以下に説明するような問題がある。
図１６Ａに示すように、元画像データ１１が例えば画素データ１〜画素データ６の６つからなるとする。上述した手法により、元画像データ１１を１．５倍に拡大する速度変換することで、図１６Ｂに示すように、「１」〜「９」の各位置に対応して、画素データ１、画素データ１、画素データ２、画素データ３、画素データ３、画素データ４、画素データ５、画素データ５、画素データ６が配置された拡大画像データ１２が生成される。又、元画像データ１１を２．５倍に拡大する速度変換することで、図１６Ｃに示すように、「１」〜「１５」の各位置に対応して、画素データ１、画素データ１、画素データ１、画素データ２、画素データ２、画素データ３、画素データ３、画素データ３、画素データ４、画素データ４、画素データ５、画素データ５、画素データ５、画素データ６、画素データ６が配置された拡大画像データ１３が生成される。又、元画像データ１１を３．５倍に拡大する速度変換することで、図１６Ｄに示すように、「１」〜「２１」の各位置に対応して、画素データ１、画素データ１、画素データ１、画素データ１、画素データ２、画素データ２、画素データ２、画素データ３、画素データ３、画素データ３、画素データ３、画素データ４、画素データ４、画素データ４、画素データ５、画素データ５、画素データ５、画素データ５、画素データ６、画素データ６、画素データ６が配置された拡大画像データ１４が生成される。

上述のように速度変換された各拡大画像データ１２〜１４に対して、いわゆるバイキュービック法に従い補間処理を行うとする。尚、バイキュービック法とは、補間処理用として着目した画素データに対して、２画素前のデータ、１画素前のデータ、及び１画素後のデータの合計４画素のデータを使用して補間処理を行う方法である。
各拡大画像データ１２〜１４について、例えば第８番目の「８」の位置の画素データに着目する。拡大画像データ１２の場合、「８」の位置における画素データは、画素データ５である。よって、補間処理を実行するためには、２つ前の画素データ３、一つ前の画素データ４、及び一つ後の画素データ６を、拡大画像データ１２から抽出する必要がある。拡大画像データ１２において、２つ前の画素データ３は「５」の位置に存在し、一つ前の画素データ４は「６」の位置に存在し、一つ後の画素データ６は「９」の位置に存在する。又、拡大画像データ１３の場合、「８」の位置における画素データは、画素データ３である。よって２つ前の画素データ１、一つ前の画素データ２、及び一つ後の画素データ４を拡大画像データ１３から抽出する必要がある。拡大画像データ１３において、２つ前の画素データ１は「３」の位置に存在し、一つ前の画素データ２は「５」の位置に存在し、一つ後の画素データ４は「９」の位置に存在する。又、拡大画像データ１４の場合、「８」の位置における画素データは、画素データ３である。よって２つ前の画素データ１、一つ前の画素データ２、及び一つ後の画素データ４を拡大画像データ１４から抽出する必要がある。拡大画像データ１４において、２つ前の画素データ１は「４」の位置に存在し、一つ前の画素データ２は「７」の位置に存在し、一つ後の画素データ４は「１２」の位置に存在する。

従来の速度変換及び補間処理方法では、上述のように、補間処理に使用する参照画素の存在位置が拡大倍率毎に異なってしまう。したがって、補間処理に使用する参照画素の存在位置を求めるアルゴリズムを各倍率に応じて用意する必要があり、装置構成上、及びソフトウエア上、負担が大きいという問題があり、又、該問題に起因して、設定する倍率を制限せざるを得ないという問題もある。
本発明は、このような問題点を解決するためになされたもので、装置構成及びソフトウエアにおける負担軽減可能な解像度変換装置及び方法を提供することを目的とする。

上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の第１態様の解像度変換装置は、主走査方向に沿ったラインスキャンにて得られ複数の画素データを有する画像データに対して速度変換し速度変換された画像データに対してバイキュービック法を用いて補間演算を実行して変換後データを生成する解像度変換装置において、
上記画像データが供給され、上記画像データの上記補間演算に必要となる参照画像データを有する補間用画像データを生成する参照画像データ生成部と、
上記参照画像データ生成部にて生成された上記補間用画像データについて速度変換を行う速度変換部と、
を備えたことを特徴とする。

又、上記補間用画像データに含まれる上記参照画像データについて上記速度変換部にて速度変換された速度変換後参照画像データ、及び上記補間用画像データに含まれる上記画像データについて上記速度変換部にて速度変換された速度変換後画像データをそれぞれ格納する格納部と、
上記格納部に格納された上記速度変換後参照画像データ及び上記速度変換後画像データから同一アドレスに存在する補間用参照画素データ及び補間用画素データを抽出する画素データ抽出部と、をさらに備えることもできる。

又、上記画素データ抽出部にて、上記速度変換後参照画像データから抽出された上記補間用参照画素データ、及び上記速度変換後画像データから抽出された上記補間用画素データを用いて上記補間演算を行う補間演算部をさらに備えることもできる。

又、上記補間用画像データには上記画像データが含まれ該画像データは、上記画像データ内の補間対象画素から始まる着目画像データであり、上記補間用画像データに含まれる上記参照画像データは、上記補間対象画素の近傍に位置する近傍画素から始まる画像データであるように構成してもよい。

又、上記補間用画像データに含まれる上記参照画像データは、上記補間用画像データに含まれる上記画像データに対して副走査方向において近傍に位置する近傍ラインの画像データであるように構成してもよい。

又、上記速度変換部は、上記補間用画像データに含まれる上記画像データを速度変換する第１速度変換器と、上記補間用画像データに含まれる上記参照画像データを速度変換する第２速度変換器と、上記第１速度変換器及び上記第２速度変換器に対して同一の速度変換パラメータを供給する速度制御器とを有するように構成してもよい。

さらに又、本発明の第２態様の解像度変換方法は、主走査方向に沿ったラインスキャンにて得られ複数の画素データを有する画像データに対して速度変換し速度変換された画像データに対してバイキュービック法を用いて補間演算を実行して変換後データを生成する解像度変換方法において、
上記画像データの上記補間演算に必要となる参照画像データを有する補間用画像データを生成し、
生成された上記補間用画像データに対して速度変換を行う、
ことを特徴とする。

本発明の第１態様における解像度変換装置、及び第２態様における解像度変換方法によれば、参照画像データ生成部及び速度変換部を備え、画像データと、画像データにおける着目画素の補間演算に必要となる参照画像データとを有する補間用画像データについて速度変換するようにした。したがって、画像データのみを速度変換した場合には、補間演算に必要な画素データが存在する位置は変倍倍率により異なるが、当該第１態様及び第２態様では画像データのみならず参照画像データについても速度変換することから、補間演算に必要な、着目画素データに隣接する画素データを取得することができる。即ち、補間演算に必要な画素データが存在する位置が倍率によって変化することはない。したがって、従来のように、倍率に応じた装置構成やソフトウエアを用意する必要が無く、装置構成及びソフトウエアにおける負担を軽減することができる。又、任意倍率の変倍が可能となる。

上記補間用画像データが上記速度変換部にて速度変換されてなる速度変換後参照画像データ及び速度変換後画像データは、格納部にそれぞれ格納され、画素データ抽出部にて、それぞれ同一アドレスに存在する補間用参照画素データ及び補間用画素データを抽出するようにした。よって、補間演算に必要な補間用参照画素データ及び補間用画素データを容易に得ることが可能となる。

又、補間用画像データに含まれる画像データは、上記画像データ内の補間対象画素から始まる着目画像データであり、上記補間用画像データに含まれる参照画像データは、上記補間対象画素の近傍に位置する近傍画素から始まるデータとすることができる。つまりこの場合は、主走査方向に沿ってラインスキャンした画像データについて拡大処理が施される場合に相当する。

又、上記補間用画像データに含まれる上記参照画像データは、上記補間用画像データに含まれる上記画像データに対して副走査方向において近傍に位置する近傍ラインの画像データとすることができる。この場合は、主走査方向に直交する副走査方向に沿って画像データを拡大処理する場合に相当する。このように、本発明の第１態様における解像度変換装置、及び第２態様における解像度変換方法は、主走査方向及び副走査方向の両方に拡大処理を実行することができる。

又、上記主走査方向及び上記副走査方向のいずれの方向に沿って拡大処理を行う場合であっても、上記参照画像データは、着目する画素データ又は画像データに対して加算処理を行うことで得ることができる。よって、装置構成を非常に簡素化することができ、さらに処理時間を短縮化することができる。

又、ＳＩＭＤ（Single Instruction-stream Multiple Data-stream）プロセッサを用いて変倍処理を行う場合、全てのデータが同時に処理されることから、速度変換された画像データを元に補間処理するには、個々の画像データを基準に速度変換前の参照画像データを変倍率によって求める必要がある。又、複数の画像データを同時に処理することから、個々の画像データに応じた速度変換データが必要である。そこで、補間用画像データを構成する画像データを速度変換する第１速度変換器と、補間用画像データを構成する参照画像データを速度変換する第２速度変換器と、速度制御器とを備えることで、ＳＩＭＤプロセッサを用いる場合にも対応することができる。

本発明の実施形態である解像度変換装置、及び該解像度変換装置にて実行される解像度変換方法について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。

上記解像度変換装置１１０について説明する。
解像度変換装置１１０は、主走査方向に沿ったラインスキャンにて得られ複数の画素データを有する画像データに対して速度変換及び補間演算を実行して変換後データを生成する装置である。図１に示すように、解像度変換装置１１０は、基本的な構成部分として、参照画像データ生成部１１１と、速度制御部１１５を有する速度変換部１１２と、補間演算部１１６とを備え、さらに格納部１１３、及び画像データ抽出部１１４を備えるのが好ましい。

上述のように構成される解像度変換装置１１０について、各構成部分をより詳しく説明するとともに、解像度変換装置１１０の動作、即ち該解像度変換装置１１０にて実行される解像度変換方法について説明する。
参照画像データ生成部１１１は、画像データが供給され、該画像データの補間演算に必要となる参照画像データを有する補間用画像データを生成する部分である。図２を参照して具体的に説明する。ある画像が主走査方向に沿ったラインスキャンにて読み取られることで、例えば１ラインが約７０００画素にてなる画像データが、複数ライン分、生成される。図２の（ａ）には、このようにして得られた画像情報２００の内、１ライン分の、さらにその内の一部分の画像データ２０１が示されている。該画像データ２０１は、スキャンされ読み取られた順に沿って、図示するように「１」から「９」…の画素データを有する。尚、以後、「１」の画素データを画素データ１、「２」の画素データを画素データ２、…と記す。このような画像データ２０１について、主走査方向２５０に沿って速度変換して拡大処理を行い、拡大された画像データに対して補間演算を施す場合を考える。又、補間演算方法として、本実施形態ではバイキュービック法を用いる。

補間演算方法としてバイキュービック法を例に採ることから、説明の便宜上、上記補間演算の対象となる画素として例えば画素データ３を例に採る。このとき、参照画像データ生成部１１１は、図２の（ｂ）に示すように、補間対象画素２０１ａである「３」の画素データ３から始まり画素データ４、画素データ５、…と続く着目画像データ２０２を基準として、補間対象画素２０１ａの近傍に位置する近傍画素から始まるデータである、複数の参照画像データ２０３を生成する。よって、参照画像データ生成部１１１は、着目画像データ２０２と参照画像データ２０３とを有する補間用画像データ２０４を生成する。

尚、上述のように説明の便宜上、画素データ３から始まる着目画像データ２０２を用いたが、着目画像データ２０２は、バイキュービック法を用いる場合でも、どの画素データから始まる画像データでもよく、例えば画素データ１から始まる画像データ２０１を用いることもできる。
又、バイキュービック法では、上記近傍画素として、補間対象画素２０１ａである画素データ３の近傍に位置する画素データ２、画素データ１、及び画素データ４を選択する。又、補間演算方法として例えばバイリニア法を採る場合には、補間対象画素２０１ａを含め２つの画素データを選択すればよい。このように、補間演算方法に従い、生成される参照画像データ２０３の数は変化する。

ここでは、参照画像データ２０３は、補間対象画素２０１ａである画素データ３より、主走査方向２５０において２画素前の画素データである画素データ１から始まり、画素データ２、画素データ３、…と続く第１参照画像データ２０３ａ、上記画素データ３より、主走査方向２５０において１画素前の画素データである画素データ２から始まり、画素データ３、画素データ４、…と続く第２参照画像データ２０３ｂ、及び、画素データ３より、主走査方向２５０において１画素後の画素データである画素データ４から始まり、画素データ５、画素データ６、…と続く第３参照画像データ２０３ｃから構成される。

このような参照画像データ２０３を生成するための参照画像データ生成部１１１の具体的構成としては、例えばラッチ回路構成を採ることができ、着目画像データ２０２の補間対象画素２０１ａに対して所定のオフセット値を与えることで、第１参照画像データ２０３ａ、第２参照画像データ２０３ｂ、第３参照画像データ２０３ｃを生成することができる。尚、参照画像データ生成部１１１の構成については、その他、当業者が容易想到である構成を採ることができる。又、上記オフセット値も、本実施形態では、「１」であるが、これに限定されるものではない。

次に、上記速度変換部１１２は、上述の補間用画像データ２０４が供給され、補間用画像データ２０４を速度変換し、拡大画像データに相当する変換後データ２０５を送出する。速度変換方法は、上述した従来の方法に同じであるが、速度変換部１１２は、着目画像データ２０２及び参照画像データ２０３の両方に対して速度変換を施す。又、速度制御部１１５は、速度変換部１１２に対して変倍率を制御する。
速度変換部１１２にて、例えば１．５倍の速度変換を施した場合、図３に示すように、第１参照画像データ２０３ａは、主走査方向２５０に沿って、画素データ１、画素データ１、画素データ２、画素データ３、画素データ３、画素データ４、…のデータを有する速度変換後第１参照画像データ２０６ａとなり、第２参照画像データ２０３ｂは、主走査方向２５０に沿って、画素データ２、画素データ２、画素データ３、画素データ４、画素データ４、画素データ５、…のデータを有する速度変換後第２参照画像データ２０６ｂとなり、第３参照画像データ２０３ｃは、主走査方向２５０に沿って、画素データ４、画素データ４、画素データ５、画素データ６、画素データ６、画素データ７、…のデータを有する速度変換後第３参照画像データ２０６ｃとなり、着目画像データ２０２は、主走査方向２５０に沿って、画素データ３、画素データ３、画素データ４、画素データ５、画素データ５、画素データ６、…のデータを有する速度変換後画像データ２０７となる。又、２．５倍の速度変換を施した場合を図４に示し、３．５倍の速度変換を施した場合を図５に示す。尚、速度変換後第１参照画像データ２０６ａ、速度変換後第２参照画像データ２０６ｂ、及び速度変換後第３参照画像データ２０６ｃを総称して速度変換後参照画像データ２０６と記す。

上記格納部１１３は、本実施形態では４つのメモリ１１３１〜１１３４から構成される。メモリ１１３１は、速度変換後第１参照画像データ２０６ａを格納するメモリであり、速度変換後第１参照画像データ２０６ａを構成する各画素データを主走査方向２５０に沿った順に格納し、メモリ１１３２は、速度変換後第２参照画像データ２０６ｂを格納するメモリであり、速度変換後第２参照画像データ２０６ｂを構成する各画素データを主走査方向２５０に沿った順に格納し、メモリ１１３３は、速度変換後画像データ２０７を格納するメモリであり、速度変換後画像データ２０７を構成する各画素データを主走査方向２５０に沿った順に格納し、メモリ１１３４は、速度変換後第３参照画像データ２０６ｃを格納するメモリであり、速度変換後第３参照画像データ２０６ｃを構成する各画素データを主走査方向２５０に沿った順に格納する。尚、各メモリ１１３１〜１１３４は、同一アドレスから、例えば第１番目のアドレスから、上述の各画像データ２０６ａ，２０６ｂ，２０７，２０６ｃを構成する各画素データを順次格納する。

上記画像データ抽出部１１４は、格納部１１３に格納された速度変換後第１参照画像データ２０６ａ、速度変換後第２参照画像データ２０６ｂ、速度変換後画像データ２０７、及び速度変換後第３参照画像データ２０６ｃに対して、同一アドレスに存在する補間用参照画素データ２０９ａ〜２０９ｃ、及び補間用画素データ２０８を抽出する。尚、補間用参照画素データ２０９ａ〜２０９ｃを総称して補間用参照画素データ２０９と記す。
例えば図３を参照して、以下に具体的に説明する。
例えば上述の補間対象画素２０１ａである画素データ３が存在する第１番目の第１アドレスについて、画像データ抽出部１１４が格納部１１３から各画素データを抽出する場合を例に採る。
速度変換後画像データ２０７にあっては、上記第１アドレスに存在する画素データは「３」であり、該画素データ３が補間用画素データ２０８として画像データ抽出部１１４によって抽出される。又、速度変換後第２参照画像データ２０６ｂでは、上記第１アドレスに存在する画素データは「２」であり、該画素データ２が補間用第２参照画素データ２０９ｂとして画像データ抽出部１１４によって抽出される。又、速度変換後第１参照画像データ２０６ａでは、上記第１アドレスに存在する画素データは「１」であり、該画素データ１が補間用第１参照画素データ２０９ａとして画像データ抽出部１１４によって抽出される。又、速度変換後第３参照画像データ２０６ｃでは、上記第１アドレスに存在する画素データは「４」であり、該画素データ４が補間用第３参照画素データ２０９ｃとして画像データ抽出部１１４によって抽出される。尚、補間用第１参照画素データ２０９ａ、補間用第２参照画素データ２０９ｂ、及び補間用第３参照画素データ２０９ｃの総称が補間用参照画素データである。

このように、画像データ抽出部１１４によって格納部１１３から同一アドレスにて抽出された各画素データは、画素データ１、画素データ２、画素データ３、及び画素データ４となる。即ち、格納部１１３の同一アドレスを参照することで、補間対象画素２０１ａである画素データ３に対して、バイキュービック法にて必要な、２つ前の画素データである画素データ１、一つ前の画素データである画素データ２、及び一つ後の画素データである画素データ４を得ることが可能となる。つまり、補間対象画素２０１ａである画素データ３に対して、隣接する画素データ、本例では連続する画素データを得ることが可能である。

又、補間用画素データ２０８に関して必要となる、隣接する補間用参照画素データ２０９ａ〜２０９ｃを得る動作は、例えば図３に示すように、上記第１アドレスの場合に限られるものではなく、いずれのアドレスにおいて可能である。例えば第３番目のアドレスである第３アドレスに着目した場合、速度変換後画像データ２０７における補間用画素データ２０８は画素データ４であり、速度変換後第２参照画像データ２０６ｂにおける補間用第２参照画素データ２０９ｂは画素データ３であり、速度変換後第１参照画像データ２０６ａにおける補間用第１参照画素データ２０９ａは画素データ２であり、速度変換後第３参照画像データ２０６ｃにおける補間用第３参照画素データ２０９ｃは画素データ５である。このように連続した「２」、「３」、「４」、「５」の画素データを得ることができる。

さらに、図４及び図５の各倍率の場合においても、画像データ抽出部１１４によって格納部１１３から同一アドレスにて抽出される各画素データは、補間用画素データ２０８に関して連続する補間用参照画素データ２０９ａ〜２０９ｃとなる。このような関係は、図３〜図５から明らかなように、倍率に関係なく、又、各倍率におけるいずれのアドレスにおいても成立している。

このように本実施形態によれば、参照画像データ生成部１１１にて補間対象画素２０１ａから始まる着目画像データ２０２に対して、補間対象画素２０１ａに隣接する画素データから始まる参照画像データ２０３を生成し、かつ着目画像データ２０２及び参照画像データ２０３について速度変換部１１２にて速度変換するようにした。したがって、各倍率において、いずれのアドレスを取っても補間用画素データ２０８に関して隣接する補間用参照画素データ２０９ａ〜２０９ｃを得ることができる。よって、従来技術のように、補間処理に使用する参照画素の存在位置が拡大倍率毎に異なるという現象は生じない。したがって、補間処理に使用する参照画素の存在位置を求めるアルゴリズムを各倍率に応じて用意する必要は無く、装置構成上、及びソフトウエア上の負担を従来に比べて大きく軽減することができ、それにより、設定する倍率が制限されることも無くなる。

尚、画像データの拡大処理を行っていることから、各倍率を通じて同一のアドレスから抽出される画素データが各倍率で一致するものではない。即ち、図３〜図５において、例えば第「６」番目のアドレスにて抽出される画素データは、図３の場合、画素データ４〜画素データ７であり、図４の場合、画素データ３〜画素データ６であり、図５の場合、画素データ２〜画素データ５となる。

上述の説明は、主走査方向２５０に沿う１ライン分の画像データ２０１について変倍処理を施す場合であるが、上記解像度変換装置１１０は、上述と同様の動作にて、副走査方向の変倍に関して、速度変換後、補間演算することもできる。以下に、副走査方向における変倍処理に関する説明を行う。

副走査方向について画像データの速度変換及び補間処理を行う場合には、主走査方向２５０に沿う画像データの内の着目ライン、及び、副走査方向に位置し上記着目ラインの近傍に位置する近傍ラインが必要となる。補間処理を例えば上記バイキュービック法にて行う場合には、着目ラインと、副走査方向において、上記着目ラインより１つ前のラインである第２ラインと、上記着目ラインより２つ前のラインである第１ラインと、上記着目ラインより１つ後のラインである第３ラインとが上記近傍ラインとして必要となる。例えば、図６に示すように、主走査方向２５０に沿って、画素データ１から画素データ５にてなる画像データ２１１ａ、画素データ６から画素データ１０にてなる画像データ２１１ｂ、画素データ１１から画素データ１５にてなる画像データ２１１ｃ、画素データ１６から画素データ２０にてなる画像データ２１１ｄ、…が副走査方向２５１に配列されて画像情報２１０を構成しているとする。このような画像情報２１０について、図７に示すように、補間用画像データ２１４を生成し、生成された補間用画像データ２１４を速度変換し、さらに補間処理が施される。

主走査方向２５０に沿った画像データにおける速度変換及び補間処理にあっては、参照画像データ２０３の作成方法として参照画像データ生成部１１１は、上述したように、オフセット値を例えば「１」とすることで第１参照画像データ２０３ａ、第２参照画像データ２０３ｂ、及び第３参照画像データ２０３ｃを生成した。一方、上述のように、着目ラインに対して近傍の各ラインの画像データを配列するためには、参照画像データ生成部１１１は、１ラインを構成する画素数をオフセット値とすることで、参照画像データ２１３を生成可能である。例えば、図６に示す画像情報の場合、１ラインの画素数は５つであるので、オフセット値を「５」にセットすることで、図７に示すように、バイキュービック法において必要となる、着目ラインの画像データ２１１ｃに対応する着目画像データ２１２、並びに着目画像データ２１２に対して、上記第２ラインに対応する第１参照画像データ２１３ａ、上記第１ラインに対応する第２参照画像データ２１３ｂ、及び上記第３ラインに対応する第３参照画像データ２１３ｃを生成可能である。第１参照画像データ２１３ａ、第２参照画像データ２１３ｂ、及び第３参照画像データ２１３ｃの総称が上記参照画像データ２１３である。又、着目画像データ２１２、第１参照画像データ２１３ａ、第２参照画像データ２１３ｂ、及び第３参照画像データ２１３ｃにて補間用画像データ２１４を構成する。
尚、参照画像データ２１３の生成方法としては、上述のような演算による方法が省装置構成、及び処理時間の短縮化等の面で有利であるが、上記演算方法に限定されず、例えば、記憶部に各ラインの画像データを格納しておき、上記記憶部から必要なラインの画像データを読み出す形態を採ることもできる。

さらに、参照画像データ生成部１１１にて生成された補間用画像データ２１４は、図７に示すように、速度変換部１１２にて速度変換され、拡大画像データに相当する変換後データ２１５が生成される。尚、速度変換方法は、上述の主走査方向２５０に沿った画像データにおける速度変換と同じである。変換後データ２１５は、上記着目画像データ２１２が速度変換された速度変換後画像データ２１７、上記第１参照画像データ２１３ａが速度変換された速度変換後第１参照画像データ２１６ａ、上記第２参照画像データ２１３ｂが速度変換された速度変換後第２参照画像データ２１６ｂ、及び上記第３参照画像データ２１３ｃが速度変換された速度変換後第３参照画像データ２１６ｃにて構成される。尚、速度変換後第１参照画像データ２１６ａ、速度変換後第２参照画像データ２１６ｂ、及び速度変換後第３参照画像データ２１６ｃを総称して速度変換後参照画像データ２１６と記す。

これらの速度変換後画像データ２１７、速度変換後第１参照画像データ２１６ａ、速度変換後第２参照画像データ２１６ｂ、及び速度変換後第３参照画像データ２１６ｃのそれぞれは、上記格納部１１３の４つのメモリ１１３１〜１１３４に記憶される。記憶動作は、上述の主走査方向２５０に沿った速度変換処理の場合と同様に、各画像データの先頭の画素データから順次、対応するメモリ１１３１〜１１３４におけるアドレスの例えば１番目から順番に記憶していく。

図８には、画像情報２１０を１．５倍に拡大処理した画像データを、図９には２．５倍に拡大処理した画像データを、図１０には３．５倍に拡大処理した画像データを、それぞれ示している。

画素データ抽出部１１４は、格納部１１３の４つのメモリ１１３１〜１１３４から、同一アドレスに格納されている画素データを抽出する。例えば、図８に示す１．５倍に拡大された変換後データ２１５において、例えば第４番目のアドレスから画素データを抽出する場合を考えると、速度変換後第１参照画像データ２１６ａからは画素データ３が抽出され、速度変換後第２参照画像データ２１６ｂからは画素データ８が抽出され、速度変換後画像データ２１７からは画素データ１３が抽出され、速度変換後第３参照画像データ２１６ｃからは画素データ１８が抽出される。このように抽出された画素データは、「３」、「８」、「１３」、「１８」であり、これらは、速度変換前の画像データである補間用画像データ２１４を構成する第１参照画像データ２１３ａ、第２参照画像データ２１３ｂ、着目画像データ２１２、及び第３参照画像データ２１３ｃのそれぞれにおける、主走査方向２５０に沿う第３番目の画素データに一致する。又、この関係は、変換後データ２１５における上記第４番目のアドレスに限らず、どのアドレスにおいても成立する。さらに、図９及び図１０を参照しても明らかなように、倍率にも関係なく成立する。

このように、副走査方向２５１に沿って速度変換及び補間処理を行う場合においても、速度変換前の画像データである補間用画像データ２１４、即ち、速度変換される画像情報２１０について、副走査方向２５１に沿った画素データの配列と、速度変換後のデータ２１５について副走査方向２５１に沿った画素データの配列とが一致する。したがって、補間処理に使用する参照画素が拡大倍率毎に異なるという現象は生じないことから、補間処理に使用する参照画素の存在位置を求めるアルゴリズムを各倍率に応じて用意する必要は無く、装置構成上、及びソフトウエア上の負担を従来に比べて大きく軽減することができ、それにより、設定する倍率が制限されることも無くなる。

図２及び図７に示すように、上述の各実施形態では、補間用画像データ２０４，２１４を一つの速度変換部１１２にて速度変換処理を行っている。一方、以下では、図１１及び図１２を参照して、ＳＩＭＤ（Single Instruction-stream Multiple Date-stream）方式のプロセッサにて参照画像データを含み速度変換した後、補間演算する実施形態について説明する。尚、速度変換処理は、図２に示す補間用画像データ２０４に対して行う場合を例に採る。

速度変換部１１２は、補間用画像データ２０４を構成する着目画像データ２０２の速度変換を行う第１速度変換器１１２１と、補間用画像データ２０４を構成する参照画像データ２０３の速度変換を行う３つの第２速度変換器１１２２〜１１２４とを有する。尚、ここでも補間処理方法としてバイキュービック法を採ることから、第２速度変換器は３つ設けているが、補間処理方法に応じてその数は変化する。

第１速度変換器１１２１、及び第２速度変換器１１２２〜１１２４には、速度変換パラメータ１２１が供給される速度制御器１２０が接続される。速度変換パラメータ１２１は、図１１に一例を示すような２値データにてなり、速度制御器１２０は速度変換パラメータ１２１に応じて第１速度変換器１１２１、及び第２速度変換器１１２２〜１１２４に信号を送出する。具体的に説明すると、第１速度変換器１１２１、及び第２速度変換器１１２２〜１１２４は、速度制御器１２０からの信号に従って、入力された画素データをそのまま出力するか、又は直前に出力した画素データを出力する。ここでは、速度変換パラメータ１２１に対応して、「０」の信号が速度制御器１２０から供給されたときには入力された画素データをそのまま出力し、「１」の信号が供給されたときには直前の画素データを出力する。図１２に示すように、例えば、第２速度変換器１１２２には第１参照画像データ２０３ａにおける画素データ１が供給され、第２速度変換器１１２３には第２参照画像データ２０３ｂにおける画素データ２が供給され、第１速度変換器１１２１には着目画像データ２０２における画素データ３が供給され、及び第２速度変換器１１２４には第３参照画像データ２０３ｃにおける画素データ４が供給されているとき、速度変換パラメータ１２１に従い速度制御器１２０が「０」の信号を送出することで、第２速度変換器１１２２は画素データ１をそのまま出力し、第２速度変換器１１２３は画素データ２をそのまま出力し、第１速度変換器１１２１は画素データ３をそのまま出力し、及び第２速度変換器１１２４は画素データ４をそのまま出力する。次に、速度変換パラメータ１２１に従い速度制御器１２０が「１」の信号を送出することで、第２速度変換器１１２２は直前の画素データ１を出力し、第２速度変換器１１２３も直前の画素データ２を出力し、第１速度変換器１１２１も直前の画素データ３を出力し、及び第２速度変換器１１２４も直前の画素データ４を出力する。次に、速度変換パラメータ１２１に従い速度制御器１２０が「０」の信号を送出することで、第２速度変換器１１２２は供給されている画素データ２をそのまま出力し、第２速度変換器１１２３は供給されている画素データ３をそのまま出力し、第１速度変換器１１２１は供給されている画素データ４をそのまま出力し、及び第２速度変換器１１２４は供給されている画素データ５をそのまま出力する。よって、第２速度変換器１１２２は、画素データ１、画素データ１、画素データ２、…を生成し、第２速度変換器１１２３は、画素データ２、画素データ２、画素データ３、…を生成し、第１速度変換器１１２１は、画素データ３、画素データ３、画素データ４、…を生成し、第２速度変換器１１２４は、画素データ４、画素データ４、画素データ５、…を生成する。以後、速度変換パラメータ１２１に従い、同様の動作が行われる。

このようにＳＩＭＤ方式のプロセッサにて補間用画像データ２０４を処理することができ、速度変換パラメータ１２１に応じて任意の倍率にて変換後データ２０５を生成することが可能である。

以上説明した解像度変換装置１１０は、画像情報をデジタル的に処理する機器に備えることができ、図１３に示すように、例えば複写機３００における画像データ処理装置３３０内に含まれるように構成可能である。該複写機３００には、画像データ処理装置３３０の他に、スキャナー３１０、ＣＣＤ３２０、プリンタ３４０を備える。画像データ処理装置３３０には、解像度変換装置１１０の他に、シェーディング補正部３３１、濃度補正部３３２、フィルター３３３、階調処理部３３４を有する。尚、シェーディング補正部３３１は、ＣＣＤ３２０から供給される画像データについて、照明のムラや、画像入力装置の不均一な特性に起因する不均一な画像を均等処理する部分である。濃度補正部３３２は、スキャナー３１０の濃度補正処理を行なう部分であり、画像の濃度値を変換し、画像のコントラストを改善する部分である。フィルター３３３は、画像全体の濃度の平滑化や、エッジ部分の強調処理を行う部分である。階調処理部３３４は、２５６階調から２階調への変換処理等、出力機器に合わせた階調変換処理を行なう部分である。

本発明は、例えば複写機等において、入力画像に倍率変換を施す解像度変換装置及び方法に適用可能である。

本発明の実施形態における解像度変換装置の構成を示すブロック図である。 図１に示す解像度変換装置にて実行される速度変換動作を説明するための図である。 図１に示す解像度変換装置にて実行される速度変換動作を説明するための図であり、補間用画像データを主走査方向に１．５倍に拡大した状態を示す図である。 図１に示す解像度変換装置にて実行される速度変換動作を説明するための図であり、補間用画像データを主走査方向に２．５倍に拡大した状態を示す図である。 図１に示す解像度変換装置にて実行される速度変換動作を説明するための図であり、補間用画像データを主走査方向に３．５倍に拡大した状態を示す図である。 図１に示す解像度変換装置にて実行される速度変換動作を説明するための図であり、副走査方向に速度変換される画像情報を示す図である。 図１に示す解像度変換装置にて実行される速度変換動作を説明するための図である。 図１に示す解像度変換装置にて実行される速度変換動作を説明するための図であり、補間用画像データを副走査方向に１．５倍に拡大した状態を示す図である。 図１に示す解像度変換装置にて実行される速度変換動作を説明するための図であり、補間用画像データを副走査方向に２．５倍に拡大した状態を示す図である。 図１に示す解像度変換装置にて実行される速度変換動作を説明するための図であり、補間用画像データを副走査方向に３．５倍に拡大した状態を示す図である。 図１に示す解像度変換装置に備わる速度変換部をＳＩＭＤプロセッサにて構成したときのブロック図である。 図１１に示す解像度変換装置の動作を説明するための図である。 図１に示す解像度変換装置を備えた機器の構成を示すブロック図である。 従来の速度変換処理動作を説明するための図であり、元の画像データを示す図である。 図１４に示す元画像データを１．５倍に拡大した状態を示す図である。 図１４に示す元画像データを２．５倍に拡大した状態を示す図である。 図１４に示す元画像データを３．５倍に拡大した状態を示す図である。 従来の速度変換処理動作を説明するための図であり、元の画像データを示す図である。 図１６Ａに示す元画像データを１．５倍に拡大したときにおける補間処理用の画素の存在位置を説明するための図である。 図１６Ａに示す元画像データを２．５倍に拡大したときにおける補間処理用の画素の存在位置を説明するための図である。 図１６Ａに示す元画像データを３．５倍に拡大したときにおける補間処理用の画素の存在位置を説明するための図である。

符号の説明

１１１…参照画像データ生成部、１１２…速度変換部、１１３…格納部、
１１４…画素データ抽出部、１１６…補間演算部、１２０…速度制御器、
１２１…速度変換パラメータ、
２０１…画像データ、２０１ａ…補間対象画素、２０２…着目画像データ、
２０３…参照画像データ、２０４…補間用画像データ、２０５…変換後データ、
２０６…速度変換後参照画像データ、２０７…速度変換後画像データ、
２０８…補間用画素データ、２０９…補間用参照画素データ、
２１１ａ〜２１１ｄ…画像データ、２１５…変換後データ、２５０…主走査方向、
１１２１…第１速度変換器、１１２２〜１１２４…第２速度変換器。

Claims (7)

1. 主走査方向に沿ったラインスキャンにて得られ複数の画素データを有する画像データに対して速度変換し速度変換された画像データに対してバイキュービック法を用いて補間演算を実行して変換後データを生成する解像度変換装置において、
   上記画像データが供給され、上記画像データの上記補間演算に必要となる参照画像データを有する補間用画像データを生成する参照画像データ生成部と、
   上記参照画像データ生成部にて生成された上記補間用画像データについて速度変換を行う速度変換部と、
   を備えたことを特徴とする解像度変換装置。
2. 上記補間用画像データに含まれる上記参照画像データについて上記速度変換部にて速度変換された速度変換後参照画像データ、及び上記補間用画像データに含まれる上記画像データについて上記速度変換部にて速度変換された速度変換後画像データをそれぞれ格納する格納部と、
   上記格納部に格納された上記速度変換後参照画像データ及び上記速度変換後画像データから同一アドレスに存在する補間用参照画素データ及び補間用画素データを抽出する画素データ抽出部と、をさらに備える、請求項１記載の解像度変換装置。
3. 上記画素データ抽出部にて、上記速度変換後参照画像データから抽出された上記補間用参照画素データ、及び上記速度変換後画像データから抽出された上記補間用画素データを用いて上記補間演算を行う補間演算部をさらに備えた請求項２記載の解像度変換装置。
4. 上記補間用画像データには上記画像データが含まれ該画像データは、上記画像データ内の補間対象画素から始まる着目画像データであり、上記補間用画像データに含まれる上記参照画像データは、上記補間対象画素の近傍に位置する近傍画素から始まる画像データである、請求項１から３のいずれかに記載の解像度変換装置。
5. 上記補間用画像データに含まれる上記参照画像データは、上記補間用画像データに含まれる上記画像データに対して副走査方向において近傍に位置する近傍ラインの画像データである、請求項１から３のいずれかに記載の解像度変換装置。
6. 上記速度変換部は、上記補間用画像データに含まれる上記画像データを速度変換する第１速度変換器と、上記補間用画像データに含まれる上記参照画像データを速度変換する第２速度変換器と、上記第１速度変換器及び上記第２速度変換器に対して同一の速度変換パラメータを供給する速度制御器とを有する、請求項１から５のいずれかに記載の解像度変換装置。
7. 主走査方向に沿ったラインスキャンにて得られ複数の画素データを有する画像データに対して速度変換し速度変換された画像データに対してバイキュービック法を用いて補間演算を実行して変換後データを生成する解像度変換方法において、
   上記画像データの上記補間演算に必要となる参照画像データを有する補間用画像データを生成し、
   生成された上記補間用画像データに対して速度変換を行う、
   ことを特徴とする解像度変換方法。

Images