JP4945462B2 - 画像変倍処理方法、画像変倍処理装置、画像処理装置および画像形成装置 - Google Patents

Description

本発明は、画像の変倍処理を行う画像変倍処理方法、変倍処理に伴う処理を行う画像変倍処理装置、この画像変倍処理装置を備えた画像処理装置、およびこの画像処理装置を備えた画像形成装置に関する。

この種の技術として、例えば特許文献１に開示された発明が知られている。この発明は、画像の変倍処理とリピート処理とを適切に行うことが可能な画像処理装置および画像処理方法を提供するためのもので、画像の変倍処理を行う変倍処理手段と、画像を繰り返し表示するための画像のリピート処理を行うリピート処理手段と、画像処理に要求される性能に応じて、前記変倍処理手段による画像の変倍処理と、前記リピート処理手段による画像のリピート処理の順序を設定する処理順序設定手段とを有し、前記処理順序設定手段は、画像の拡大処理と画像のリピート処理の高速化が要求される場合に、前記リピート処理手段による画像のリピート処理、前記変倍処理手段による画像の拡大処理の順で設定し、画像の拡大処理と画像のリピート処理の高画質化が要求される場合に、前記変倍処理手段による画像の拡大処理、前記リピート処理手段による画像のリピート処理の順で設定し、画像の縮小処理と画像のリピート処理の高速化および高画質化が要求される場合に、前記変倍処理手段による画像の縮小処理、前記リピート処理手段による画像のリピート処理の順で設定するようにしている。
特開２００６−２７０１７３号公報

前記公知例では、画像処理に要求される性能に応じて、画像の変倍処理とリピート処理とを適切な順序で行うことが可能となるという効果を奏しているが、リピート処理を行うリピート処理手段はラインバッファを有し、画像のデータを前記ラインバッファに記憶するとともに、このラインバッファに記憶された画像のデータを読み出して、繰り返し表示のためのリピート画像のデータを生成して出力するようにしている。しかし、公知例の方式を画像形成装置に適用し、電気的主走査変倍において広幅のサイズの画像形成に対応させると、前記公知例に開示されているような変倍処理では主走査長分のメモリが必要となる。このように広幅の主走査長分のメモリを確保するためのデバイスを新たに作成すると、当然、コストがかかる。そこで、これを回避するために広幅未対応デバイスを並列に繋いで広幅対応とすると 各デバイスが取り扱う主走査領域の境界で主走査変倍処理の継ぎ目が不連続になり出力画像の画質が低下する。すなわち、汎用のラインバッファ（ラインメモリ）を使用し、並列に繋いで広幅の画像の読み取りに対応させたときに、出力画像の画質が低下する。

そこで、本発明が解決しようとする課題は、広幅未対応デバイスを並列に繋いで広幅対応としたときにおいても、主走査領域の境界での画質低下を回避することにある。

前記課題を解決するため、第１の手段は、１ラインの全入力画素数よりも少ないラインメモリを複数使用して画像を変倍する際、変倍制御に基づき入力画素を制御入力し、入力された画素データを記憶し、記憶された画素データから変倍制御に基づく演算により出力画素を求める画像変倍処理方法において、拡大変倍の場合、前記記憶された画素データにおいて変倍率に応じた画素間隔毎に同一の画素データを続けて選択し、縮小変倍の場合、前記記憶された画素データにおいて変倍率に応じた画素間隔毎に画素データを補完して選択し、前記複数のラインメモリにおいて異なるラインメモリに移っても前記画素間隔のカウントを継続することにより、変倍制御の単位周期が分割された入力画素長と同一であることを特徴とする。

第２の手段は、第１の手段において、前記画素データは２つのラインメモリの一方に記憶され、トグル動作により前記記憶された画素データを読み出し、読み出した画素データに対して前記演算を行って出力画素データを求め、他方のラインメモリに記憶させることを繰り返すことを特徴とする。

第３の手段は、１ラインの全入力画素数よりも少ないラインメモリを複数使用して画像を変倍する際、変倍制御に基づき入力画素を制御入力し、入力された画素データを記憶し、記憶された画素データから変倍制御に基づく演算により出力画素を求める画像変倍処理装置において、拡大変倍の場合、前記記憶された画素データにおいて変倍率に応じた画素間隔毎に同一の画素データを続けて選択し、縮小変倍の場合、前記記憶された画素データにおいて変倍率に応じた画素間隔毎に画素データを補完して選択し、前記複数のラインメモリにおいて異なるラインメモリに移っても前記画素間隔のカウントを継続することにより、変倍制御の単位周期が分割された入力画素長と同一であることを特徴とする。

第４の手段は、第３の手段において、入力画素データおよび出力画素データを記憶する第１および第２の前記ラインメモリと、あらかじめ変倍率に応じた変倍制御データを記憶した変倍処理制御用メモリと、前記変倍処理制御用メモリに用意された変倍制御データを読み出しながらそのデータに応じてトグル動作により前記第１および第２のラインメモリの一方に格納された画像データを１画素ずつ読み出して補間演算し、前記第１および第２のラインメモリの他方に格納させる補間演算処理部とを備えていることを特徴とする。

第５の手段は、第３または第４の手段に係る画像変倍処理装置を含み、入力された画像データに対して画像形成のための画像データを生成する画像処理手段を備えた画像処理装置を特徴とする。

第６の手段は、第５の手段に係る画像処理装置と、当該画像処理装置によって処理された画像データに基づいて記録媒体に可視画像を形成する画像形成手段とを備えた画像形成装置を特徴とする。

なお、後述の実施形態では、第１および第２のラインメモリは符号２６ｊ，２６ｋに、変倍処理制御用メモリは符号２６ｍに、補間演算処理部は符号２６ｌに、画像処理手段は画像処理ユニット２に、画像形成手段はプリンタユニット３に、画像変倍処理装置は変倍処理部２６に、画像形成装置は画像処理ユニット２およびプリンタユニット３に、それぞれ対応する。

本発明によれば、変倍制御の単位周期が入力画素長と同一であるので、出力画素後端が処理周期の途中の制御で出力されることを防ぐことが可能となり、これにより広幅未対応デバイスを並列に繋いで広幅対応としたときにおいても、繋ぎ目である主走査領域の境界での画質低下を回避することができる。

以下、図面を参照し、本発明の実施形態について説明する。

図１は本発明の実施形態に係る画像形成装置の概略構成を機能的に示すブロックである。同図において、画像形成装置は、スキャナユニット１、画像処理ユニット２、およびプリンタユニット３から構成されている。スキャナユニット１は原稿画像を光学的に読み取り、電気信号に変換して出力する。画像処理ユニット２はスキャナユニット１から入力された読み取り画像信号を印刷可能な印字信号に変換する処理を各工程で実行し、印字信号をプリンタユニット３に出力する。プリンタユニット３は、画像処理ユニット２から出力される印字信号に基づいて記録紙などの記録媒体に可視画像を形成する。

画像処理ユニット２は、シェーディング補正部（回路）２１、ライン補正部（回路）２２、スキャナγ補正部（回路）２３、文字写真判定部（回路）２４、色補正部（回路））２５、変倍処理部（回路）２６、移動処理部（回路）２７、プリンタγ部補正部（回路）２８および階調処理部（回路）２９を備え、図示しないＣＰＵにより制御される。このＣＰＵは図示しないＲＯＭに格納されたプログラムにしたがって、図示しないＲＡＭをワークエリアとして使用しながら前記プログラムに基づいて下記の処理を実行する。

シェーディング補正部２１では、入力濃度と出力濃度との関係が補正され、ライン間補正部２２では、各ライン間のずれが補正される。スキャナγ補正部２３では、スキャナユニット１から入力された画像信号の特性に基づいてγ補正が行われ、文字写真判定部２４では画像処理の処理方法を変えるために画像領域か文字領域かが判定される。色補正部２５では、ＲＧＢ表色系からＹＭＣＫ表色系に変換する際の対応をとる補正が行われ、変倍処理部２６では、変倍指示があったときに変倍率に応じた画像データが作成される。移動処理部２７では、画像の移動や回転指示があった場合に、その指示に対応した座標変換が行われ、プリンタγ補正部２８では、出力するプリンタユニット３の特性に対応したγ補正が行われる。最後に、階調処理部２９で色ごとの階調処理が行われ、印字信号としてプリンタユニット３に出力される。

図２は変倍処理部２６の内部構成を示すブロック図である。変倍処理部２６は通常の変倍制御用メモリを使用した主走査変倍処理回路で、第１ないし第８のマルチプレクサ２６ｂ、２６ｃ、２６ｄ、２６ｅ、２６ｆ、２６ｇ、２６ｈ、２６ｉと、第１および第２のラインメモリ２６ｊ、２６ｋと、補間演算処理部２６ｌと、変倍制御用メモリ２６ｍと、後処理部２６ｎと、同期制御部２６ｏを備えている。色補正部２５から色補正された信号が入力される前処理部２６ａは第１のＭＵＸ２６ｂに接続され、第１のＭＵＸ２６ｂは第２のＭＵＸ２６ｃおよび第３のＭＵＸ２６ｄに接続され、第２のＭＵＸ２６ｃは第４のＭＵＸ２６ｅに、第３のＭＵＸ２６ｄは補間演算処理部２６ｌにそれぞれ接続されて後段に信号を送信する。さらに、第４のＭＵＸ２６ｅは第１および第２のラインメモリ２６ｊ，２６ｋにそれぞれ接続され、第１および第２のラインメモリ２６ｊ，２６ｋはそれぞれ第５のＭＵＸ２６ｆに接続され、後段に信号を送信する。さらに、第５のＭＵＸ２６ｆは第６のＭＵＸ２６ｇに接続され、第６のＭＵＸ２６ｇは第３および第８のＭＵＸ２６ｄ，２６ｉにそれぞれ接続され、後段に信号を送信する。補間演算処理部２６ｌは第７のＭＵＸ２６ｈに接続され、第７のＭＵＸ２６ｈは第２のＭＵＸ２６ｃおよび第８のＭＵＸ２６ｉにそれぞれ接続され、後段に信号を送信する。第８のＭＵＸ２６ｉは後処理部２６ｎに接続され、後処理部２６ｎは移動処理部２７に接続され、それぞれ後段に信号を出力する。また、補間演算処理部２６ｌは変倍制御用メモリ２６ｍに接続され、これらの各部の信号の入出力は同期制御部２６ｏによって同期がとられる。

このように構成された変倍処理部２６の動作を簡単に説明すると、画像は１スキャナユニット１から１ライン単位で前記図１に示した各部２１，２２，２３，２４，２５等を経て変倍処理部２６に入力される。変倍処理部２６に入力された画像はまず変倍前処理回路２６ａで有効画像領域の切りぬきやフィルタなどの処理が施される。次に拡大処理の場合は、図３に示すように第１および第２の画像データ保持用ラインメモリ２６ｊ、２６ｋに一時格納される。ここでは図３および図４に示すように２つのラインメモリ２６ｊ，２６ｋが書き込みと読み出し動作を１ラインごとに切り替わるトグル動作をしている。すなわち、一方のラインメモリ２６ｊ（２６ｋ）に１ラインの画像の書きこみが終了すると同時にこの書き込まれたラインメモリ２６ｊ（２６ｋ）は読み出しに切り替わり、他方のラインメモリ２６ｋ（２６ｊ）は書き込みに切り替わる。

そして、補間演算処理部２６ｌはあらかじめ変倍率に応じて変倍処理制御用メモリ２６ｍに用意された変倍制御データを読み出しながらそのデータに応じて第１および第２のラインメモリ２６ｊ，２６ｋに格納された画像データを１画素ずつ読み出し、補間演算を行う。なお、補間の方式は良く知られた３次関数コンボリューション法や単純補間などが用いられる。そのため、ここでは、補間方式についての詳細は省略する。

このときの変倍処理制御用メモリ２６ｍに用意された変倍制御データは例えば１００画素当り１２５画素を出力する１２５％変倍という設定の場合、入力画素を先頭から０、１、２、・・・と番号を付けるとすると出力は図５のようになり、第１および第２のラインメモリ２６ｊ，２６ｋに格納された画像の１０画素ごとに１２．５個を同じ画素で重複して読み出すような変倍制御データになっている。図５の例では、０、４、８、・・・９２、９６番目の画素が重複している。このようにして読み出された画素は、適宜補間演算され、変倍後処理部２６ｎへと出力される。変倍後処理部２６ｎでは有効画像領域外マスクなどの処理を行って後段回路に変倍画像は出力される。

これに対し、縮小の場合は図６に示すように先に補間演算処理部２６ｋに画像データが入力され、補間演算処理部２６ｋで補間演算を行ってから第１および第２の画像データ保持用ラインメモリ２６ｊ，２６ｋに一時格納される。このときの変倍処理制御用メモリ２６ｍに用意された変倍制御データは例えば１００画素当り８０画素を出力する８０％変倍という設定の場合、図７のように入力５画素に１画素はラインメモリ２６ｊ，２６ｋに格納しないような変倍制御データになっている。図７の例では、４、９、・・・９４、９９番目の画素が間引きされている。

ここで、例えば全主走査入力画素が５００画素でありこれを前半後半で２５０画素ずつに分けて処理した場合、上記の１２５％変倍の場合で同様に表すと、前半および後半の出力は図８（ａ）および（ｂ）のようになり、それぞれで処理すると図８（ｃ）のようになる。そして、これを前半と後半の変倍後出力画像であるとしてこのまま接続すると、この接続部分Ａで倍率の不連続が発生する。この場合、図９に示すように接続部分Ａが１６７％変倍相当になる。

この入力画素５００画素を分けずに５００画素をまとめて処理した場合、この入力２５０番画素付近Ｂの出力は図１０に示すようになる。ここでは、図９に示したような不連続性は生じていない。図９のような不連続性が発生するのは、変倍処理を１ラインの入力画素を分割し、それを１つの変倍制御周期Ｔとしてそれぞれ処理するため、変倍制御データの繰り返し周期が途中Ｔ１で切り替わり、図１１に示すように切り替わった位置でリセットされ、そのリセットされた始点から接続されることになるからである。

これに対し、本実施形態では、この変倍制御データの繰り返し単位をその分割された入力画像の長さと同一となるようにしている。すなわち、例えば全主走査入力画素が１０００画素でありこれを前半後半で５００画素ずつに分けて処理し、その変倍率を１２５％とする場合は入力１００画素当り出力１２５画素にするのではなく入力５００画素を出力６２５画素とするようにしている。このようにすることにより図１２に示すように変倍制御データの繰り返し周期の途中で切り替わることがなくなり、出力画素を再度接続する部分で変倍率の不連続が発生しなくなる。すなわち、変倍制御１周期Ｔ（５００画素）の後端は必ず周期後端Ｔ２となる。言い換えれば、変倍制御１周期の後端で区切るように繰り返し周期を設定する。これにより、並列に並べたデバイス（ラインメモリ）に格納される画素データの不連続性は確実に回避される。

以上のように、本実施形態によれば、
１）変倍制御の単位周期が入力画素長と同一であるので、出力画素後端が処理周期の途中の制御で出力されることを防止することができる。
２）変倍制御の単位周期が入力画素長と同一であるので、出力画素後端が処理周期の途中の制御で出力されない装置となる。これにより、単純に並列に接続してもその出力の接続部分が異常画像とならない。このため入力画素長が大きいシステムに対応する場合でもその入力の大きさに合わせた装置をその都度一から作成する必要がなく、さらに複数の装置を同一の制御データでそれぞれ単独で動作させるだけでその出力の接続部分が異常画像とならないので、複数の装置間で制御や調整のやり取りをする必要がなくなり、制御が容易とある。
などの効果を奏する。

本発明の実施形態に係る画像形成装置の概略構成を機能的に示すブロックである。 図１の変倍処理部の内部構成を示すブロック図である。 拡大処理を行う場合のラインメモリを使用してトグル動作を行う構成を示す説明図である。 拡大処理を行う場合のラインメモリを使用してトグル動作を行う構成を示す説明図である。 拡大処理の場合の補間の演算の状態を示す説明図である。 縮小処理を行う場合のラインメモリを使用してトグル動作を行う構成を示す説明図である。 縮小処理の場合の補間の演算の状態を示す説明図である。 拡大処理の場合の従来の補間と画素データの関係を示す説明図である。 図８に示した拡大処理の場合の従来の補間と画素データの繋ぎの関係を示す説明図である。 本実施形態における繋ぎの状態を示す説明図である。 従来の接続部の繋ぎの状態と変倍制御周期との関係を示す説明図である。 本実施形態における接続部の繋ぎの状態と変倍制御周期との関係を示す説明図である。

符号の説明

１ スキャナユニット
２ 画像処理ユニット
２６ 変倍処理部
２６ａ 変倍前処理部
２６ｂ〜２６ｉ ＭＵＸ
２６ｊ、２６ｋ ラインメモリ
２６ｌ 補間演算処理部
２６ｍ 変倍処理制御用メモリ
２６ｎ 変倍後処理部
３ プリンタユニット

Claims (6)

1. １ラインの全入力画素数よりも少ないラインメモリを複数使用して画像を変倍する際、変倍制御に基づき入力画素を制御入力し、入力された画素データを記憶し、記憶された画素データから変倍制御に基づく演算により出力画素を求める画像変倍処理方法であって、
   拡大変倍の場合、前記記憶された画素データを順にカウントすることにより、変倍率に応じた画素間隔毎に同一の画素データを続けて選択し、
   縮小変倍の場合、前記記憶された画素データを順にカウントすることにより、変倍率に応じた画素間隔毎に画素データを間引いて選択し、
   前記複数のラインメモリにおいて異なるラインメモリに移っても前記画素間隔を継続してカウントすることにより、変倍制御の単位周期が分割された入力画素長と同一であることを特徴とする画像変倍処理方法。
2. 請求項１記載の画像変倍処理方法であって、
   前記画素データは２つのラインメモリの一方に記憶され、トグル動作により前記記憶された画素データを読み出し、読み出した画素データに対して前記演算を行って出力画素データを求め、他方のラインメモリに記憶させることを繰り返すことを特徴とする画像変倍処理方法。
3. １ラインの全入力画素数よりも少ないラインメモリを複数使用して画像を変倍する際、変倍制御に基づき入力画素を制御入力し、入力された画素データを記憶し、記憶された画素データから変倍制御に基づく演算により出力画素を求める画像変倍処理装置であって、
   拡大変倍の場合、前記記憶された画素データを順にカウントすることにより、変倍率に応じた画素間隔毎に同一の画素データを続けて選択し、
   縮小変倍の場合、前記記憶された画素データを順にカウントすることにより、変倍率に応じた画素間隔毎に画素データを間引いて選択し、
   前記複数のラインメモリにおいて異なるラインメモリに移っても前記画素間隔を継続してカウントすることにより、変倍制御の単位周期が分割された入力画素長と同一であることを特徴とする画像変倍処理装置。
4. 請求項３記載の画像変倍処理装置であって、
   入力画素データおよび出力画素データを記憶する第１および第２の前記ラインメモリと、
   あらかじめ変倍率に応じた変倍制御データを記憶した変倍処理制御用メモリと、
   前記変倍処理制御用メモリに用意された変倍制御データを読み出しながらそのデータに応じてトグル動作により前記第１および第２のラインメモリの一方に格納された画像データを１画素ずつ読み出して補間演算し、前記第１および第２のラインメモリの他方に格納させる補間演算処理部と、
   を備えていることを特徴とする画像変倍処理装置。
5. 請求項３または４のいずれか１項に記載の画像変倍処理装置を含み、入力された画像データに対して画像形成のための画像データを生成する画像処理手段を備えていることを特徴とする画像処理装置。
6. 請求項５記載の画像処理装置と、
   当該画像処理装置によって処理された画像データに基づいて記録媒体に可視画像を形成する画像形成手段と、
   を備えていることを特徴とする画像形成装置。

Images