JP2005045332A

JP2005045332A - 画像処理装置

Info

Publication number: JP2005045332A
Application number: JP2003200169A
Authority: JP
Inventors: Takashi Oomiyama; 隆志大見山
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2003-07-23
Filing date: 2003-07-23
Publication date: 2005-02-17

Abstract

【課題】本発明は変倍処理の設定変倍率及び単位精度を安価にかつ高精度に設定して処理する画像処理装置を提供する。
【解決手段】画像処理装置１は、入力画像データに対して、補間演算処理回路１４で、設定された変倍率に応じた変倍制御データに基づいて演算して画像を拡大縮小する変倍処理を行うに際して、変倍制御データ出力回路１５で、設定された変倍率等に基づいて変倍制御データを生成して補間演算処理回路１４に出力し、補間演算処理回路１４が、変倍制御データ出力回路１５から入力される変倍制御データに基づいて、演算に必要な入力画素を制御入力し、当該変倍制御データに基づいて演算処理して、変倍処理を行っている。したがって、補間演算の主な制御を選択制御して簡素化することができ、設定倍率及び単位精度を任意に設定して、安価にかつ高精度に変倍処理することができる。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、画像処理装置に関し、詳細には、変倍処理の設定変倍率及び単位精度を安価にかつ高精度に設定して処理することのできる画像処理装置に関する。
【０００２】
【従来の技術】
【特許文献１】
特開昭５９−３９１５８号公報
【特許文献２】
特開平５−７３６７２号公報
【特許文献３】
特開平６−２３１２３９号公報
【特許文献４】
特開平７−３０２３３１号公報
画像データをデジタル信号として扱う複写機等の画像処理装置においては、画像データを蓄積するメモリを備え、必要に応じて画像の拡大縮小処理を行って、画像を記録紙に記録出力したり、ディスプレイに表示出力している。
【０００３】
ユーザは、記録出力された画像を見て画像の拡大・縮小率を変更したい場合には、操作部から意図する画像の変倍率を設定操作する。
【０００４】
画像処理装置は、画像の変倍率が設定操作されると、メモリに蓄積している画像データを読み出して、設定された変倍率で画像データを拡大・縮小して記録出力する。
【０００５】
このような画像の拡大・縮小は、従来、画素の挿入または間引き及びラインデータの挿入または間引きを行うことで行っている（特許文献１〜特許文献３参照）。
【０００６】
そして、従来、画像の拡大・縮小率、すなわち、変倍率を制御する方法としては、例えば、特許文献４に記載された方法がある。
【０００７】
この方法は、変倍率により変倍制御用データが予め生成されて変倍処理制御用メモリに格納され、変倍処理実行時に順次参照して変倍処理を行う方法である。
【０００８】
この方式では、例えば、変倍率が１８５％であると、１８５個の変倍制御データが生成され、変倍率が４００％であると、４００個の変倍制御データが生成されることになる。
【０００９】
すなわち、変倍処理に変倍制御用データを用いる変倍方法としては、一般的に、図４に示すような変倍処理回路１００を用いる。この変倍処理回路１００は、前処理回路１０１、８個のＭＵＸ（ｍｕｌｔｉｐｌｅｘｅｒ：マルチプレクサ）１０２〜１０９、２個のラインメモリ１１０、１１１、補間演算処理回路１１２、変倍制御用メモリ１１３、同期制御回路１１４及び後処理回路１１５等を備えている。
【００１０】
このような変倍処理回路１００には、図示しないスキャナユニットからスキャナγ処理等の行われた画像データが１ライン単位で入力され、変倍処理回路１００は、入力された画像データに対して、まず、前処理回路１０１で有効画像領域の切り抜きやフィルタ処理等の処理を行う。
【００１１】
次に、変倍処理回路１００は、拡大処理の場合には、図５に示すように、ＭＵＸ１０２〜１０９を制御して、画像データ保持用のラインメモリ１１０、１１１で、入力される画像データを一時記録する。この場合、変倍処理回路１００は、図５及び図６に示すように、２つのラインメモリ１１０、１１１に、書込動作と読出動作が１ライン毎に切り換わるトグル動作を行わせており、ラインメモリ１１０またはラインメモリ１１１への１ラインの画像データの書き込みが終了すると、同時に、この画像データの書き込まれたラインメモリ１１０またはラインメモリ１１１を読み出しに切り換えて、もう一方のラインメモリ１１０またはラインメモリ１１１を書き込みに切り換える。
【００１２】
そして、補間演算処理回路１１２は、予め変倍率に応じて変倍処理制御用メモリ１１３に用意された変倍制御データを読み出しながらその変倍制御データに応じて、ラインメモリ１１０、１１１に記録された画像データを１画素づつ読み出して、補間演算を行う。なお、補間演算処理回路１１２での補間の方式としては、一般的な３次関数コンボリューション法や単純補間法等が用いられる。また、このときに変倍処理制御用メモリ１１３に用意された変倍制御データは、例えば、入力１００画素当り、１５０画素を出力する１５０％という設定の場合、０、０、１、２、２、３、４、４、・・・、９６、９６、９７、９８、９８、９９というように、ラインメモリ１１０、１１１に記録された画像データの２画素に１個は同じ画素を重複して読み出すような変倍制御データとなっている。
【００１３】
変倍処理回路１００は、このようにして補間演算処理回路１１２で補間演算されて読み出された画素を、図５及び図６に示すように、ＭＵＸ１０８、１０９を介して、後処理回路１１５へと出力する。後処理回路１１５は、有効画像領域外マスク等の処理を施して、後段回路に変倍画像データを出力する。
【００１４】
変倍処理回路１００は、縮小処理の場合には、図７に示すように、ＭＵＸ１０２〜１０９を制御して、先に補間演算処理回路１１２に画像データを入力して補間演算を行った後、画像データ保持用のラインメモリ１１０、１１１に一時記録する。このときに変倍処理制御用メモリ１１３に用意された変倍制御データは、例えば、入力１００画素当り、５０画素を出力する５０％という設定の場合には、０、２、４、６、８、１０、１２、・・・、８８、９０、９２、９４、９６、９８というように、入力２画素に対して１画素はラインメモリ１１０、１１１に記録しないような変倍制御データとなっている。
【００１５】
そして、変倍処理回路１００は、ラインメモリ１１０、１１１に記録した変倍処理後の画像データを、交互に読み出して、ＭＵＸ１０６、１０７、１０９を介して、後処理回路１１５に出力する。
【００１６】
【発明が解決しようとする課題】
しかしながら、このような従来の変倍技術にあっては、安価かつ高精度に変倍率及び単位精度を任意に設定する上で改良の必要があった。
【００１７】
すなわち、特許文献４記載の従来技術にあっては、変倍率に対応する変倍率制御データを生成する必要があるため、この変倍率制御データを格納する変倍処理制御用メモリとして、最大倍率分の容量を必要とし、また、設定倍率の単位精度を高くすると、単位精度を高くするのに伴って、さらに必要な変倍処理制御用メモリの容量が大きくなり、安価かつ高精度に変倍率及び単位精度を向上させる上で改良の必要があった。例えば、変倍率として最大４００％まで対応し、単位精度が１％単位設定でああると、最大変倍制御データとしては、４００個必要であり、この場合、単位精度を０．５％単位にすると、最大変倍制御データとしては、倍の８００個が必要となる。
【００１８】
そこで、本発明は、設定倍率及び単位精度によって必要容量の変動する変倍処理制御用メモリを必要とせず、設定倍率及び単位精度を任意に設定することのできる画像処理装置を提供することを目的としている。
【００１９】
具体的には、請求項１記載の発明は、入力画像データに対して、変倍手段で、設定された変倍率に応じた変倍制御データに基づいて演算して画像を拡大縮小する変倍処理を行うに際して、変倍制御データ生成手段で、設定された変倍率等に基づいて変倍制御データを生成して変倍手段に出力し、当該変倍手段が、当該変倍制御データ生成手段から入力される変倍制御データに基づいて、演算に必要な入力画素を制御入力し、当該変倍制御データに基づいて演算処理して、変倍処理を行うことにより、補間演算の主な制御を選択制御して簡素化し、設定倍率及び単位精度を任意に設定して、安価にかつ高精度に変倍処理する画像処理装置を提供することを目的としている。
【００２０】
請求項２記載の発明は、変倍制御データ生成手段が、変倍処理実行時に変倍制御データをリアルタイムに生成することにより、設定倍率及び単位精度によって必要容量の変動する変倍処理制御用メモリを省き、より一層安価にかつ高精度に変倍処理する画像処理装置を提供することを目的としている。
【００２１】
請求項３記載の発明は、変倍制御データ生成手段が、変倍率、入力画像データ及び出力画像データの情報に基づいて変倍制御データをカウンタを用いて生成することにより、簡単かつ容易に変倍制御データを生成し、より一層安価にかつ高精度に変倍処理する画像処理装置を提供することを目的としている。
【００２２】
請求項４記載の発明は、変倍制御データ生成手段のカウンタが、入力画像データの１画素間の分割数と当該分割数のうちいくつであるかを示すデータを変倍率に基づいてカウントして、変倍制御データとして生成することにより、設定値をより一層容易に求めるとともに、設定可能な変倍率の最小単位をより一層小さくできるようにし、より一層安価にかつより一層高精度に変倍処理する画像処理装置を提供することを目的としている。
【００２３】
請求項５記載の発明は、変倍制御データを、入力画像データの１画素間の分割数と当該分割数のうちのいくつであるかを示すデータとすることにより、補間演算に用いる位置パラメータを精度良く選択し、より一層安価にかつより一層高精度に変倍処理する画像処理装置を提供することを目的としている。
【００２４】
【課題を解決するための手段】
請求項１記載の発明の画像処理装置は、入力画像データに対して、設定された変倍率に応じた変倍制御データに基づいて演算して画像を拡大縮小する変倍処理を行う変倍手段を備えた画像処理装置であって、前記設定された変倍率等に基づいて前記変倍制御データを生成して前記変倍手段に出力する変倍制御データ生成手段を備え、前記変倍手段は、当該変倍制御データ生成手段から入力される変倍制御データに基づいて、前記演算に必要な入力画素を制御入力し、当該変倍制御データに基づいて演算処理して、前記変倍処理を行うことにより、上記目的を達成している。
【００２５】
上記構成によれば、入力画像データに対して、変倍手段で、設定された変倍率に応じた変倍制御データに基づいて演算して画像を拡大縮小する変倍処理を行うに際して、変倍制御データ生成手段で、設定された変倍率等に基づいて変倍制御データを生成して変倍手段に出力し、当該変倍手段が、当該変倍制御データ生成手段から入力される変倍制御データに基づいて、演算に必要な入力画素を制御入力し、当該変倍制御データに基づいて演算処理して、変倍処理を行うので、補間演算の主な制御を選択制御して簡素化することができ、設定倍率及び単位精度を任意に設定して、安価にかつ高精度に変倍処理することができる。
【００２６】
この場合、例えば、請求項２に記載するように、前記変倍制御データ生成手段は、前記変倍処理実行時に前記変倍制御データをリアルタイムに生成するものであってもよい。
【００２７】
上記構成によれば、変倍制御データ生成手段が、変倍処理実行時に変倍制御データをリアルタイムに生成するので、設定倍率及び単位精度によって必要容量の変動する変倍処理制御用メモリを省くことができ、より一層安価にかつ高精度に変倍処理することができる。
【００２８】
また、例えば、請求項３に記載するように、前記変倍制御データ生成手段は、前記変倍率、前記入力画像データ及び出力画像データの情報に基づいて前記変倍制御データをカウンタを用いて生成するものであってもよい。
【００２９】
上記構成によれば、変倍制御データ生成手段が、変倍率、入力画像データ及び出力画像データの情報に基づいて変倍制御データをカウンタを用いて生成するので、簡単かつ容易に変倍制御データを生成することができ、より一層安価にかつ高精度に変倍処理することができる。
【００３０】
さらに、例えば、請求項４に記載するように、前記変倍制御データ生成手段は、前記カウンタが、前記入力画像データの１画素間の分割数と当該分割数のうちいくつであるかを示すデータを前記変倍率に基づいてカウントして、前記変倍制御データとして生成するものであってもよい。
【００３１】
上記構成によれば、変倍制御データ生成手段のカウンタが、入力画像データの１画素間の分割数と当該分割数のうちいくつであるかを示すデータを変倍率に基づいてカウントして、変倍制御データとして生成するので、設定値をより一層容易に求めることができるとともに、設定可能な変倍率の最小単位をより一層小さくすることができ、より一層安価にかつより一層高精度に変倍処理することができる。
【００３２】
また、例えば、請求項５に記載するように、前記変倍制御データは、前記入力画像データの１画素間の分割数と当該分割数のうちのいくつであるかを示すデータであってもよい。
【００３３】
上記構成によれば、変倍制御データを、入力画像データの１画素間の分割数と当該分割数のうちのいくつであるかを示すデータとしているので、補間演算に用いる位置パラメータを精度良く選択することができ、より一層安価にかつより一層高精度に変倍処理することができる。
【００３４】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。なお、以下に述べる実施の形態は、本発明の好適な実施の形態であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【００３５】
図１〜図３は、本発明の画像処理装置の一実施の形態を示す図であり、図１は、本発明の画像処理装置の一実施の形態を適用した画像処理装置１の変倍処理回路２の要部回路ブロック構成図である。
【００３６】
図１において、画像処理装置１の変倍処理回路２は、前処理回路３、８個のＭＵＸ４〜１１、２個のラインメモリ１２、１３、補間演算処理回路１４、変倍制御データ出力回路１５、同期制御回路１６及び後処理回路１７等を備えており、前処理回路３に、図示しないスキャナユニットからスキャナγ処理等の行われた画像データが１ライン単位で入力される。
【００３７】
変倍処理回路２は、入力された画像データに対して、まず、前処理回路３で有効画像領域の切り抜きやフィルタ処理等の処理を行う。
【００３８】
次に、変倍処理回路２は、拡大処理の場合には、ＭＵＸ４〜１１を制御して、前処理回路３で前処理の施された画像データを画像データ保持用のラインメモリ１２、１３に一時記録する。この場合、変倍処理回路２は、２つのラインメモリ１２、１３に、書込動作と読出動作が１ライン毎に切り換わるトグル動作を行わせており、ラインメモリ１２またはラインメモリ１３への１ラインの画像データの書き込みが終了すると、同時に、この画像データの書き込まれたラインメモリ１２またはラインメモリ１３を読み出しに切り換えて、もう一方のラインメモリ１２またはラインメモリ１３を書き込みに切り換える。
【００３９】
そして、補間演算処理回路（変倍手段）１４は、予め変倍率に応じて変倍制御データ出力回路（変倍制御データ生成手段）１５からリアルタイムで入力される変倍制御データに応じて、ラインメモリ１２、１３に記録された画像データを１画素づつ読み出して、補間演算を行う。なお、補間演算処理回路１４での補間の方式としては、一般的な３次関数コンボリューション法や単純補間法等を用いることができる。
【００４０】
変倍処理回路２は、このようにして補間演算処理回路１４で補間演算されて読み出された画素を、ＭＵＸ１０、１１を介して、後処理回路１７へと出力する。後処理回路１７は、有効画像領域外マスク等の処理を施して、後段回路に変倍画像データを出力する。
【００４１】
変倍処理回路２は、縮小処理の場合には、ＭＵＸ４〜１１を制御して、先に補間演算処理回路１４に画像データを入力して、補間演算処理回路１４で、予め変倍率に応じて変倍制御データ出力回路１５からリアルタイムで入力される変倍制御データに応じて、補間演算を行った後、画像データ保持用のラインメモリ１２、１３に一時記録する。
【００４２】
そして、変倍処理回路２は、ラインメモリ１２、１３に記録した縮小処理後の画像データを、交互に読み出して、ＭＵＸ８、９、１１を介して、後処理回路１７に出力する。
【００４３】
次に、本実施の形態の作用を説明する。本実施の形態の画像処理装置１は、操作部等で任意に設定された変倍率と単位精度に応じて、その変倍処理回路２で、変倍制御用メモリ１１３を用いることなく、変倍処理する。
【００４４】
すなわち、変倍処理回路２は、上述のように、画像処理装置１の図示しないスキャナユニットで読み取られて、スキャナγ処理等の行われた画像データが１ライン単位で、前処理回路３に入力され、前処理回路３で、有効画像領域の切り抜きやフィルタ処理等の処理を行わせた後、変倍処理が拡大処理であるか縮小処理であるかに応じて、ＭＵＸ４〜１１を制御して、当該前処理の終了した画像データをラインメモリ１２、１３または補間演算処理回路１４に出力する。
【００４５】
補間演算回路１４は、変倍制御データ出力回路１５から入力される変倍制御データに基づいて変倍処理を行って、拡大処理モードであるか、縮小処理モードであるかに応じて、ＭＵＸ１０、ＭＵＸ１１を介して後処理回路１７に出力し、または、ＭＵＸ１０、５、６を介してラインメモリ１２、１３に出力する。
【００４６】
そして、変倍制御データ出力回路１５は、入力Ｘ画素当りＹ画素出力（Ｘ、Ｙはともに整数）するという通常の変倍制御データ出力アルゴリズムではない。すなわち、通常のアルゴリズムでは、例えば、変倍率が１０１％出力の設定の場合、Ｘ＝１００とすると、Ｙ＝１０１、Ｘ＝３００であると、Ｙ＝３０３にすれば良いので、このように簡素になるように、入力Ｘはスキャナの解像度に合わせて１００や３００、４００、６００という固定値を使用している。
【００４７】
本実施の形態の画像処理装置１の変倍制御データ出力回路１５は、入力１画素間をＸ分割とした場合に、出力Ｙは、入力１画素間のどの位置に相当するかを画素間距離Ｑ、その画素間距離Ｑの基点画素が今までの画素からであるか、次の新しい画素からであるかを示す新画素フラグＰとして出力する。例えば、変倍率が１５０％であると、倍率で１５０／１００＝３／２であるので、図２に示すように、仮想画素間距離は、２／３、すなわち、入力１画素間の分割数（以下、入力画素間分割数という。）Ｘを３分割し、出力Ｙを２とすればよいので、Ｘ＝３、Ｙ＝２と設定して、以下の動作を行う。なお、図２において、白丸は、画素を示している。
【００４８】
そして、変倍制御データ出力回路１５は、図３に示すように、変倍制御データ生成アルゴリズムを実施する。すなわち、変倍制御データ出力回路１５は、まず、入力画素間分割数Ｘと出力Ｙを設定し（ステップＳ１０１）、最初の出力値を初期値として、新画素フラグＰ＝１、画素間距離Ｑ＝０を設定し（ステップＳ１０２）、設定した新画素フラグＰと画素間距離Ｑを補間演算処理回路１４に出力する（ステップＳ１０３）。
【００４９】
次に、変倍制御データ出力回路１５は、画素間距離Ｑに、出力Ｙを加算（Ｑ＝Ｑ＋Ｙ）、上記例の場合では、Ｙ＝２であるので、Ｙ＝２を加算（Ｑ＝Ｑ＋２）し（ステップＳ１０４）、加算結果の画素間距離Ｑが、入力画素間分割数Ｘよりも小さいかチェック、上記例の場合、入力画素間分割数Ｘが３であるので、画素間距離ＱがＸ＝３よりも小さいかチェックする（ステップＳ１０５）。
【００５０】
ステップＳ１０５で、画素間距離Ｑが入力画素間分割数Ｘよりも小さいときには、変倍制御データ出力回路１５は、新画素フラグＰに「０」を設定（Ｐ＝０）して（ステップＳ１０６）、ステップＳ１０３に戻り、上記同様に処理する（ステップＳ１０３〜Ｓ１０６）。
【００５１】
ステップＳ１０５で、Ｑ＜Ｘでないときには、変倍制御データ出力回路１５は、新画素フラグＰに「１」を設定するとともに、画素間距離Ｑを当該画素間距離Ｑから入力画素間分割数Ｘを除算した値（Ｑ＝Ｑ−Ｘ）に設定し（ステップＳ１０７）、ステップＳ１０３に戻って、上記同様に処理する（ステップＳ１０３〜Ｓ１０７）。
【００５２】
例えば、上記例では、画素間距離Ｑ＝２で、入力画素間分割数Ｘ＝３であるので、Ｑ＜Ｘであり、ステップＳ１０５でＹＥＳとなって、新画素フラグＰとして、Ｐ＝０がセットされる。そして、変倍制御データ出力回路１５は、ステップＳ１０３で、この新画素フラグＰ＝０と画素間距離Ｑ＝２を変倍制御データとして補間演算処理回路１４に出力し、ステップＳ１０４で、次の画素間距離Ｑを、現在の画素間距離Ｑ＝２に出力Ｙ＝２を加算（Ｑ＝Ｑ＋Ｙ＝２＋２＝４）とし、ステップＳ１０５で、画素間距離Ｑが入力画素間分割数Ｘより小さいかチェックするが、いま、新たな画素間距離Ｑが４であり、入力画素間分割数Ｘが３であるため、ＮＯとなって、新画素フラグＰに「１」を設定するとともに、次の画素間距離ＱをＱ＝Ｑ−Ｘから算出、すなわち、Ｑ＝４−３＝１を算出して設定する（ステップＳ１０７）。さらに、変倍制御データ出力回路１５は、ステップＳ１０３に戻って、上記「１」の新画素フラグＰと、「１」の画素間距離Ｑを補間演算処理回路１４に出力し（ステップＳ１０３）、さらに、次は、画素間距離Ｑ（Ｑ＝１）に、出力Ｙ（Ｙ＝２）を加算する（ステップＳ１０４）。そして、変倍制御データ出力回路１５は、ステップＳ１０５で、画素間距離Ｑが入力画素間分割数Ｘより小さいかチェックするが、いま、新たな画素間距離Ｑが「１」であり、入力画素間分割数Ｘが３であるため、ＹＥＳとなって、新画素フラグＰに「０」を設定して（ステップＳ１０６）、ステップＳ１０３に戻って、上記同様の処理を繰り返して、１ライン分の変倍制御データを順次補間演算処理回路１４に出力する。
【００５３】
例えば、変倍率の設定値が３９９．１％であると、通常の変倍制御データは１０００個当り３９９１個を出力する演算になるため、変倍制御データ個数は、３９９１個になり、従来のように変倍制御用メモリに格納すると、変倍制御データ用メモリの容量もこの変倍制御データを格納する容量が必要となる。
【００５４】
ところが、本実施の形態の画像処理装置１の変倍処理回路２は、３９９．１／１００＝３９９１／１０００であるから、仮想画素間距離は１０００／３９９１、すなわち、入力画素間分割数Ｘを３９９１分割し、出力Ｙを１０００とすればよいので、Ｘ＝３９９１、Ｙ＝１０００と設定し、上記と同様に、Ｑ＝Ｑ＋Ｙを演算して、当該演算後の画素間距離Ｑに対して、Ｑ＜Ｘの判定をして、当該判定に応じた出力Ｐ及び判定によりＱ＝Ｑ−Ｘを実行して、画素間距離Ｑを出力することを繰り返し行う。
【００５５】
このカウンタＱは、例えば、２４ビットで構成すると、最小０．００００５９６％単位まで、対応することができる。
【００５６】
なお、補間演算処理回路１４は、変倍制御データ出力回路１５から入力される新画素フラグＰと画素間距離Ｑに基づいて、新画素フラグＰで演算に必要な入力画素を決定し、画素間距離Ｑで補間演算に使用するパラメータを決定する。特に、補間演算処理回路１４は、補間演算が容易になるように、補間パラメータが固定されている場合は、画素間距離Ｑ、入力画素間分割数Ｘにより近似のパラメータを選択する。例えば、補間パラメータが４つである場合、この補間パラメータは入力画素を基準に距離が０／４、１／４、２／４、３／４のパラメータであるので、このとき入力画素間分割数Ｘが４０００で画素間距離Ｑが１９９９である変倍制御データであれば、Ｑ／Ｘ＝１９９９／４０００となり、使用パラメータは、１９９９／４０００に一番近い２／４のパラメータを使用して補間演算することになる。
【００５７】
このように、本実施の形態の画像処理装置１は、入力画像データに対して、補間演算処理回路１４で、設定された変倍率に応じた変倍制御データに基づいて演算して画像を拡大縮小する変倍処理を行うに際して、変倍制御データ出力回路１５で、設定された変倍率等に基づいて変倍制御データを生成して補間演算処理回路１４に出力し、補間演算処理回路１４が、変倍制御データ出力回路１５から入力される変倍制御データに基づいて、演算に必要な入力画素を制御入力し、当該変倍制御データに基づいて演算処理して、変倍処理を行っている。
【００５８】
したがって、補間演算の主な制御を選択制御して簡素化することができ、設定倍率及び単位精度を任意に設定して、安価にかつ高精度に変倍処理することができる。
【００５９】
また、本実施の形態の画像処理装置１は、変倍制御データ出力回路１５が、変倍処理実行時に変倍制御データをリアルタイムに生成している。
【００６０】
したがって、設定倍率及び単位精度によって必要容量の変動する変倍処理制御用メモリを省くことができ、より一層安価にかつ高精度に変倍処理することができる。
【００６１】
さらに、本実施の形態の画像処理装置１は、変倍制御データ出力回路１５が、変倍率、入力画像データ及び出力画像データの情報に基づいて変倍制御データをカウンタを用いて生成している。
【００６２】
したがって、簡単かつ容易に変倍制御データを生成することができ、より一層安価にかつ高精度に変倍処理することができる。
【００６３】
また、本実施の形態の画像処理装置１は、変倍制御データ出力回路１５のカウンタが、入力画像データの１画素間の分割数Ｘと当該分割数Ｘのうちいくつであるかを示すデータである画素間距離Ｑを変倍率に基づいてカウントして、変倍制御データとして生成している。
【００６４】
したがって、設定値をより一層容易に求めることができるとともに、設定可能な変倍率の最小単位をより一層小さくすることができ、より一層安価にかつより一層高精度に変倍処理することができる。
【００６５】
さらに、本実施の形態の画像処理装置１は、変倍制御データを、入力画像データの１画素間の分割数Ｘと当該分割数Ｘのうちのいくつであるかを示すデータである画素間距離Ｑとしている。
【００６６】
したがって、補間演算に用いる位置パラメータを精度良く選択することができ、より一層安価にかつより一層高精度に変倍処理することができる。
【００６７】
以上、本発明者によってなされた発明を好適な実施の形態に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６８】
【発明の効果】
請求項１記載の発明の画像処理装置によれば、入力画像データに対して、変倍手段で、設定された変倍率に応じた変倍制御データに基づいて演算して画像を拡大縮小する変倍処理を行うに際して、変倍制御データ生成手段で、設定された変倍率等に基づいて変倍制御データを生成して変倍手段に出力し、当該変倍手段が、当該変倍制御データ生成手段から入力される変倍制御データに基づいて、演算に必要な入力画素を制御入力し、当該変倍制御データに基づいて演算処理して、変倍処理を行うので、補間演算の主な制御を選択制御して簡素化することができ、設定倍率及び単位精度を任意に設定して、安価にかつ高精度に変倍処理することができる。
【００６９】
請求項２記載の発明の画像処理装置によれば、変倍制御データ生成手段が、変倍処理実行時に変倍制御データをリアルタイムに生成するので、設定倍率及び単位精度によって必要容量の変動する変倍処理制御用メモリを省くことができ、より一層安価にかつ高精度に変倍処理することができる。
【００７０】
請求項３記載の発明の画像処理装置によれば、変倍制御データ生成手段が、変倍率、入力画像データ及び出力画像データの情報に基づいて変倍制御データをカウンタを用いて生成するので、簡単かつ容易に変倍制御データを生成することができ、より一層安価にかつ高精度に変倍処理することができる。
【００７１】
請求項４記載の発明の画像処理装置によれば、変倍制御データ生成手段のカウンタが、入力画像データの１画素間の分割数と当該分割数のうちいくつであるかを示すデータを変倍率に基づいてカウントして、変倍制御データとして生成するので、設定値をより一層容易に求めることができるとともに、設定可能な変倍率の最小単位をより一層小さくすることができ、より一層安価にかつより一層高精度に変倍処理することができる。
【００７２】
請求項５記載の発明の画像処理装置によれば、変倍制御データを、入力画像データの１画素間の分割数と当該分割数のうちのいくつであるかを示すデータとしているので、補間演算に用いる位置パラメータを精度良く選択することができ、より一層安価にかつより一層高精度に変倍処理することができる。
【図面の簡単な説明】
【図１】本発明の画像処理装置の一実施の形態を適用した画像処理装置の変倍処理回路の要部回路ブロック図。
【図２】変倍率が１５０％である場合の入力と出力の画素間距離の説明図。
【図３】図１の変倍制御データ出力回路による変倍制御データ生成出力処理を示すフローチャート。
【図４】従来の変倍処理回路の一例を示す回路ブロック図。
【図５】拡大処理の場合の図４の変倍処理回路のラインメモリのトグル動作の説明図。
【図６】拡大処理の場合の図４の変倍処理回路のラインメモリのトグル動作の説明図。
【図７】縮小処理の場合の図４の変倍処理回路の説明図。
【符号の説明】
１画像処理装置
２変倍処理回路
３前処理回路
４〜１１ＭＵＸ
１２、１３ラインメモリ
１４補間演算処理回路
１５変倍制御データ出力回路
１６同期制御回路
１７後処理回路

Claims

入力画像データに対して、設定された変倍率に応じた変倍制御データに基づいて演算して画像を拡大縮小する変倍処理を行う変倍手段を備えた画像処理装置であって、前記設定された変倍率等に基づいて前記変倍制御データを生成して前記変倍手段に出力する変倍制御データ生成手段を備え、前記変倍手段は、当該変倍制御データ生成手段から入力される変倍制御データに基づいて、前記演算に必要な入力画素を制御入力し、当該変倍制御データに基づいて演算処理して、前記変倍処理を行うことを特徴とする画像処理装置。
前記変倍制御データ生成手段は、前記変倍処理実行時に前記変倍制御データをリアルタイムに生成することを特徴とする請求項１記載の画像処理装置。
前記変倍制御データ生成手段は、前記変倍率、前記入力画像データ及び出力画像データの情報に基づいて前記変倍制御データをカウンタを用いて生成することを特徴とする請求項１または請求項２記載の画像処理装置。
前記変倍制御データ生成手段は、前記カウンタが、前記入力画像データの１画素間の分割数と当該分割数のうちいくつであるかを示すデータを前記変倍率に基づいてカウントして、前記変倍制御データとして生成することを特著とする請求項３記載の画像処理装置。
前記変倍制御データは、前記入力画像データの１画素間の分割数と当該分割数のうちのいくつであるかを示すデータであることを特著とする請求項３記載の画像処理装置。