JP2002230812A - 高周波重畳モジュール - Google Patents

Abstract

(57)【要約】 【課題】機能や特性を損なうことなく、小型化およびコ
スト削減を図れる光ピックアップ用高周波重畳モジュー
ルを提供する。 【解決手段】導体と誘電体とを積層することにより、発
振回路の共振用コンデンサＣ１、Ｃ２と、半導体レーザ
とのインピーダンスマッチング回路用コンデンサＣ３、
Ｃ４とを、これらの少なくとも一部の電極が同層をなす
ように横並びに配置する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル信号の記
録媒体である光ディスク（光ビデオディスク、光ＰＣＭ
オーディオディスク、ＭＯ、ＭＤ、ＤＶＤ等）に記録さ
れた情報を再生したり、あるいは光ディスクに情報を記
録する装置の光ピックアップにおいて、光ピックアップ
が有する半導体レーザにより発生させるレーザ光を記録
媒体に照射したときの戻り光ノイズを低減するため、直
流電流に高周波電流を重畳した電流により半導体レーザ
素子を駆動する高周波重畳回路を構成する高周波重畳モ
ジュールに関する。

【０００２】

【従来の技術】一般に、前記光ディスクを情報の記録媒
体とする装置においては、半導体レーザを内蔵した光ピ
ックアップを備えており、半導体レーザからの光を光デ
ィスク上の情報の読み出し、あるいは書き込みに使用し
ている。この光ピックアップを用いた装置においては、
光ディスクにレーザ光を照射して光ディスクの情報を再
生する時に、ディスク面からの戻り光があると、戻り光
ノイズとして再生情報を劣化させる。この戻り光ノイズ
を低減するために、光ピックアップは、半導体レーザ素
子に供給する直流電流に高周波電流を重畳して供給する
高周波重畳回路を備えている。

【０００３】従来の高周波重畳回路には、発振回路と、
半導体レーザ素子とのインピーダンスマッチング回路の
部品等を、個別に光ピックアップの基板に直接搭載して
構成したものと、高周波重畳回路を一体化（モジュール
化）し、１つの部品として光ピックアップの基板に搭載
したものとがある。

【０００４】前記モジュール化した高周波重畳回路とし
て、第一のタイプとして、樹脂等の基板に個別の部品を
搭載してモジュール化したものがある。第二のタイプと
して、個別部品の一部をセラミックあるいはセラミック
を混入した樹脂材料を導体と交互に積層して一体化（ブ
ロック化）し、ブロックした部品とその他の構成部品を
樹脂等の基板に搭載しモジュール化したものがある。第
三のタイプとして、個別部品の一部を、セラミックある
いはセラミックを混入した樹脂材料を導体と交互に積層
して一体化（ブロック化）し、ブロック化した部品の上
に、積層化が困難な半導体部品等を搭載して高周波モジ
ュールを構成したものがある。

【０００５】図５（Ａ）、（Ｂ）、（Ｃ）はそれぞれ前
記第三のタイプの高周波モジュールであり、５０は導体
と誘電体との積層構造により内部にコンデンサやインダ
クタを形成した積層体、５１は積層体５０上に搭載した
トランジスタ等の半導体素子、５２は同じく積層体５０
上に搭載した抵抗である。

【０００６】

【発明が解決しようとする課題】近年、光ディスクを媒
体とする記録装置の小型化、低価格化の要求が強くなっ
ている。これにより、光ピックアップならびに高周波重
畳回路等の構成部品の小型化、低価格化の要求が高まっ
ている。

【０００７】本発明は、上記問題点に鑑み、機能や特性
を損なうことなく、小型化およびコスト削減を図れる高
周波モジュールを提供することを目的とする。

【０００８】

【課題を解決するための手段】請求項１の高周波モジュ
ールは、光ピックアップ用半導体レーザ素子の駆動回路
の高周波重畳回路を構成する高周波重畳モジュールであ
って、導体と誘電体とを積層することにより、発振回路
の共振用コンデンサと、前記半導体レーザ素子とのイン
ピーダンスマッチング回路用コンデンサとを、これらの
少なくとも一部の電極が同層をなすように横並びに配置
したことを特徴とする。

【０００９】このように、共振用コンデンサとインピー
ダンスマッチング回路用コンデンサの電極を横並びに形
成すれば、電極どうしが薄い縁を介して対向するので、
結合が小さく、近接配置が可能となり、小型化に寄与す
る。また、印刷法やシート積層法により積層体を構成す
る場合、共振用コンデンサとインピーダンスマッチング
回路用コンデンサの同層の各電極間に誘電体層が介在す
ることにより、積層体内の導体層のおおくを１層のコン
デンサ電極で覆う場合に比較して、誘電体層と導体層と
の密着性より誘電体層どうしの密着性の方が高いという
理由から、亀裂や剥離を有効に防止し、積層体の強度を
高めることができる。

【００１０】請求項２の高周波重畳モジュールは、請求
項１において、前記発振回路と前記インピーダンスマッ
チング回路のコンデンサが、それぞれ３層以上の電極に
より構成されることを特徴とする。

【００１１】このように、共振用コンデンサおよびイン
ピーダンスマッチング回路用コンデンサを電極層数が３
層以上となる多層とすることにより、電極の面積を狭く
することができ、小型化に寄与する。また、各内蔵素子
の定数を調整する際に、他のコンデンサ電極に対向して
いない電極の面積等を調整することにより、他のコンデ
ンサ等の特性に影響を及ぼさずに調整することが可能で
ある。

【００１２】請求項３の高周波モジュールは、請求項１
または２において、前記発振回路を構成する複数のコン
デンサが積層方向に並べて形成されると共に、前記イン
ピーダンスマッチング回路を構成する複数のコンデンサ
も積層方向に重ねて形成されることを特徴とする。

【００１３】このように、複数の共振用コンデンサどう
し、複数のインピーダンスマッチング回路用コンデンサ
どうしをそれぞれ積層方向に重ねて形成すれば、コンデ
ンサどうしを接続する導体パターンが横方向に余分に延
びることなく接続でき、設計が容易でかつ余分な配線パ
ターンがすくなくなるので、小型化が容易となる。

【００１４】請求項４の高周波モジュールは、請求項１
から３までのいずれかにおいて、前記発振回路と前記イ
ンピーダンスマッチング回路を構成する素子の機能を共
用させたことを特徴とする。

【００１５】このように、回路を共用することにより、
回路構成が簡略化され、さらに小型化が達成される。

【００１６】請求項５の高周波モジュールは、請求項１
から４までのいずれかにおいて、高周波重畳モジュール
を構成する積層体上の中心に、発振回路を構成する半導
体素子を搭載したことを特徴とする。

【００１７】このように半導体レーザ素子を積層体の中
央に搭載することにより、該半導体素子の上面を自動マ
ウントにより吸着する際の被吸着面として利用すること
ができ、マウント用のケースが不要となる。

【００１８】

【発明の実施の形態】図１（Ａ）、（Ｂ）はそれぞれ本
発明の光ピックアップ用高周波モジュールの積層構造を
適用する高周波重畳回路の例を示す回路図である。図１
（Ａ）は本出願人が特願２０００−３５８６５４号とし
て既に出願ずみのものである。

【００１９】図１（Ａ）、（Ｂ）において、ＬＤは半導
体レーザ素子（レーザーダイオード）、１は発振回路、
２は半導体レーザ素子ＬＤとのインピーダンスマッチン
グ回路、ＡＰＣは制御された駆動直流電圧が供給される
電源端子、Ｖｃｃは発振回路１を駆動するための直流電
圧を供給する電源端子、ＧＮＤはグランド端子である。
発振回路１は、トランジスタＱ１と、コンデンサＣ１、
Ｃ２と、インダクタＬ１、抵抗Ｒ２により構成される。
インピーダンスマッチング回路２のコンデンサＣ３、Ｃ
４は、発振回路を構成する素子にも共用されるものであ
る。

【００２０】Ｒ１は発振回路１の出力電流を制限すると
共に、発振回路１において発生する高周波の電源端子Ｖ
ｃｃ側への伝達を低減する抵抗であり、図ｌ（Ｂ）にお
いては、さらに抵抗Ｒ１の電源端子Ｖｃｃ側とグランド
とを接続するコンデンサＣ５を設けて高周波の電源側へ
の伝播をさらに低減している。Ｌ３は前記高周波の電源
端子ＡＰＣ側への伝達を低減するインダクタである。

【００２１】図２（Ａ）は前記図１（Ｂ）の回路を構成
する積層体の電極および誘電体の接続関係を示す層構造
図である。図２（Ａ）において、３は誘電体であり、Ｃ
１〜Ｃ５、Ｌ１は図１（Ｂ）に示したコンデンサおよび
インダクタである。また、積層体上面の端子電極４、
５、６はそれぞれトランジスタＱ１のベース、コレク
タ、エミッタを接続するものである。

【００２２】図２（Ａ）に示すように、前記発振回路１
の共振用コンデンサＣ１（Ｃ２）の電極７、８、９、１
０（１１、１２、１３、１４）はインピーダンスマッチ
ング回路用コンデンサＣ３（Ｃ４）の電極１５、１６、
１７、１８（１１、２０、１３、２１）（コンデンサＣ
２の電極１１、１３はコンデンサＣ４の電極に共用され
る）と同層に、すなわち横並びに形成される。

【００２３】また、共振用コンデンサＣ１とＣ２は積層
方向に重ねて形成され、インピーダンスマッチング回路
用コンデンサＣ３とＣ４も積層方向に重ねて形成され
る。

【００２４】高周波の電源への戻りを低減するコンデン
サＣ５の電極２２、２３、２４は積層体４０の最下部に
形成される。２６、２７、２８は前記インダクタＬ１を
構成するコイル導体、２９はコイル導体２６とコレクタ
用端子電極５とを接続するスルーホール、３０はコンデ
ンサＣ１、Ｃ２の電極８、１０、１２、１４どうしおよ
びベース用端子電極４を接続するスルーホール、３１は
コンデンサＣ３の電極１５、１７とコレクタ電極５とを
接続するスルーホールである。

【００２５】３２はコイル導体２８とコンデンサ電極
７、９を接続するスルーホールである。３３はグランド
端子電極、３４は前記半導体レーザ素子ＬＤに接続され
る端子電極、３５は前記電源端子Ｖｃｃに接続される端
子電極である。

【００２６】図３は図２（Ａ）の導体パターンを各層Ｓ
１〜Ｓ１７ごとに示す図である。層１５、１７はＳ１
５、１７として共通の図面で示す。各層に付加した符号
は図２（Ａ）に示した導体、コンデンサ電極、スルーホ
ールを示す。３３ａ〜３５ａは端子電極３３〜３５に接
続される引き出し部を示す。３６、３７は前記抵抗Ｒ１
を接続する端子電極、３８、３９は前記抵抗Ｒ２を接続
する端子電極である。

【００２７】この積層体４０は、多数個取りにより、印
刷法やシート積層法により積層、圧縮後、切断、焼成さ
れ、図４（Ａ）、（Ｂ）に示すように、端子電極３３〜
３５が焼き付けやめっきにより形成され、トランジスタ
Ｑ１や抵抗Ｒ１、Ｒ２が搭載される。この積層体４０
は、セラミック等の誘電体粉を混合した樹脂材料を用い
て構成することも可能である。また、インダクタＬ１を
構成する部分は磁性体層を構成するセラミックあるいは
磁性粉を混合した樹脂層により形成してもよい。

【００２８】図２（Ａ）、図３に示したように、この高
周波モジュールは、共振用コンデンサＣ１（Ｃ２）とイ
ンピーダンスマッチング回路用コンデンサの電極Ｃ３
（Ｃ４）を横並びに形成すれば、電極どうしが薄い縁を
介して対向するので、結合が小さく、近接配置が可能と
なり、小型化に寄与する。

【００２９】図２（Ｂ）は、図１（Ａ）の回路の高周波
モジュールのコンデンサＣ１〜Ｃ４をすべて積層方向に
重ねて構成した比較例の層構造図である。この比較例の
構造においては、コンデンサＣ１〜Ｃ４の特性を調整し
ようとした場合、他のコンデンサへの影響が避けられ
ず、希望の特性を得ることは非常に困難となる。

【００３０】しかしながら、本発明のように、コンデン
サＣ１〜Ｃ４の電極を３層以上（本実施の形態において
はすべて４層の電極で構成されている）とすれば、積層
方向に対向していない電極の面積等を変更することによ
り、他のコンデンサに影響を与えず、容量等の特性を調
整、変更することができ、設計が容易となる。

【００３１】また、図２（Ａ）や図３の構造では、同層
の各電極間（例えば７と１５間）に誘電体層が介在する
ことにより、積層体内の導体層の多くを１層のコンデン
サ電極で覆う図２（Ｂ）の構造と異なり、誘電体層どう
しの接着部がコンデンサ間に存在するので、内部の層間
の密着性が高まり、亀裂や剥離を有効に防止し、積層体
の強度を高めることができる。

【００３２】また、共振用コンデンサＣ１、Ｃ２および
インピーダンスマッチング回路用コンデンサＣ３、Ｃ４
を多層化することにより、電極の面積を狭くすることが
でき、小型化に寄与する。

【００３３】また、複数の共振用コンデンサＣ１、Ｃ２
どうし、複数のインピーダンスマッチング回路用コンデ
ンサＣ３、Ｃ４どうしをそれぞれ積層方向に重ねて形成
しているので、コンデンサＣ１とＣ２どうしを接続する
導体が横方向に余分に延びることなく接続でき、設計が
容易でかつ余分な配線パターンが少なくなるので、小型
化が容易となる。

【００３４】本発明は、図１（Ａ）、（Ｂ）以外の構成
の高周波重畳回路にも適用可能であるが、図１（Ａ）、
（Ｂ）に示すように、前記インピーダンスマッチング回
路２を構成する素子であるコンデンサＣ３、Ｃ４の機能
を発振回路１に共用した回路構成、すなわち素子数を削
減した回路構成とすることにより、さらに小型化が達成
される。

【００３５】図５に示した従来構成の場合、Ｗ：４．５
ｍｍ×Ｌ：３．２ｍｍ×Ｈ：２．５ｍｍ＝３６．０ｍｍ
^３のサイズであったが、図４に示した本実施の形態の場
合、Ｗ：２．５ｍｍ×Ｌ：３．２ｍｍ×Ｈ：２．０ｍｍ
＝１６．０ｍｍ^３のサイズとなり、設置面積を約４５
％、体積を約５５％低減することが可能となった。ま
た、全体の寸法が低減されたことにより、重量も低減さ
れ、コストも削減される。

【００３６】また、本実施の形態においては、高周波重
畳モジュールを構成する積層体４０上の中心に、発振回
路を構成する半導体素子であるトランジスタＱ１を搭載
しているので、該トランジスタＱ１の上面を自動マウン
トにより吸着する際の被吸着面として利用することがで
き、自動マウンタでのハンドリングが可能となり、マウ
ント用のケースが不要となる。

【００３７】なお、本発明を実施する場合、共振用コン
デンサとインピーダンスマッチング回路用コンデンサ
は、その各電極層数をすべて同数揃える必要はなく、一
方のコンデンサの電極が他方のものより多い場合にも適
用できる。

【００３８】

【発明の効果】請求項１によれば、共振用コンデンサと
インピーダンスマッチング回路用コンデンサの電極を横
並びに形成したので、両コンデンサ間の結合が小さく、
近接配置が可能となり、小型化に寄与し、コストも削減
される。また、横並びのコンデンサの同層の各電極間に
誘電体層が介在することにより、内部層間の密着性が高
くなり、亀裂や剥離を有効に防止し、積層体の強度を高
めることができる。

【００３９】請求項２によれば、共振用コンデンサおよ
びインピーダンスマッチング回路用コンデンサを電極が
３層以上となる多層にしたので、電極の面積を狭くする
ことができ、小型化に寄与する。また、各内蔵素子の定
数を調整する際に、他の定数に影響を及ぼさずに調整す
ることが可能であり、設計が容易となる。

【００４０】請求項３によれば、複数の共振用コンデン
サどうし、複数のインピーダンスマッチング回路用コン
デンサどうしをそれぞれ積層方向に重ねて形成したの
で、コンデンサどうしを接続する導体パターンが横方向
に余分に延びることなく接続でき、設計が容易でかつ余
分な配線パターンが少なくなり、小型化が容易となる。

【００４１】請求項４によれば、前記発振回路と前記イ
ンピーダンスマッチング回路を構成する素子の機能を共
用したので、回路構成が簡略化され、さらに小型化が達
成される。

【００４２】請求項５によれば、高周波重畳モジュール
を構成する積層体上の中心に、発振回路を構成する半導
体素子を搭載した、該半導体素子の上面を自動マウンタ
により吸着する際の被吸着面として利用することがで
き、マウンタによるハンドリングが可能となり、ハンド
リングのためのケースの取付けが不要となる。

【図面の簡単な説明】

【図１】（Ａ）、（Ｂ）はそれぞれ本発明の光ピックア
ップ用高周波モジュールの積層構造を適用する高周波重
畳回路の例を示す回路図である。

【図２】（Ａ）は前記図１（Ｂ）の回路を構成する積層
体の電極および誘電体の接続関係を示す層構造図、
（Ｂ）は比較例の層構造図である。

【図３】図２（Ａ）の導体パターンを各層ごとに示す図
である。

【図４】（Ａ）、（Ｂ）はそれぞれ本実施の形態の外観
を示す平面図、側面図である。

【図５】（Ａ）、（Ｂ）、（Ｃ）はそれぞれ従来の高周
波モジュールの平面図、正面図、側面図である。

【符号の説明】

ＬＤ：半導体レーザ素子、ＡＰＣ、Ｖｃｃ：電源端子、
ＧＮＤ：グランド端子、Ｑ１：トランジスタ、Ｃ１、Ｃ
２：共振用コンデンサ、Ｃ３、Ｃ４：インピーダンスマ
ッチング回路用コンデンサ、Ｒ１、Ｒ２：抵抗、Ｌ１、
Ｌ３：インダクタ、１：発振回路、２：インピーダンス
マッチング回路、３：誘電体、４：ベース用端子電極、
５：コレクタ用端子電極、６：エミッタ用端子電極、７
〜１０：コンデンサＣ１の電極、１１〜１４：コンデン
サＣ２の電極、１５〜１８：コンデンサＣ３の電極、２
０、２１：コンデンサＣ４の電極、２２〜２４：コンデ
ンサＣ５の電極、２６〜２８：インダクタＬ１のコイル
導体、２９〜３２：スルーホール、３３〜３５：端子電
極、３３ａ〜３５ａ：引き出し部、３６、３７：抵抗Ｒ
１接続用端子電極、３８、３９：抵抗Ｒ２接続用端子電
極、４０：積層体

Claims (5)

【特許請求の範囲】
1. 【請求項１】光ピックアップ用半導体レーザ素子の駆動
   回路の高周波重畳回路を構成する高周波重畳モジュール
   であって、導体と誘電体とを積層することにより、発振
   回路の共振用コンデンサと、前記半導体レーザ素子との
   インピーダンスマッチング回路用コンデンサとを、これ
   らの少なくとも一部の電極が同層をなすように横ならび
   に配置したことを特徴とする高周波重畳モジュール。
2. 【請求項２】請求項１の高周波重畳モジュールにおい
   て、 前記発振回路と前記インピーダンスマッチング回路のコ
   ンデンサが、それぞれ３層以上の電極により構成される
   ことを特徴とする高周波重畳モジュール。
3. 【請求項３】請求項１または２の高周波重畳モジュール
   において、 前記発振回路を構成する複数のコンデンサが積層方向に
   並べて形成されると共に、前記インピーダンスマッチン
   グ回路を構成する複数のコンデンサも積層方向に重ねて
   形成されることを特徴とする高周波重畳モジュール。
4. 【請求項４】請求項１から３までのいずれかの高周波重
   畳モジュールにおいて、 前記発振回路と前記インピーダンスマッチング回路を構
   成する素子の機能を共用させたことを特徴とする高周波
   重畳モジュール。
5. 【請求項５】請求項１から４までのいずれかの高周波重
   畳モジュールにおいて、 高周波重畳モジュールを構成する積層体上の中心に、発
   振回路を構成する半導体素子を搭載したことを特徴とす
   る高周波重畳モジュール。