JP2002197416A - データ処理システム - Google Patents
データ処理システムInfo
- Publication number
- JP2002197416A JP2002197416A JP2001370615A JP2001370615A JP2002197416A JP 2002197416 A JP2002197416 A JP 2002197416A JP 2001370615 A JP2001370615 A JP 2001370615A JP 2001370615 A JP2001370615 A JP 2001370615A JP 2002197416 A JP2002197416 A JP 2002197416A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- microprocessor
- electronic module
- word
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
- G06F7/768—Data position reversal, e.g. bit reversal, byte swapping
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Communication Control (AREA)
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 処理動作時間を減少させるデータ処理システ
ムおよびターミナルを提供することである。 【解決手段】 データ処理システムであって： マイク
ロプロセッサ；および規約信号をマイクロプロセッサに
送るための電子モジュールとの通信が可能な通信素子；
を含み、 電子モジュールとマイクロプロセッサとの間
での語の転送の際に、規約信号の値の関数として語のビ
ット順序を反転させたりさせなかったりするハードウエ
ア回路を含む、ことを特徴とするデータ処理システム。
用いる規約の関数として語のビット順序を反転させる際
に消費される時間を短縮でき、実時間応用において有益
である。例えば、移動電話などのSIMタイプカードのタ
ーミナルに応用可能である。
ムおよびターミナルを提供することである。 【解決手段】 データ処理システムであって： マイク
ロプロセッサ；および規約信号をマイクロプロセッサに
送るための電子モジュールとの通信が可能な通信素子；
を含み、 電子モジュールとマイクロプロセッサとの間
での語の転送の際に、規約信号の値の関数として語のビ
ット順序を反転させたりさせなかったりするハードウエ
ア回路を含む、ことを特徴とするデータ処理システム。
用いる規約の関数として語のビット順序を反転させる際
に消費される時間を短縮でき、実時間応用において有益
である。例えば、移動電話などのSIMタイプカードのタ
ーミナルに応用可能である。
Description
【０００１】
【発明の属する技術分野】本発明は、一般にマイクロプ
ロセッサと、規約信号をマイクロプロセッサに送るため
の電子モジュールとの通信が可能な通信素子とを有する
データ処理システムに関する。本発明は、移動電話や銀
行応用などの電子モジュールを用いるシステムに利用で
きる。その場合において、電子モジュールは一般に、SI
M型（Subscriber Identity Moduleの頭字語）のカード
により構成される。
ロセッサと、規約信号をマイクロプロセッサに送るため
の電子モジュールとの通信が可能な通信素子とを有する
データ処理システムに関する。本発明は、移動電話や銀
行応用などの電子モジュールを用いるシステムに利用で
きる。その場合において、電子モジュールは一般に、SI
M型（Subscriber Identity Moduleの頭字語）のカード
により構成される。
【０００２】
【従来の技術】電子モジュールは一般に、ターミナルに
挿入しあるいは提示するマイクロプロセッサスマートカ
ードの形態をとる。そのような電子モジュールを用いた
システムにおいては、通信素子によって、電子モジュー
ルとシステムのマイクロプロセッサとの間でのデータ通
信が可能となる。電子モジュールがSIMカードであっ
て、例えば印刷回路PCF5087xなどに用いられる通信素子
は、典型的な構造として、ソフトウエアユニットおよび
レジスタ素子を含む。この通信素子において実時間動作
制約が課される限り、通信素子の動作時間が重要な役割
を演じる。通信素子に関連したソフトウエアの動作がこ
の実時間動作制約にとって重要である。何故ならば、ソ
フトウエアの動作時間が、ある応用動作を処理する時間
を増大させてしまうからである。
挿入しあるいは提示するマイクロプロセッサスマートカ
ードの形態をとる。そのような電子モジュールを用いた
システムにおいては、通信素子によって、電子モジュー
ルとシステムのマイクロプロセッサとの間でのデータ通
信が可能となる。電子モジュールがSIMカードであっ
て、例えば印刷回路PCF5087xなどに用いられる通信素子
は、典型的な構造として、ソフトウエアユニットおよび
レジスタ素子を含む。この通信素子において実時間動作
制約が課される限り、通信素子の動作時間が重要な役割
を演じる。通信素子に関連したソフトウエアの動作がこ
の実時間動作制約にとって重要である。何故ならば、ソ
フトウエアの動作時間が、ある応用動作を処理する時間
を増大させてしまうからである。
【０００３】
【発明が解決しようとする課題】電子モジュールとマイ
クロプロセッサとの間の通信において、２つの規約が存
在する。間接規約と直接規約であり、これらは電子モジ
ュールのタイプに依存する。これら２つの規約は歴史的
理由により存在し、標準規格ISO7816-3に記述されてい
る。直接規約が用いられる場合には、電子モジュールか
ら送信される語のビット順序がそのまま維持されるべき
であり、その語がマイクロプロセッサにより処理され
る。間接規約が用いられる場合には、マイクロプロセッ
サにより処理されるように、電子モジュールから送信さ
れる語のビット順序を反転させるべきである。この反転
・非反転動作は、ある処理素子により処理されるべきで
あり、その処理素子は電子モジュールを用いる全てのシ
ステム内に存在する必要がある。何故ならば、１つに
は、システムに挿入されあるいは提示される電子モジュ
ールのタイプが予め分からないからであり、また、同じ
システムに数種の異なるタイプの電子モジュールが挿入
されたり提示されたりするからである。
クロプロセッサとの間の通信において、２つの規約が存
在する。間接規約と直接規約であり、これらは電子モジ
ュールのタイプに依存する。これら２つの規約は歴史的
理由により存在し、標準規格ISO7816-3に記述されてい
る。直接規約が用いられる場合には、電子モジュールか
ら送信される語のビット順序がそのまま維持されるべき
であり、その語がマイクロプロセッサにより処理され
る。間接規約が用いられる場合には、マイクロプロセッ
サにより処理されるように、電子モジュールから送信さ
れる語のビット順序を反転させるべきである。この反転
・非反転動作は、ある処理素子により処理されるべきで
あり、その処理素子は電子モジュールを用いる全てのシ
ステム内に存在する必要がある。何故ならば、１つに
は、システムに挿入されあるいは提示される電子モジュ
ールのタイプが予め分からないからであり、また、同じ
システムに数種の異なるタイプの電子モジュールが挿入
されたり提示されたりするからである。
【０００４】従来技術によれば、電子モジュールとマイ
クロプロセッサとの間の語送信の際語のビット順序を反
転させたりさせなかったりする処理装置は、以下の特徴
を有する。電子モジュールとマイクロプロセッサとの間
で交換される語は、８ビット語である。電子モジュール
がマイクロプロセッサへとデータを送信する際に、送信
される第１の語は、直接規約または間接規約が用いられ
る旨を示す８ビットの語TSである。TSのおかげで、電子
モジュールとマイクロプロセッサとの間に位置するソフ
トウエアが用いる規約を知ることができる。このソフト
ウエアは８ビットの２５６語のテーブルを有し、各８ビ
ット語について間接規約中の（ビット順序を反転させ
た）等化物を有する。検出された規約が直接規約である
場合、ソフトウエアユニットが、電子モジュールからマ
イクロプロセッサへと受信された語を変更せずに送信す
る。間接規約が用いられる場合には、ソフトウエアユニ
ットが、電子モジュールからマイクロプロセッサへと受
信された語の間接変換の等化物を送信する。マイクロプ
ロセッサへと送信された語は、マイクロプロセッサの通
信ユニット内部のレジスタ素子により処理される。デー
タがマイクロプロセッサから電子モジュールへと送信さ
れるときも、原理は上述の通りである。この処理装置の
ソフトウエアユニットは、電子モジュールとマイクロプ
ロセッサとの間のデータ通信の際の処理動作時間を増大
させてしまい、実時間応用において致命的である。
クロプロセッサとの間の語送信の際語のビット順序を反
転させたりさせなかったりする処理装置は、以下の特徴
を有する。電子モジュールとマイクロプロセッサとの間
で交換される語は、８ビット語である。電子モジュール
がマイクロプロセッサへとデータを送信する際に、送信
される第１の語は、直接規約または間接規約が用いられ
る旨を示す８ビットの語TSである。TSのおかげで、電子
モジュールとマイクロプロセッサとの間に位置するソフ
トウエアが用いる規約を知ることができる。このソフト
ウエアは８ビットの２５６語のテーブルを有し、各８ビ
ット語について間接規約中の（ビット順序を反転させ
た）等化物を有する。検出された規約が直接規約である
場合、ソフトウエアユニットが、電子モジュールからマ
イクロプロセッサへと受信された語を変更せずに送信す
る。間接規約が用いられる場合には、ソフトウエアユニ
ットが、電子モジュールからマイクロプロセッサへと受
信された語の間接変換の等化物を送信する。マイクロプ
ロセッサへと送信された語は、マイクロプロセッサの通
信ユニット内部のレジスタ素子により処理される。デー
タがマイクロプロセッサから電子モジュールへと送信さ
れるときも、原理は上述の通りである。この処理装置の
ソフトウエアユニットは、電子モジュールとマイクロプ
ロセッサとの間のデータ通信の際の処理動作時間を増大
させてしまい、実時間応用において致命的である。
【０００５】本発明の一目的は、処理動作時間を減少さ
せるデータ処理システムおよびターミナルを提供するこ
とである。
せるデータ処理システムおよびターミナルを提供するこ
とである。
【０００６】本発明に従ったデータ処理システムは非限
定的に、電子モジュールとマイクロプロセッサとの間の
語の転送の際に規約信号の値の関数として語のビット順
序を反転させたりさせなかったりするハードウエア回路
を含む。
定的に、電子モジュールとマイクロプロセッサとの間の
語の転送の際に規約信号の値の関数として語のビット順
序を反転させたりさせなかったりするハードウエア回路
を含む。
【０００７】
【課題を解決するための手段】電子モジュールとマイク
ロプロセッサとの間の語の転送の際、２つの規約の存在
により生ずる処理時間を減少させる原理を以下に説明す
る。この処理動作はハードウエア回路（処理動作がソフ
トウエアユニットにより実行されるときのソフトウエア
に対応する）により実現される。語が電子モジュールか
らマイクロプロセッサへと転送されるときに、電子モジ
ュールにより送信される８ビット語が転送レジスタ素子
内にロードされる。転送レジスタ素子は、２つのシフト
レジスタを含む。左シフトレジスタと右シフトレジスタ
である。この転送レジスタ素子は、通信素子中に存在す
る。転送レジスタ素子内にロードされた８ビットの語Ｂ
（Bytes）が、右シフトレジスタへとロードされて語RB
を与え、あるいは左シフトレジスタにロードされて語LB
を与える。語RBは語Bに厳密に等しく、一方、語LBのビ
ット順序は語Bのビット順序の反転である。電子モジュ
ールとマイクロプロセッサとの間のデータ転送の際、電
子モジュールにより転送された語TSから、規約ビットC
が得られる。この規約ビットは、右シフトレジスタと左
シフトレジスタとの間に位置する選択回路を制御する。
直接規約または間接規約の規約の関数として、選択回路
が語RBまたは語LBを、マイクロプロセッサの通信ユニッ
ト内に存するラッチドレジスタ素子にロードする。デー
タがマイクロプロセッサから電子モジュールへと送信さ
れるときに、ラッチドレジスタ素子内に含まれる８ビッ
ト語が、通信素子の転送レジスタ素子の右シフトレジス
タおよび左シフトレジスタへとロードされる。規約の関
数として、規約ビットCにより制御される他の選択回路
によって、右シフトレジスタに記憶された語または左シ
フトレジスタに記憶された語のいずれかが選択され、電
子モジュールへと送信される。ソフトウエアにより実行
される処理動作に関する時間が、このハードウエア回路
によって節約することができる。この節約時間分は、電
子モジュールとマイクロプロセッサとの間で毎秒交換さ
れる語の数が増えるにつれ、増大する。
ロプロセッサとの間の語の転送の際、２つの規約の存在
により生ずる処理時間を減少させる原理を以下に説明す
る。この処理動作はハードウエア回路（処理動作がソフ
トウエアユニットにより実行されるときのソフトウエア
に対応する）により実現される。語が電子モジュールか
らマイクロプロセッサへと転送されるときに、電子モジ
ュールにより送信される８ビット語が転送レジスタ素子
内にロードされる。転送レジスタ素子は、２つのシフト
レジスタを含む。左シフトレジスタと右シフトレジスタ
である。この転送レジスタ素子は、通信素子中に存在す
る。転送レジスタ素子内にロードされた８ビットの語Ｂ
（Bytes）が、右シフトレジスタへとロードされて語RB
を与え、あるいは左シフトレジスタにロードされて語LB
を与える。語RBは語Bに厳密に等しく、一方、語LBのビ
ット順序は語Bのビット順序の反転である。電子モジュ
ールとマイクロプロセッサとの間のデータ転送の際、電
子モジュールにより転送された語TSから、規約ビットC
が得られる。この規約ビットは、右シフトレジスタと左
シフトレジスタとの間に位置する選択回路を制御する。
直接規約または間接規約の規約の関数として、選択回路
が語RBまたは語LBを、マイクロプロセッサの通信ユニッ
ト内に存するラッチドレジスタ素子にロードする。デー
タがマイクロプロセッサから電子モジュールへと送信さ
れるときに、ラッチドレジスタ素子内に含まれる８ビッ
ト語が、通信素子の転送レジスタ素子の右シフトレジス
タおよび左シフトレジスタへとロードされる。規約の関
数として、規約ビットCにより制御される他の選択回路
によって、右シフトレジスタに記憶された語または左シ
フトレジスタに記憶された語のいずれかが選択され、電
子モジュールへと送信される。ソフトウエアにより実行
される処理動作に関する時間が、このハードウエア回路
によって節約することができる。この節約時間分は、電
子モジュールとマイクロプロセッサとの間で毎秒交換さ
れる語の数が増えるにつれ、増大する。
【０００８】本発明の上記および他の特徴は、以下の非
限定的な実施例の説明によって、より明瞭になる。
限定的な実施例の説明によって、より明瞭になる。
【０００９】
【発明の実施の形態】図面を使って、本発明の実施の形
態を説明する。
態を説明する。
【００１０】図１は、本発明の特徴を示すブロック図で
ある。データ処理システムが、電子モジュールMODと通
信する通信デバイスCOMと、ハードウエア回路HARDと、
マイクロプロセッサPRCとを含む。
ある。データ処理システムが、電子モジュールMODと通
信する通信デバイスCOMと、ハードウエア回路HARDと、
マイクロプロセッサPRCとを含む。
【００１１】電子モジュールMODは、ターミナルに提示
または挿入され、加入者に関する情報を含む。例えば、
電子モジュールMODはユーザー専用メモリの制御、機密
機構の組み込み、または遠隔支払いの実現を可能にす
る。電子モジュールMOD内にある情報を処理するため
に、ターミナルは、通信デバイスCOMを介して電子モジ
ュールMODとデータを交換するマイクロプロセッサPRCを
含む。データ交換のために２種類の規約がある。直接規
約と間接規約である。電子モジュールMODとマイクロプ
ロセッサPRCとの間でのデータ交換中に、これら２つの
規約がハードウエア回路HARDによって考慮される。第１
のデータ語BYT１が電子モジュールMODからマイクロプロ
セッサPRCへと送信される場合、データ語BYT１がハード
ウエア回路HARDにより処理され、第２のデータ語BYT２
をマイクロプロセッサPRCへと送信する。直接規約が用
いられるときには、第２のデータ語BYT２は第１のデー
タ語BYT１に等しい。間接規約が用いられるときには、
第２のデータ語BYT２のビット順は第１のデータ語BYT１
のビット順の反転になっている。第３のデータ語BYT３
がマイクロプロセッサPRCから電子モジュールMODへと送
信される場合、第３のデータ語BYT３はハードウエア回
路HARDにより処理されて、第４のデータ語BYT４が電子
モジュールMODに送信される。直接規約が用いられると
きには、第４のデータ語BYT４は第３のデータ語BYT３に
等しい。間接規約が用いられるときには、第４のデータ
語BYT４のビット順は第３のデータ語BYT１のビット順の
反転になっている。
または挿入され、加入者に関する情報を含む。例えば、
電子モジュールMODはユーザー専用メモリの制御、機密
機構の組み込み、または遠隔支払いの実現を可能にす
る。電子モジュールMOD内にある情報を処理するため
に、ターミナルは、通信デバイスCOMを介して電子モジ
ュールMODとデータを交換するマイクロプロセッサPRCを
含む。データ交換のために２種類の規約がある。直接規
約と間接規約である。電子モジュールMODとマイクロプ
ロセッサPRCとの間でのデータ交換中に、これら２つの
規約がハードウエア回路HARDによって考慮される。第１
のデータ語BYT１が電子モジュールMODからマイクロプロ
セッサPRCへと送信される場合、データ語BYT１がハード
ウエア回路HARDにより処理され、第２のデータ語BYT２
をマイクロプロセッサPRCへと送信する。直接規約が用
いられるときには、第２のデータ語BYT２は第１のデー
タ語BYT１に等しい。間接規約が用いられるときには、
第２のデータ語BYT２のビット順は第１のデータ語BYT１
のビット順の反転になっている。第３のデータ語BYT３
がマイクロプロセッサPRCから電子モジュールMODへと送
信される場合、第３のデータ語BYT３はハードウエア回
路HARDにより処理されて、第４のデータ語BYT４が電子
モジュールMODに送信される。直接規約が用いられると
きには、第４のデータ語BYT４は第３のデータ語BYT３に
等しい。間接規約が用いられるときには、第４のデータ
語BYT４のビット順は第３のデータ語BYT１のビット順の
反転になっている。
【００１２】図２は、マイクロプロセッサPRCとのデー
タ交換中に電子モジュールMODにより送信される直接規
約信号TSDCと間接規約信号TSICとを示す。これらの各信
号は、第１ビットｂ１から第８ビットｂ８まで列挙され
た８ビットからなる１語である。ビットｂ４，ｂ５およ
びｂ６が規約のために符号化される。ビットｂ４，ｂ５
およびｂ６が全て１の値を有するとき、直接規約が用い
られる。ビットｂ４，ｂ５およびｂ６が全て０の値を有
するとき、間接規約が用いられる。
タ交換中に電子モジュールMODにより送信される直接規
約信号TSDCと間接規約信号TSICとを示す。これらの各信
号は、第１ビットｂ１から第８ビットｂ８まで列挙され
た８ビットからなる１語である。ビットｂ４，ｂ５およ
びｂ６が規約のために符号化される。ビットｂ４，ｂ５
およびｂ６が全て１の値を有するとき、直接規約が用い
られる。ビットｂ４，ｂ５およびｂ６が全て０の値を有
するとき、間接規約が用いられる。
【００１３】図２はまた、信号TSDCまたは信号TSICから
規約ビットｂＣがどのように生成されるかを示してい
る。ビットｂ６が反転器INVの入力に印加される。この
反転器INVの出力が規約ビットｂＣである。この規約ビ
ットｂＣが０の値を有するとき直接規約が用いられ、１
のとき間接規約が用いられる。
規約ビットｂＣがどのように生成されるかを示してい
る。ビットｂ６が反転器INVの入力に印加される。この
反転器INVの出力が規約ビットｂＣである。この規約ビ
ットｂＣが０の値を有するとき直接規約が用いられ、１
のとき間接規約が用いられる。
【００１４】
【実施例】図３に、電子モジュールMODとランダムアク
セスメモリRAMとの間でデータを転送するシステムに本
発明を応用した一実施例を示す。データ転送システム
が、通信ユニットCOMと、ダイレクトアクセスメモリDMA
と、ランダムアクセスメモリRAMとを含む。通信ユニッ
トCOMは、転送レジスタ素子SIBと、ラッチドレジスタLR
と、ハードウエア回路HARDとを含む。
セスメモリRAMとの間でデータを転送するシステムに本
発明を応用した一実施例を示す。データ転送システム
が、通信ユニットCOMと、ダイレクトアクセスメモリDMA
と、ランダムアクセスメモリRAMとを含む。通信ユニッ
トCOMは、転送レジスタ素子SIBと、ラッチドレジスタLR
と、ハードウエア回路HARDとを含む。
【００１５】電子モジュールMODからランダムアクセス
メモリRAMへとデータが転送される場合、８ビットの１
語が電子モジュールMODから転送レジスタ素子SIBへと直
列に転送される。転送レジスタ素子SIBの役割は、直列
並列変換である。ハードウエア回路HARDによって、用い
る規約の関数として、転送レジスタ素子SIBの出力にお
ける語のビット順が反転されたり反転されなかったりす
る。このハードウエア回路HARDの動作を図４，５，６を
参照して詳細に説明する。転送された語が、ラッチドレ
ジスタLRへと並列に送られる。ラッチドレジスタLRの役
割は、転送レジスタ素子SIBから転送語を受信すること
である。それらの転送語は、その後ランダムアクセスメ
モリRAMで用いられる。ダイレクトアクセスメモリDMA
が、ラッチドレジスタLR内に記憶された語を引き出し、
ランダムアクセスメモリRAMへと送る。データがランダ
ムアクセスメモリRAMから電子モジュールMODへと転送さ
れる場合にも、原理は上述の通りである。この場合、転
送レジスタ素子SIBの役割の１つは、並列直列変換を実
現することである。
メモリRAMへとデータが転送される場合、８ビットの１
語が電子モジュールMODから転送レジスタ素子SIBへと直
列に転送される。転送レジスタ素子SIBの役割は、直列
並列変換である。ハードウエア回路HARDによって、用い
る規約の関数として、転送レジスタ素子SIBの出力にお
ける語のビット順が反転されたり反転されなかったりす
る。このハードウエア回路HARDの動作を図４，５，６を
参照して詳細に説明する。転送された語が、ラッチドレ
ジスタLRへと並列に送られる。ラッチドレジスタLRの役
割は、転送レジスタ素子SIBから転送語を受信すること
である。それらの転送語は、その後ランダムアクセスメ
モリRAMで用いられる。ダイレクトアクセスメモリDMA
が、ラッチドレジスタLR内に記憶された語を引き出し、
ランダムアクセスメモリRAMへと送る。データがランダ
ムアクセスメモリRAMから電子モジュールMODへと転送さ
れる場合にも、原理は上述の通りである。この場合、転
送レジスタ素子SIBの役割の１つは、並列直列変換を実
現することである。
【００１６】図４は、電子モジュールからマイクロプロ
セッサへのデータ転送のためのハードウエア回路を示し
たものである。ハードウエア回路は、モジュール‐マイ
クロプロセッサ右シフトレジスタRXMPと、モジュール‐
マイクロプロセッサ左シフトレジスタRYMPと、８個のモ
ジュール‐マイクロプロセッサスイッチSWHMPとを含
む。図面においては、便宜上１個のモジュール‐マイク
ロプロセッサスイッチのみに参照符号SWHMPが付されて
いるが、他の７個のモジュール‐マイクロプロセッサス
イッチも全て同一であり、同一の符号SWHMPで参照され
る。
セッサへのデータ転送のためのハードウエア回路を示し
たものである。ハードウエア回路は、モジュール‐マイ
クロプロセッサ右シフトレジスタRXMPと、モジュール‐
マイクロプロセッサ左シフトレジスタRYMPと、８個のモ
ジュール‐マイクロプロセッサスイッチSWHMPとを含
む。図面においては、便宜上１個のモジュール‐マイク
ロプロセッサスイッチのみに参照符号SWHMPが付されて
いるが、他の７個のモジュール‐マイクロプロセッサス
イッチも全て同一であり、同一の符号SWHMPで参照され
る。
【００１７】第１ビットから第８ビットまでb1からb8と
名付けられた、８ビットで構成される第１のデータ語BY
T１が、電子モジュールから転送レジスタ素子へと直列
に転送される。第１のデータ語BYT１はその後、モジュ
ール‐マイクロプロセッサ右シフトレジスタRXMPおよび
モジュール‐マイクロプロセッサ左シフトレジスタRYMP
にロードされる。モジュール‐マイクロプロセッサ右シ
フトレジスタRXMPは、第１ビットから第８ビットまでbx
1からbx8と名付けられた８ビットで構成されることを意
図している。モジュール‐マイクロプロセッサ左シフト
レジスタRYMPは、第１ビットから第８ビットまでby1か
らby8と名付けられた８ビットで構成されることを意図
している。第１のデータ語BYT１がモジュール‐マイク
ロプロセッサ右シフトレジスタRXMPにロードされると
き、ビットbx1はビットb1に等しくなり、ビットbx2はビ
ットb2に等しくなり、以下ビットb8に等しいビットbx8
まで同様である。第１のデータ語BYT１がモジュール‐
マイクロプロセッサ左シフトレジスタRYMPにロードされ
るとき、ビットby1はビットb8に等しくなり、ビットby2
はビットb7に等しくなり、以下ビットb1に等しいビット
by8まで同様である。すなわちビットの順序が反転して
いる。ｎ番目（ｎは１から８の整数）のモジュール‐マ
イクロプロセッサスイッチSWHMPが、入力としてのbxnお
よびbynの制御のために、規約ビットbCを有する。直接
規約が用いられる場合、すなわち規約ビットbCが値０を
有する場合には、ｎ番目のモジュール‐マイクロプロセ
ッサスイッチSWHMPの出力bsnは、ビットbxnとなる。間
接規約が用いられる場合、すなわち規約ビットbCが値１
を有する場合には、ｎ番目のモジュール‐マイクロプロ
セッサスイッチSWHMPの出力bsnは、ビットbynとなる。
各ビットbsnは、第１ビットから第８ビットまでbl1から
bl1と名付けられた８ビットから構成されるモジュール
‐マイクロプロセッサラッチドレジスタLRMPに並列にロ
ードされる。ビットbl1はビットbs1に等しく、ビットbl
2はビットbs2に等しく、以下ビットbs8に等しいビットb
s8まで同様である。
名付けられた、８ビットで構成される第１のデータ語BY
T１が、電子モジュールから転送レジスタ素子へと直列
に転送される。第１のデータ語BYT１はその後、モジュ
ール‐マイクロプロセッサ右シフトレジスタRXMPおよび
モジュール‐マイクロプロセッサ左シフトレジスタRYMP
にロードされる。モジュール‐マイクロプロセッサ右シ
フトレジスタRXMPは、第１ビットから第８ビットまでbx
1からbx8と名付けられた８ビットで構成されることを意
図している。モジュール‐マイクロプロセッサ左シフト
レジスタRYMPは、第１ビットから第８ビットまでby1か
らby8と名付けられた８ビットで構成されることを意図
している。第１のデータ語BYT１がモジュール‐マイク
ロプロセッサ右シフトレジスタRXMPにロードされると
き、ビットbx1はビットb1に等しくなり、ビットbx2はビ
ットb2に等しくなり、以下ビットb8に等しいビットbx8
まで同様である。第１のデータ語BYT１がモジュール‐
マイクロプロセッサ左シフトレジスタRYMPにロードされ
るとき、ビットby1はビットb8に等しくなり、ビットby2
はビットb7に等しくなり、以下ビットb1に等しいビット
by8まで同様である。すなわちビットの順序が反転して
いる。ｎ番目（ｎは１から８の整数）のモジュール‐マ
イクロプロセッサスイッチSWHMPが、入力としてのbxnお
よびbynの制御のために、規約ビットbCを有する。直接
規約が用いられる場合、すなわち規約ビットbCが値０を
有する場合には、ｎ番目のモジュール‐マイクロプロセ
ッサスイッチSWHMPの出力bsnは、ビットbxnとなる。間
接規約が用いられる場合、すなわち規約ビットbCが値１
を有する場合には、ｎ番目のモジュール‐マイクロプロ
セッサスイッチSWHMPの出力bsnは、ビットbynとなる。
各ビットbsnは、第１ビットから第８ビットまでbl1から
bl1と名付けられた８ビットから構成されるモジュール
‐マイクロプロセッサラッチドレジスタLRMPに並列にロ
ードされる。ビットbl1はビットbs1に等しく、ビットbl
2はビットbs2に等しく、以下ビットbs8に等しいビットb
s8まで同様である。
【００１８】図５は、電子モジュールからマイクロプロ
セッサへの転送のためのハードウエア回路内に用いるモ
ジュール‐マイクロプロセッサスイッチSWHMPの一例を
示す。モジュール‐マイクロプロセッサスイッチSWHMP
は、第１ナンドゲートNAND１と、第２ナンドゲートNAND
２と、第３ナンドゲートNAND３と、第１反転器INV１
と、第２反転器INV２とを含む。
セッサへの転送のためのハードウエア回路内に用いるモ
ジュール‐マイクロプロセッサスイッチSWHMPの一例を
示す。モジュール‐マイクロプロセッサスイッチSWHMP
は、第１ナンドゲートNAND１と、第２ナンドゲートNAND
２と、第３ナンドゲートNAND３と、第１反転器INV１
と、第２反転器INV２とを含む。
【００１９】このモジュール‐マイクロプロセッサスイ
ッチSWHMPの動作は以下の通りである。ビットbynが第１
反転器INV１を通過する。第１反転器INV１の出力は、規
約ビットbCとともに、第１ナンドゲートNAND１の入力に
印加される。規約ビットbCは、第２反転器INV２の入力
にも印加される。この第２反転器INV２の出力は、ビッ
トbxnとともに、第２反転器INV２の入力に印加される。
第１ナンドゲートNAND１および第２反転器INV２の両出
力は、第３ナンドゲートNAND３に印加される。第３ナン
ドゲートNAND３の出力ビットはビットbsnである。直接
規約が用いられる場合には、規約ビットbCは値０を有す
る。ビットbynの反転論理値は、値０の規約ビットbCと
ともに、第１ナンドゲートNAND１に印加される。こうし
て第１ナンドゲートNAND１の出力は、ビットbynの値に
かかわらず、値１を有する。規約ビットbCの反転論理値
が、ビットbxnとともに、第２ナンドゲートNAND２の入
力に印加される。第２ナンドゲートNAND２の出力は、ビ
ットbxnの反転論理値に等しい。故に、第３ナンドゲー
トNAND３の出力、すなわちビットbsnは、ビットbxnに等
しくなる。間接規約が用いられる場合には、規約ビット
bCは値１を有する。ビットbynの反転論理値は、値１の
規約ビットbCとともに、第１ナンドゲートNAND１に印加
される。第１ナンドゲートNAND１の出力は、ビットbyn
に等しくなる。規約ビットbCの反転論理値、すなわち０
が、ビットbxnとともに、第２ナンドゲートNAND２の入
力に印加される。こうして第２ナンドゲートNAND２の出
力は、ビットbxnの値にかかわらず、値１を有する。故
に、第３ナンドゲートNAND３の出力、すなわちビットbs
nは、ビットbynに等しくなる。
ッチSWHMPの動作は以下の通りである。ビットbynが第１
反転器INV１を通過する。第１反転器INV１の出力は、規
約ビットbCとともに、第１ナンドゲートNAND１の入力に
印加される。規約ビットbCは、第２反転器INV２の入力
にも印加される。この第２反転器INV２の出力は、ビッ
トbxnとともに、第２反転器INV２の入力に印加される。
第１ナンドゲートNAND１および第２反転器INV２の両出
力は、第３ナンドゲートNAND３に印加される。第３ナン
ドゲートNAND３の出力ビットはビットbsnである。直接
規約が用いられる場合には、規約ビットbCは値０を有す
る。ビットbynの反転論理値は、値０の規約ビットbCと
ともに、第１ナンドゲートNAND１に印加される。こうし
て第１ナンドゲートNAND１の出力は、ビットbynの値に
かかわらず、値１を有する。規約ビットbCの反転論理値
が、ビットbxnとともに、第２ナンドゲートNAND２の入
力に印加される。第２ナンドゲートNAND２の出力は、ビ
ットbxnの反転論理値に等しい。故に、第３ナンドゲー
トNAND３の出力、すなわちビットbsnは、ビットbxnに等
しくなる。間接規約が用いられる場合には、規約ビット
bCは値１を有する。ビットbynの反転論理値は、値１の
規約ビットbCとともに、第１ナンドゲートNAND１に印加
される。第１ナンドゲートNAND１の出力は、ビットbyn
に等しくなる。規約ビットbCの反転論理値、すなわち０
が、ビットbxnとともに、第２ナンドゲートNAND２の入
力に印加される。こうして第２ナンドゲートNAND２の出
力は、ビットbxnの値にかかわらず、値１を有する。故
に、第３ナンドゲートNAND３の出力、すなわちビットbs
nは、ビットbynに等しくなる。
【００２０】図５に示すモジュール‐マイクロプロセッ
サスイッチSWHMPによって、間接規約が用いられるとき
に、語のビットの順序および値を同時に反転することが
できる。第１反転器INV１を除去することにより、この
モジュール‐マイクロプロセッサスイッチSWHMPから、
語のビット順序のみを反転させるスイッチを構成するこ
とができる。
サスイッチSWHMPによって、間接規約が用いられるとき
に、語のビットの順序および値を同時に反転することが
できる。第１反転器INV１を除去することにより、この
モジュール‐マイクロプロセッサスイッチSWHMPから、
語のビット順序のみを反転させるスイッチを構成するこ
とができる。
【００２１】図６は、マイクロプロセッサから電子モジ
ュールへのデータ転送のためのハードウエア回路を示し
たものである。ハードウエア回路は、マイクロプロセッ
サ‐モジュール左シフトレジスタRXPMと、マイクロプロ
セッサ‐モジュール右シフトレジスタRYPMと、マイクロ
プロセッサ‐モジュールラッチドレジスタLRPMと、マイ
クロプロセッサ‐モジュールスイッチSWHPMとを含む。
ュールへのデータ転送のためのハードウエア回路を示し
たものである。ハードウエア回路は、マイクロプロセッ
サ‐モジュール左シフトレジスタRXPMと、マイクロプロ
セッサ‐モジュール右シフトレジスタRYPMと、マイクロ
プロセッサ‐モジュールラッチドレジスタLRPMと、マイ
クロプロセッサ‐モジュールスイッチSWHPMとを含む。
【００２２】マイクロプロセッサから電子モジュールへ
と転送すべきデータ語は、マイクロプロセッサ‐モジュ
ールラッチドレジスタLRPMに記憶される。このデータ語
は、第１ビットから第８ビットまでbl1からbl8と名付け
られた８ビットで構成される第３のデータ語BYT３とな
る。電子モジュールへの転送のため、この語は最初に、
マイクロプロセッサ‐モジュール左シフトレジスタRXPM
およびマイクロプロセッサ‐モジュール右シフトレジス
タRYPMに並列にロードされる。マイクロプロセッサ‐モ
ジュール左シフトレジスタRXPMは、第１ビットから第８
ビットまでbx1からbx8と名付けられた８ビットで構成さ
れることを意図している。マイクロプロセッサ‐モジュ
ール右シフトレジスタRYPMは、第１ビットから第８ビッ
トまでby1からby8と名付けられた８ビットで構成される
ことを意図している。第３のデータ語BYT３がマイクロ
プロセッサ‐モジュール左シフトレジスタRXPMにロード
されるとき、ビットbx1はビットbl1に等しくなり、ビッ
トbx2はビットbl2に等しくなり、以下ビットbl8に等し
いビットbx8まで同様である。第３のデータ語BYT３がマ
イクロプロセッサ‐モジュール右シフトレジスタRYPMに
ロードされるとき、ビットby1はビットbl1に等しくな
り、ビットby2はビットbl2に等しくなり、以下ビットbl
8に等しいビットby8まで同様である。マイクロプロセッ
サ‐モジュールスイッチSWHPMは、規約ビットbCを有す
る。マイクロプロセッサ‐モジュールスイッチSWHPMは
また、第３のデータ語BYT３に等しい、マイクロプロセ
ッサ‐モジュール左シフトレジスタRXPMに記憶されたデ
ータ語を、１の入力において受信する。マイクロプロセ
ッサ‐モジュールスイッチSWHPMはさらに、第３のデー
タ語BYT３とはビット順序が異なる、マイクロプロセッ
サ‐モジュール右シフトレジスタRYPMに記憶されたデー
タ語を、他の入力において受信する。マイクロプロセッ
サ‐モジュールスイッチSWHPMは、これらのデータ語の
各ビットを次々に処理する。すなわち、ビットbx1とビ
ットby8とを処理し、次にビットbx2とビットby7とを処
理し、最後にびっとbx8とビットby1とを処理する。この
マイクロプロセッサ‐モジュールスイッチSWHPMは、図
４に示すモジュール‐マイクロプロセッサスイッチSWHM
Pと同様である。マイクロプロセッサ‐モジュールスイ
ッチSWHPMは、ビットbxnとビットby(9-n)とを、たとえ
ばビットb3とビットb6とを入力する。直接規約が用いら
れる場合、すなわち規約ビットbCが値０を有する場合に
は、マイクロプロセッサ‐モジュールスイッチSWHPMの
出力は、ビットbxnとなる。間接規約が用いられる場
合、すなわち規約ビットbCが値１を有する場合には、マ
イクロプロセッサ‐モジュールスイッチSWHPMの出力
は、ビットby(9-n)の反転論理値となる。マイクロプロ
セッサ‐モジュールスイッチSWHPMの８個の連続的出力
ビットは、第４のデータ語BYT４を構成する。ず５の説
明の最後に述べたことが、ここでも当てはまる。間接規
約が用いられるときに、語のビット順序のみを反転させ
るための、他のマイクロプロセッサ‐モジュールスイッ
チを用いることも可能である。
と転送すべきデータ語は、マイクロプロセッサ‐モジュ
ールラッチドレジスタLRPMに記憶される。このデータ語
は、第１ビットから第８ビットまでbl1からbl8と名付け
られた８ビットで構成される第３のデータ語BYT３とな
る。電子モジュールへの転送のため、この語は最初に、
マイクロプロセッサ‐モジュール左シフトレジスタRXPM
およびマイクロプロセッサ‐モジュール右シフトレジス
タRYPMに並列にロードされる。マイクロプロセッサ‐モ
ジュール左シフトレジスタRXPMは、第１ビットから第８
ビットまでbx1からbx8と名付けられた８ビットで構成さ
れることを意図している。マイクロプロセッサ‐モジュ
ール右シフトレジスタRYPMは、第１ビットから第８ビッ
トまでby1からby8と名付けられた８ビットで構成される
ことを意図している。第３のデータ語BYT３がマイクロ
プロセッサ‐モジュール左シフトレジスタRXPMにロード
されるとき、ビットbx1はビットbl1に等しくなり、ビッ
トbx2はビットbl2に等しくなり、以下ビットbl8に等し
いビットbx8まで同様である。第３のデータ語BYT３がマ
イクロプロセッサ‐モジュール右シフトレジスタRYPMに
ロードされるとき、ビットby1はビットbl1に等しくな
り、ビットby2はビットbl2に等しくなり、以下ビットbl
8に等しいビットby8まで同様である。マイクロプロセッ
サ‐モジュールスイッチSWHPMは、規約ビットbCを有す
る。マイクロプロセッサ‐モジュールスイッチSWHPMは
また、第３のデータ語BYT３に等しい、マイクロプロセ
ッサ‐モジュール左シフトレジスタRXPMに記憶されたデ
ータ語を、１の入力において受信する。マイクロプロセ
ッサ‐モジュールスイッチSWHPMはさらに、第３のデー
タ語BYT３とはビット順序が異なる、マイクロプロセッ
サ‐モジュール右シフトレジスタRYPMに記憶されたデー
タ語を、他の入力において受信する。マイクロプロセッ
サ‐モジュールスイッチSWHPMは、これらのデータ語の
各ビットを次々に処理する。すなわち、ビットbx1とビ
ットby8とを処理し、次にビットbx2とビットby7とを処
理し、最後にびっとbx8とビットby1とを処理する。この
マイクロプロセッサ‐モジュールスイッチSWHPMは、図
４に示すモジュール‐マイクロプロセッサスイッチSWHM
Pと同様である。マイクロプロセッサ‐モジュールスイ
ッチSWHPMは、ビットbxnとビットby(9-n)とを、たとえ
ばビットb3とビットb6とを入力する。直接規約が用いら
れる場合、すなわち規約ビットbCが値０を有する場合に
は、マイクロプロセッサ‐モジュールスイッチSWHPMの
出力は、ビットbxnとなる。間接規約が用いられる場
合、すなわち規約ビットbCが値１を有する場合には、マ
イクロプロセッサ‐モジュールスイッチSWHPMの出力
は、ビットby(9-n)の反転論理値となる。マイクロプロ
セッサ‐モジュールスイッチSWHPMの８個の連続的出力
ビットは、第４のデータ語BYT４を構成する。ず５の説
明の最後に述べたことが、ここでも当てはまる。間接規
約が用いられるときに、語のビット順序のみを反転させ
るための、他のマイクロプロセッサ‐モジュールスイッ
チを用いることも可能である。
【００２３】図３から図６に示したデータ処理システム
は、図１の特徴を用いた一例である。
は、図１の特徴を用いた一例である。
【００２４】図面を参照した上記の説明は、本発明を限
定するものではない。特許請求の範囲に含まれる多くの
変形例が存在することは明らかである。この点に関し
て、以下に幾つかの変形例を例示する。
定するものではない。特許請求の範囲に含まれる多くの
変形例が存在することは明らかである。この点に関し
て、以下に幾つかの変形例を例示する。
【００２５】電子モジュールとマイクロプロセッサとの
間のデータ転送の際の規約の関数として、語のビット順
序を反転させたり反転させなかったりする多くの方法が
ある。図３から図６に１つの実施例を示したが、そこで
はその反転・非反転機能を実現するシフトレジスタとハ
ードウエア回路を用いた。反転・非反転機能を実現する
他の多くの回路が可能である。
間のデータ転送の際の規約の関数として、語のビット順
序を反転させたり反転させなかったりする多くの方法が
ある。図３から図６に１つの実施例を示したが、そこで
はその反転・非反転機能を実現するシフトレジスタとハ
ードウエア回路を用いた。反転・非反転機能を実現する
他の多くの回路が可能である。
【図１】本発明の特徴を示すブロック図である。
【図２】本発明の特徴に従い、規約ビットを生成し、検
出するのに用いる信号を示す図である。
出するのに用いる信号を示す図である。
【図３】電子モジュールとランダムアクセスメモリとの
間でデータを転送するシステムにおいて、本発明の特徴
を用いた様子を示すブロック図である。
間でデータを転送するシステムにおいて、本発明の特徴
を用いた様子を示すブロック図である。
【図４】本発明の一実施例に従った、電子モジュールか
らマイクロプロセッサへとデータを転送するハードウエ
ア回路を示す。
らマイクロプロセッサへとデータを転送するハードウエ
ア回路を示す。
【図５】本発明の一実施例に従った、電子モジュールか
らマイクロプロセッサへとデータを転送するハードウエ
ア回路内で用いるスイッチを示す。
らマイクロプロセッサへとデータを転送するハードウエ
ア回路内で用いるスイッチを示す。
【図６】本発明の一実施例に従った、マイクロプロセッ
サから電子モジュールへとデータを転送するハードウエ
ア回路を示す。
サから電子モジュールへとデータを転送するハードウエ
ア回路を示す。
MOD 電子モジュール COM 通信デバイス HARD ハードウエア回路 PRC マイクロプロセッサ BYT１ 第１のデータ語 BYT２ 第２のデータ語 BYT３ 第３のデータ語 BYT４ 第４のデータ語 TSDC 直接規約信号 TSIC 間接規約信号 INV 反転器 RAM ランダムアクセスメモリ DMA ダイレクトアクセスメモリ SIB 転送レジスタ素子 LR ラッチドレジスタ SIB 転送レジスタ素子 RXMP モジュール‐マイクロプロセッサ右シフトレ
ジスタ RYMP モジュール‐マイクロプロセッサ左シフトレ
ジスタ SWHMP モジュール‐マイクロプロセッサスイッチ NAND１ 第１ナンドゲート NAND２ 第２ナンドゲート NAND３ 第３ナンドゲート INV１ 第１反転器 INV２ 第２反転器 RXPM マイクロプロセッサ‐モジュール左シフトレ
ジスタ RYPM マイクロプロセッサ‐モジュール右シフトレ
ジスタ LRPM マイクロプロセッサ‐モジュールラッチドレ
ジスタ SWHPM マイクロプロセッサ‐モジュールスイッチ
ジスタ RYMP モジュール‐マイクロプロセッサ左シフトレ
ジスタ SWHMP モジュール‐マイクロプロセッサスイッチ NAND１ 第１ナンドゲート NAND２ 第２ナンドゲート NAND３ 第３ナンドゲート INV１ 第１反転器 INV２ 第２反転器 RXPM マイクロプロセッサ‐モジュール左シフトレ
ジスタ RYPM マイクロプロセッサ‐モジュール右シフトレ
ジスタ LRPM マイクロプロセッサ‐モジュールラッチドレ
ジスタ SWHPM マイクロプロセッサ‐モジュールスイッチ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ
Claims (8)
- 【請求項１】 データ処理システムであって：マイクロ
プロセッサ；および規約信号を前記マイクロプロセッサ
に送るための電子モジュールとの通信が可能な通信素
子；を含み、 電子モジュールと前記マイクロプロセッサとの間での語
の転送の際に、前記規約信号の値の関数として語のビッ
ト順序を反転させたりさせなかったりするハードウエア
回路を含む、 ことを特徴とするデータ処理システム。 - 【請求項２】 前記電子モジュールがSIM型のカードで
あることを特徴とする請求項１に記載されたデータ処理
システム。 - 【請求項３】 前記ハードウエア回路が、前記規約信号
の値の関数として前記語のビットの値を反転させたりさ
せなかったりする、ことを特徴とする請求項１に記載さ
れたデータ処理システム。 - 【請求項４】 前記ハードウエア回路が、スイッチと、
右シフトレジスタと、左シフトレジスタとを含む、こと
を特徴とする請求項１に記載されたデータ処理システ
ム。 - 【請求項５】 ターミナルであって：マイクロプロセッ
サ；および規約信号を前記マイクロプロセッサに送るた
めの電子モジュールとの通信が可能な通信素子；を含
み、 電子モジュールと前記マイクロプロセッサとの間での語
の転送の際に、前記規約信号の値の関数として語のビッ
ト順序を反転させたりさせなかったりするハードウエア
回路を含む、 ことを特徴とするターミナル。 - 【請求項６】 前記電子モジュールがSIM型のカードで
あることを特徴とする請求項５に記載されたターミナ
ル。 - 【請求項７】 前記ハードウエア回路が、前記規約信号
の値の関数として前記語のビットの値を反転させたりさ
せなかったりする、ことを特徴とする請求項５に記載さ
れたターミナル。 - 【請求項８】 前記ハードウエア回路が、スイッチと、
右シフトレジスタと、左シフトレジスタとを含む、こと
を特徴とする請求項５に記載されたターミナル。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0015749 | 2000-12-05 | ||
| FR0015749 | 2000-12-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002197416A true JP2002197416A (ja) | 2002-07-12 |
Family
ID=8857253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001370615A Withdrawn JP2002197416A (ja) | 2000-12-05 | 2001-12-04 | データ処理システム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6986466B2 (ja) |
| EP (1) | EP1213656A1 (ja) |
| JP (1) | JP2002197416A (ja) |
| KR (1) | KR20020044071A (ja) |
| CN (1) | CN1241132C (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8213991B2 (en) | 2008-01-16 | 2012-07-03 | Lg Electronics Inc. | Mobile terminal, associated storage devices and methods of using the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0337715A (ja) * | 1989-07-05 | 1991-02-19 | Fujitsu Ltd | ビット順反転回路 |
| JP3459688B2 (ja) * | 1994-07-25 | 2003-10-20 | キヤノン株式会社 | 画像出力装置および画像出力方法 |
| US6023705A (en) * | 1995-08-11 | 2000-02-08 | Wachovia Corporation | Multiple CD index and loading system and method |
| US5978822A (en) * | 1995-12-29 | 1999-11-02 | Atmel Corporation | Circuit for rotating, left shifting, or right shifting bits |
| WO1997044739A1 (en) * | 1996-05-23 | 1997-11-27 | Advanced Micro Devices, Inc. | Apparatus for converting data between different endian formats and system and method employing same |
| US5961640A (en) * | 1997-04-22 | 1999-10-05 | Vlsi Technology, Inc. | Virtual contiguous FIFO having the provision of packet-driven automatic endian conversion |
| JPH11191149A (ja) * | 1997-12-26 | 1999-07-13 | Oki Electric Ind Co Ltd | Ｉｃカード用ｌｓｉおよびその使用方法 |
| US6574776B1 (en) * | 1999-04-09 | 2003-06-03 | Oak Technology, Inc. | Simultaneous processing for error detection and P-parity ECC encoding |
-
2001
- 2001-11-29 EP EP01204605A patent/EP1213656A1/fr not_active Withdrawn
- 2001-11-30 US US10/015,965 patent/US6986466B2/en not_active Expired - Fee Related
- 2001-12-01 CN CNB011456078A patent/CN1241132C/zh not_active Expired - Fee Related
- 2001-12-03 KR KR1020010075948A patent/KR20020044071A/ko not_active Application Discontinuation
- 2001-12-04 JP JP2001370615A patent/JP2002197416A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| CN1357842A (zh) | 2002-07-10 |
| US20020130177A1 (en) | 2002-09-19 |
| KR20020044071A (ko) | 2002-06-14 |
| CN1241132C (zh) | 2006-02-08 |
| EP1213656A1 (fr) | 2002-06-12 |
| US6986466B2 (en) | 2006-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6789183B1 (en) | Apparatus and method for activation of a digital signal processor in an idle mode for interprocessor transfer of signal groups in a digital signal processing unit | |
| US4669044A (en) | High speed data transmission system | |
| US6823402B2 (en) | Apparatus and method for distribution of signals from a high level data link controller to multiple digital signal processor cores | |
| JP2002197416A (ja) | データ処理システム | |
| JPH0715670B2 (ja) | デ−タ処理装置 | |
| JP3096382B2 (ja) | Ｄｍａ回路 | |
| JP2824871B2 (ja) | Ｉｃカード | |
| JP2826490B2 (ja) | ベクトルデータ処理装置 | |
| KR100244885B1 (ko) | 다중인터럽트통신회로 | |
| JPH0689248A (ja) | シリアル通信回路 | |
| JPH04213182A (ja) | Ｉｃカードリーダ・ライタ | |
| JPH06111085A (ja) | 非接触記憶媒体 | |
| JP2004102755A (ja) | 半導体集積回路 | |
| JPH0421149A (ja) | Ｄｍａデータ伝送装置 | |
| SU642771A1 (ru) | Устройство дл управлени обменом информации из блоков пам ти | |
| US20020156956A1 (en) | Method for operating a processor bus | |
| JPH06242950A (ja) | パイプライン入出力制御装置 | |
| JPH02254557A (ja) | 通信制御処理装置 | |
| JPH0225582B2 (ja) | ||
| JPH01261765A (ja) | データ通信システム | |
| JPS6379441A (ja) | シリアルデ−タの送受信装置 | |
| JPH03189755A (ja) | メモリ間転送装置 | |
| JPS6336462A (ja) | シリアル・デ−タ受信回路 | |
| JPS63197260A (ja) | 記憶装置制御方式 | |
| JPS6383850A (ja) | 処理要求優先順位決定回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041201 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060515 |