CN1357842A - 数据处理系统 - Google Patents

Abstract

数据处理系统包括微处理器,与打算将约定信号发送到微处理器的电子组件通信的通信设备,和允许在电子组件和微处理器之间字传送期间倒置或者不倒置起到约定信号的值的作用的字的位顺序的硬件电路。这样的系统允许在倒置起到所用的约定的作用的字位的操作期间的时间增益,它有益于实时约束。有关系统可以用于例如像移动电话这样的使用一个或者多个SIM类型插件的终端中。

Description

数据处理系统

                    技术领域

本发明涉及包括微处理器和与打算将约定(convention)信号发送到微处理器的电子组件通信的通信设备的数据处理系统。本发明可以用在使用像移动电话或者银行应用这样的电子组件的系统中。在这样的情况中，电子组件通常由SIM类型的插件组成(SIM是用户识别模块的缩写)。

背景技术

电子组件通常采用插入终端或者在终端中存在的微处理器智能卡的形式。在使用这样的电子组件的系统中，通信设备允许在系统的电子组件和微处理器之间的数据通信。

例如用在在其中电子组件是智能卡的印刷电路PCF5087x中的通信设备的典型结构包括软件单元和寄存器设备。在这个设备中，用于执行操作的时间起到重要的作用直到涉及实时约束。与通信设备相关的软件操作是用于实时约束的关键因为它增加了用于处理某种操作的时间。

发明内容

本发明的目的是允许用于处理操作的时间的减少。

依据本发明，在开始段落中定义的数据处理系统还包括硬件电路，它允许在电子组件和微处理器之间传送这个字的期间倒置或者不倒置起到约定信号的值的作用的字的位顺序。

本发明考虑到下列方面。在电子组件和微处理器之间数据通信期间，有两种约定，直接和间接，所用的约定依赖于电子组件的类型。这两种约定存在历史原因并且在标准ISO7816-3中详细说明了。当使用直接约定的时候，由电子组件传送的字的位顺序必须保持不便以便于这个字能够被微处理器处理。当使用间接约定的时候，由电子组件传送的字的位顺序必须倒置以便于这个字能够被微处理器处理。这种操作需要由必须存在于使用电子组件的所有系统中的处理设备进行处理操作，因为，一方面，存在于或者插入系统的电子组件的类型不能认为是先验的，另一方面，不同类型的一些电子设备可以存在于或者插入到相同的系统中。

依据先有技术，允许在电子组件和微处理器之间传送这个字的期间倒置或者不倒置起约定作用的字的位顺序的处理设备具有下列特征。在电子组件和微处理器之间交换的字是8位的字。当电子组件将数据发送到微处理器的时候，发送的第一个字是指示是否使用直接或者间接约定的8位的字TS。位于电子组件和微处理器之间的软件单元由于TS而检测所用的约定。这个软件单元包括一个8位的256个字的表，对于每个8位字来说，它包括在间接约定也就是倒置的位顺序中的它的等效值。当被检测的约定是直接约定的时候，软件单元将从电子组件接收的字传送到微处理器而没有改变这个字。当检测到是间接约定的时候，软件单元将从电子组件接收的字的间接约定中的等效值传送到微处理器。用在微处理器的通信单元中的寄存器设备来处理传送到微处理器的字。当数据从微处理器传送到电子组件的时候，原理与上述相同。这样的处理设备需要在电子组件和微处理器之间的数据通信期间增加处理操作的持续时间的软件单元，它是实时约束的关键。

下面的原理允许减少在电子组件和微处理器之间传送字的期间由于存在两种约定而引起的处理时间。这个处理操作通过硬件电路(当由软件单元来执行处理操作的时候相对于“软件”)来实现。当字从电子组件传送到微处理器的时候，由电子组件传送的8位字被加载到传送寄存器设备，它包括两个移位寄存器，一个在左边，一个在右边。这个传送寄存器设备位于通信设备中。加载到传送寄存器设备的8位的字B(字节)被加载到右边的移位寄存器以便于得到字RB并且被加载到左边的移位寄存器以便于得到字LB。字RB严格相同于字B而字LB的位顺序关于字B的位顺序是倒置的。约定位C来源于在这个电子组件和微处理器之间的数据传送期间由电子组件传送的字TS。这个约定位C控制位于右边移位寄存器和左边移位寄存器之间的的选择电路。起到直接或者间接约定性质的作用，这个选择电路允许将字RB或者字LB加载到锁存寄存器设备，它存在于微处理器的通信单元中。当数据从微处理器传送到电子组件的时候，包含在锁存寄存器设备中的8位字被加载到通信设备的传送寄存器设备的右边移位寄存器和左边移位寄存器中。由约定位C控制的另一个选择电路允许选择将被送到电子组件的存储在右边移位寄存器中的字或者存储在左边移位寄存器中的字，起到约定的作用。通过这个硬件电路能够获得关于由软件单元执行的处理操作的时间增益，时间增益随着在电子组件和微处理器之间每秒钟字交换数的增高而增高。

结合下文描述的实施例，通过非限制性的实例，本发明的这些和其他方面将变得清楚明显并且被阐述。

附图说明

图1是图解说明本发明的特征的图；

图2图解说明用于检测约定、以及用于生成约定位的信号。

图3是图解说明在用于在电子组件和随机存储器之间传送数据的系统中本发明应用的方框图；

图4图解说明用于将数据从电子组件传送到微处理器的硬件电路的实施例；

图5图解说明在用于将数据从电子组件传送到微处理器的硬件电路中使用的转换的实施例；

图6图解说明用于将数据从微处理器传送到电子组件的硬件电路的实施例。

实施例说明

图1图解说明本发明的特征，如下文所述。数据处理系统包括与电子组件[MOD]通信的通信设备[COM]，硬件电路[HARD]和微处理器[PRC]。

电子组件[MOD]存在于或者插入在终端中并且包括有关用户的信息。例如，电子组件[MOD]允许专用给用户的存储器的控制，安全机制的集成或者远程付款的实现。为了处理包括在电子组件[MOD]中的信息，终端包括通过通信设备[COM]与电子组件[MOD]交换数据的微处理器[PRC]。为了数据的交换，有两种约定，直接和间接约定。能够在电子组件[MOD]和微处理器[PRC]之间数据交换的期间通过电路[HARD]来考虑这两种约定。当第一个数据字[BYT1]从电子组件[MOD]传送到微处理器[PRC]的时候，由将第二个数据字[BTY2]传送到微处理器的硬件电路[HARD]来处理。在使用直接约定的情况下，第二个数据字[BTY2]等同于第一个数据字[BTY1]。在使用间接约定的情况下，第二个数据字[BTY2]的位顺序关于第一个数据字[BTY1]的位顺序是倒置的。当第三个数据字[BTY3]从微处理器[PRC]传送到电子组件[MOD]的时候，由将第四个数据字[BTY4]送到电子组件[MOD]的硬件电路[HARD]来处理。在使用直接约定的情况下，第四个数据字[BTY4]等同于第三个数据字[BTY3]。在使用间接约定的情况下，第四个数据字[BTY4]的位顺序关于第三个数据字[BTY3]的位顺序是倒置的。

图2图解说明在与微处理器的数据通信期间由电子组件传送的直接约定信号[TSDC]和间接约定信号[TSIC]。这些信号的每一个都是列举为第一到第八位[b1-b8]的8位的字。位[b4]、[b5]和[b6]是用于约定的代码。当位[b4]、[b5]和[b6]具有1值的时候，使用直接约定。当位[b4]、[b5]和[b6]具有0值的时候，使用间接约定。

图2还图解说明如何从信号[TSDC]或者信号[TSIC]中生成约定位[bC]。位[b6]应用于反相器[INV]的输入。这个反相器[INV]的输出是约定位[bC]。当使用直接约定的时候，这个约定位[bC]具有0值，当使用间接约定的时候，具有1值。

图3图解说明在用于在电子组件[MOD]和随机存储器之间传送数据的系统中的本发明的使用。数据传送系统包括通信单元[COM]，直接存取存储器[DMA]和随机存取存储器[RAM]，通信单元包括传送寄存器设备[SIB]，锁存寄存器[LR]和硬件电路[HARD]。

当数据从电子组件[MOD]传送到随机存取存储器[RAM]的时候，8位的字从电子组件[MOD]串行地传送到其一个作用就是实现串并联转换的传送寄存器设备[SIB]。硬件电路[HARD]允许在这个起到所用的约定作用的传送寄存器装置[SIB]的输出端处倒置或者不倒置字的位顺序。这个硬件电路[HARD]的操作将结合图4、5和6更加详细的描述。字被并行发送到其作用是在随机存取存储器[RAM]使用它们之前接收来自传送寄存器装置[SIB]的字的锁存寄存器[LR]。直接存取寄存器[DMA]提取存储在锁存寄存器[LR]中的字以便将它发送到随机存取寄存器[RAM]。当数据从随机存取寄存器[RAM]传送到电子组件[MOD]的时候，原理与上述相同。在这样的情况下，传送寄存器装置[SIB]的一个作用是实现并串联转换。

图4图解说明用于从电子组件到微处理器的数据传送的硬件电路。硬件电路包括右移位寄存器模块微处理器[RXMP]，左移位寄存器模块微处理器[RYMP]，锁存寄存器模块微处理器[LRMP]和8模块微处理器开关[SWHMP]。在图中，因为方便只引用一个模块微处理器开关[SWHMP]。其他7个模块微处理器开关[SWHMP]相同并且用相同的符号表示。

列举第一到第八(b1，b8)的8位的第一个数据字[BYT1]由电子组件串行地传送到传送寄存器设备。然后它被加载到右移位寄存器模块微处理器[RXMP]以及左移位寄存器模块微处理器[RYMP]。右移位寄存器模块微处理器[RXMP]将组成列举第一到第八(bx1，bx8)的8位字。左移位寄存器模块微处理器[RYMP]打算组成列举第一到第八(by1，by8)的8位字。当第一个数据字[BYT1]加载到右移位寄存器模块微处理器[RXMP]的时候，位[bx1]等于位b1，位[bx2]等于位b2等等，直到等于位b8的位[bx8]。当第一个数据字[BYT1]加载到左移位寄存器模块微处理器[RYMP]的时候，位[by1]等于位b8，位[by2]等于位b7等等，直到等于位b1的位[by8]，也就是位顺序的倒置。模块微处理器开关[SWHMP]号n(n是在1和8之间的整数)具有用于控制的约定位[bC]和作为输入的位bxn和byn。在使用直接约定的情况中，也就是，在约定位[bC]具有0值的时候，模块微处理器开关[SWHMP]号n的输出bsn是位bxn。在使用间接约定的情况下，也就是，在约定位[bC]具有1值的时候，模块微处理器开关[SWHMP]号n的输出bsn是位byn。列举第一到第八(bs1，bs8)的8位构成第二个数据字[BYT2]。每一位bsn并行加载到锁存寄存器模块微处理器[LRMP]，它打算组成列举第一到第八[bl1，bl8]的8位的字。然后，位bl1等于位bs1，位bl2等于位bs2等等，直到等于位bs8的位bl8。

图5图解说明在用于将数据从电子组件传送到微处理器的硬件电路中使用的模块微处理器开关[SWHMP]的实例。模块微处理器开关[SWHMP]包括第一NAND门[NAND1]，第二NAND门[NAND2]，第三NAND门[NAND3]，第一反相器[INV1]和第二反相器[INV2]。

这个模块微处理器开关[SWHMP]操作如下。位[byn]通过第一反相器[INV1]。这个第一反相器[INV1]的输出以及约定位[bC]应用于第一NAND门[NAND1]的输入。约定位[bC]应用于第二反相器[INV2]的输入。这个第二反相器[INV2]的输出以及位[bxn]应用于第二NAND门[NAND2]的输入。第一NAND门[NAND1]和第二NAND门[NAND2]的输出应用于第三NAND门[NAND3]的输入。这个第三NAND门[NAND3]的输出位是位[bsn]。当使用直接约定的时候，约定位[bC]具有0值。位[byn]的相反逻辑值以及具有0值的约定位[bC]应用到第一NAND门[NAND1]的输入。因此第一NAND门[NAND1]的输出具有1值，而不管位[byn]的值。约定位[bC]的相反逻辑值，也就是1，以及位[bxn]应用到第二NAND门[NAND2]的输入。因此第二NAND门[NAND2]的输出等于位[bxn]的相反逻辑值。因此，第三NAND门[NAND3]的输出，也就是位[bsn]，等于位[bxn]。当使用间接约定的时候，约定位[bC]具有1值。位[byn]的相反逻辑值以及具有1值的约定位[bC]应用到第一NAND门[NAND1]的输入。因此第一NAND门[NAND1]的输出等于位[byn]。约定位[bC]的相反逻辑值，也就是0，以及位[bxn]应用到第二NAND门[NAND2]的输入。因此第二NAND门[NAND2]的输出具有1值而不管位[bxn]的值。因此，第三NAND门[NAND3]的输出，也就是位[bsn]，等于位[byn]的相反逻辑值。

在这个图中图解说明的模块微处理器开关[SWHMP]当使用间接约定的时候允许字位的顺序和值同时倒置。只允许字位的顺序倒置的另一个开关可以通过除去第一反相器[INV1]从这个模块微处理器开关[SWHMP]得到。

图6图解说明用于从微处理器到电子组件的数据传送的硬件电路。硬件电路包括左移位寄存器微处理器模块[RXPM]，右移位寄存器微处理器模块[LRPM]，锁存寄存器微处理器模块[LRPM]和微处理器模块开关[SWHPM]。

从微处理器传送到电子组件的数据字被存储在锁存寄存器微处理器模块[LRPM]中。这个数据字是列举第一到第八[bl1，bl8]的8位的第三数据字[BYT3]。为了传送到电子组件，这个字首先并行加载到左移位寄存器微处理器模块[RXPM]以及右移位寄存器微处理器模块[RYPM]。左移位寄存器微处理器模块[RXPM]打算组成列举第一到第八[bx1，bx8]的8位字。右移位寄存器微处理器模块[RYPM]打算组成列举第一到第八[by1，by8]的8位字。当第三数据字[BYT3]加载到左移位寄存器微处理器模块[RXPM]的时候，位[bx1]等于位b1，位[bx2]等于位b2等等，直到等于位b8的位[bx8]。当第三数据字[BYT3]加载到右移位寄存器微处理器模块[RYPM]的时候，位[by1]等于位b1，位[by2]等于位b2等等，直到等于位b8的位[by8]。微处理器模块开关[SWHPM]具有用于控制的约定位[bC]并且在一个输入处，串行地接收等同于第三数据字[BYT3]的存储在左移位寄存器微处理器模块[RXPM]中的数据字，在另一个输入处，串行地接收其位顺序关于第三数据字[BYT3]的位顺序是倒置的存储在右移位寄存器微处理器模块[RYPM]中的数据字。这个微处理器模块开关[SWHPM]相继地处理每个字的位，也就是，它把位[bx1]和位[by8]作为输入，然后是位[bx2]和位[by7]等等，直到位[bx8]和位[by1]。这个微处理器模块开关[SWHPM]等同于参考图4描述的模块微处理器开关[SWHMP]。假设微处理器模块开关[SWHPM]把位bxn和位by(9-n)作为输入，例如b3和b6。在使用直接约定的情况下，也就是，在约定位具有0值的情况下，微处理器模块开关[SWHPM]的输出是位bxn。在使用间接约定的情况下，也就是，在约定位[bC]具有1值的情况下，微处理器模块开关[SWHPM]的输出是位by(9-n)的相反逻辑值。微处理器模块开关[SWHPM]的8个连续输出位组成第四数据字[BYT4]。在图5的描述的结束处所做的备注同样地应用到这种情况：有可能使用其他的微处理器模块开关以便当使用间接约定的时候只倒置字的位顺序。

图3到6所示的数据处理系统是使用图1中图解说明的特性的实例。

上述结合附图的描述是图解说明而不是限制本发明。很明显在附加的权利要求范围内有许多备选方案。在这方面，将在总结中做一些备注。

在电子组件和微处理器之间数据传送期间有许多倒置或者不倒置起到约定作用的字的位顺序的方法。图3到6只图解说明了可能的实施例，在其中使用两个移位寄存器以及硬件电路来实现这个功能。有可能使用用于实现这个功能的其他的、可能更加复杂的电路。

Claims (8)

1.一种数据处理系统，包括：

微处理器[PRC]，和

与打算将约定信号发送到微处理器的电子组件[MOD]通信的通信设备[COM]，其特征在于数据处理系统包括硬件电路[HARD]，它在电子组件[MOD]和微处理器[PRC]之间字传送期间允许倒置或者不倒置起到上述约定信号的值的作用的字的位顺序。

2.如权利要求1所述的数据处理系统，其特征在于，所述电子组件[MOD]是SIM类型的插件。

3.如权利要求1所述的数据处理系统，其特征在于，所述硬件电路[HARD]允许倒置或者不倒置起到上述约定信号的值的作用的上述字的位值。

4.如权利要求1所述的数据处理系统，其特征在于，所述硬件电路[HARD]包括开关[SWHMP]和[SWHPM]，右移位寄存器[RXMP]和[RYPM]和左移位寄存器[RYMP]和[RXPM]。

5.一种终端，包括

微处理器[PRC]，和

与打算将约定信号发送到微处理器的电子组件[MOD]通信的通信设备[COM]，其特征在于终端包括硬件电路[HARD]，它在电子组件[MOD]和微处理器[PRC]之间字传送期间允许倒置或者不倒置起到上述约定信号的值的作用的字的位顺序。

6.如权利要求5所述的终端，其特征在于，所述电子组件[MOD]是SIM类型的插件。

7.如权利要求5所述的终端，其特征在于，所述硬件电路[HARD]允许倒置或者不倒置起到上述约定信号的值的作用的上述字的位值。

8.如权利要求5所述的终端，其特征在于，所述硬件电路[HARD]包括开关[SWHMP]和[SWHPM]，右移位寄存器[RXMP]和[RYPM]和左移位寄存器[RYMP]和[RXPM]。

Images