KR20020044071A - 데이터 처리 시스템 - Google Patents

Abstract

데이터 처리 시스템은,

마이크로프로세서와,

규약 신호를 마이크로프로세서에 인가하고자 하는 전자 모듈과 통신하는 통신 디바이스와, 전자 모듈과 마이크로프로세서 사이에 워드를 송신할 동안 규약 신호 값의 함수로서 워드의 비트 순서를 역전시키거나 역전시키지 않는 하드웨어 회로를 포함한다.

그러한 시스템은, 사용된 규약의 함수로서 워드의 비트를 변환하는 동작 동안 시간 이득을 허용하는데, 이것은 실시간 제약에 유리하다. 관련 시스템은, 예를 들어 이동 전화와 같은 하나 이상의 SIM형 카드를 사용하는 단말기에 사용될 수 있다.

Description

데이터 처리 시스템{DATA-PROCESSING SYSTEM}

본 발명은, 마이크로프로세서와, 규약(convention) 신호를 상기 마이크로프로세서로 송신하고자 하는 전자 모듈과 통신하는 통신 디바이스를 포함하는 데이터 처리 시스템에 관한 것이다. 본 발명은, 이동 전화와 같은 전자 모듈을 사용하는 시스템, 또는 뱅크 애플리케이션(bank applications)에 사용될 수 있다. 이 경우에, 일반적으로, 전자 모듈은 SIM형(SIM은 가입자 식별 모듈의 약어이다)의 카드로 구성된다.

일반적으로, 전자 모듈은, 단말기에 삽입되거나 이러한 단말기에 존재하는 마이크로프로세서 스마트 카드의 형태를 취한다. 그러한 전자 모듈을 사용하는 시스템에서, 통신 디바이스는 전자 모듈과 시스템의 마이크로프로세서 사이의 데이터 통신을 하도록 한다.

전자 모듈이 SIM 카드인, 인쇄 회로(printed circuit)(PCF5087x)에 사용되는 것과 같은 기존의 통신 디바이스의 구조는 소프트웨어 유닛 및 레지스터 디바이스를 포함한다. 이러한 디바이스에서, 동작을 수행하는 시간은 실시간 제약(constraint)이 고려되는 한 중요한 역할을 한다. 통신 디바이스와 연관된 소프트웨어 동작은 이러한 실시간 제약에 중요한데, 이는, 상기 소프트웨어 동작이 특정 동작을 처리하는 시간을 증가시키기 때문이다.

본 발명의 목적은 동작을 처리하는 시간을 감소시키는 것이다.

도 1은 본 발명의 특징적인 특성을 도시한 도면.

도 2는 규약을 검출할 뿐 아니라 규약 비트를 생성시키는데 사용되는 신호를 도시한 도면.

도 3은 전자 모듈과 랜덤 액세스 메모리 사이에 데이터를 송신하기 위한 시스템에서의 본 발명의 사용을 도시한 블록도.

도 4는 전자 모듈로부터 마이크로프로세서로 데이터를 송신하기 위한 하드웨어 회로의 일실시예를 도시한 도면.

도 5는 전자 모듈로부터 마이크로프로세서로 데이터를 송신하기 위한 하드웨어 회로에 사용된 스위치에 대한 일실시예를 도시한 도면.

도 6은 마이크로프로세서로부터 전자 모듈로 데이터를 송신하기 위한 하드웨어 회로의 일실시예를 도시한 도면.

<도면 주요 부분에 대한 부호의 설명>

PRC: 마이크로프로세서 COM: 통신 디바이스

MOD: 전자 모듈 HARD: 하드웨어 회로

본 발명에 따라, 개시부에 한정된 데이터 처리 시스템은, 전자 모듈과 마이크로프로세서 사이에 규약 신호의 값의 함수로서 워드를 송신할 동안 이 워드의 비트 순서를 역전(inversion)시키거나 역전시키지 않게 하는 하드웨어 회로를 또한 포함한다.

본 발명은 다음의 양상을 고려한다. 전자 모듈과 마이크로프로세서 사이의 데이터 통신 동안, 2가지 규약, 즉 직접 규약 및 간접 규약이 있는데, 사용된 규약은 전자 모듈의 유형에 따라 좌우된다. 이러한 2가지 규약은 역사적인 이유 때문에 존재하고, 표준 ISO7816-3에 규정되어 있다. 직접 규약이 사용될 때, 전자 모듈에 의해 송신된 워드의 비트 순서는, 이러한 워드가 마이크로프로세서에 의해 처리될 수 있기 위해 변하지 않은 채로 남아있어야 한다. 간접 규약이 사용될 때, 전자 모듈에 의해 송신된 워드의 비트 순서는, 이 워드가 마이크로프로세서에 의해 처리될 수 있도록 역전되어야 한다. 이러한 동작은, 전자 모듈을 사용하는 모든 시스템에 존재해야 하는 처리 디바이스에 의한 처리 동작을 필요로 하는데, 이는, 한 편으로는, 시스템 내에 존재하거나 삽입되는 전자 모듈의 유형이 선험적으로(a priori) 알려지지 않고, 다른 한편으로는, 상이한 유형의 수 개의 전자 디바이스가 동일한 시스템에 존재할 수 있거나 삽입될 수 있기 때문이다.

종래 기술에 따라, 전자 모듈과 마이크로프로세서 사이에 이러한 워드를 송신할 동안 규약의 함수로서 워드의 비트 순서를 역전시키거나 역전시키지 않는 처리 디바이스는 이후의 특징적인 특성을 갖는다. 전자 모듈과 마이크로프로세서 사이에 교환되는 워드는 8 비트 워드이다. 전자 모듈이 데이터를 마이크로프로세서로송신할 때, 송신된 제 1 워드는, 직접 또는 간접 규약 중 하나가 사용되는 경우에 나타나는 8 비트의 워드(TS)이다. 전자 모듈과 마이크로프로세서 사이에 위치한 소프트웨어 유닛은 TS로 인해 사용된 규약을 검출한다. 이러한 소프트웨어 유닛은 8 비트로 이루어진 256 워드의 표를 포함하는데, 상기 표는 각 8 비트 워드에 대해, 즉 역전된 비트 순서를 갖는 간접 규약에서의 등가물(equivalent)을 포함한다. 검출된 규약이 직접 규약일 때, 소프트웨어 유닛은 이러한 워드를 변경하지 않고도 수신된 워드를 전자 모듈로부터 마이크로프로세서로 송신한다. 간접 규약이 검출될 때, 소프트웨어 유닛은 수신된 워드의 간접 규약에서의 워드를 전자 모듈로부터 마이크로프로세서로 송신한다. 마이크로프로세서로 송신된 워드는 마이크로프로세서의 통신 유닛 내에 있는 레지스터 디바이스에 의해 처리된다. 데이터가 마이크로프로세서로부터 전자 모듈로 송신될 때, 그 원리는 전술한 원리와 동일하다. 이러한 처리 디바이스는, 전자 모듈과 마이크로프로세서 사이의 데이터 통신 동안 처리 동작의 지속 시간을 증가시키는 소프트웨어 유닛을 필요로 하는데, 이것은 실시간 제약 때문에 중요하다.

다음의 원리는, 전자 모듈과 마이크로프로세서 사이에 워드를 송신할 동안 2가지 규약의 존재에 의해 야기되는 처리 시간을 감소시키게 한다. 이러한 처리 동작은 하드웨어 회로(처리 동작이 소프트웨어 유닛에 의해 수행될 때의 "소프트웨어"에 대립하는 것으로서)에 의해 실행된다. 워드가 전자 모듈로부터 마이크로프로세서로 송신될 때, 전자 모듈에 의해 송신된 8-비트 워드는, 하나가 좌측에 있고 다른 하나는 우측에 있는 2개의 시프트 레지스터를 포함하는 송신 레지스터 디바이스로 로딩된다. 이러한 송신 레지스터 디바이스는 통신 디바이스 내에 위치한다. 송신 레지스터 디바이스로 로딩된 8 비트의 워드(B)(바이트)는, 워드(RB)를 제공하기 위해 우측 시프트 레지스터로 로딩되고, 워드(LB)를 제공하기 위해 좌측 레지스터로 로딩된다. 워드(RB)는 워드(B)와 완전히 동일한 반면, 워드(LB)의 비트 순서는 워드(B)의 비트 순서에 대해 역전된다. 규약 비트(C)는, 이러한 전자 모듈과 마이크로프로세서 사이의 데이터 송신 동안 전자 모듈에 의해 송신된 워드(TS)로부터 유도된다. 이러한 규약 비트(C)는 우측 시프트 레지스터와 좌측 시프트 레지스터 사이에 위치한 선택 회로를 제어한다. 직접 또는 간접 규약의 성질의 함수로서, 이러한 선택 회로는, 마이크로프로세서의 통신 유닛에 존재하는 래치된(latched) 레지스터 디바이스로 워드(RB) 또는 워드(LB)를 로딩시킨다. 데이터가 마이크로프로세서로부터 전자 모듈로 송신될 때, 래치된 레지스터 디바이스에 포함된 8-비트 워드는 통신 디바이스의 송신 레지스터 디바이스의 좌측 시프트 레지스터 및 우측 시프트 레지스터로 로딩된다. 규약의 함수로서, 규약 비트(C)에 의해 제어된 또 다른 선택 회로는, 우측 시프트 레지스터에 저장된 워드 또는 좌측 시프트 레지스터에 저장된 워드 중 하나를 선택하도록 하는데, 상기 워드는 전자 모듈로 송신될 것이다. 소프트웨어 유닛에 의해 수행된 처리 동작에 대한 시간 이득은 이러한 하드웨어 회로에 의해 얻어질 수 있으며, 상기 시간 이득은, 전자 모듈과 마이크로프로세서 사이에서 초당 교환되는 워드의 수가 높아짐에 따라, 높아질 것이다.

본 발명의 이러한 양상 및 다른 양상은 한정되지 않은 예로서 이후에 설명된 실시예(들)를 참조하여 명백해지고 설명될 것이다.

도 1은 전술한 바와 같이 본 발명의 특징적인 특성을 도시한다. 데이터 처리 시스템은 전자 모듈(MOD)과 통신하는 통신 디바이스(COM)와, 하드웨어 회로(HARD)와, 마이크로프로세서(PRC)를 포함한다.

전자 모듈(MOD)은 단말기 내에 존재하거나 삽입되고, 가입자에 관련된 정보를 포함한다. 예를 들어, 전자 모듈(MOD)은 사용자 전용 메모리의 제어, 보안 메커니즘의 완성(integration), 또는 원거리 지불(payments from a distance)의 실행을 허용한다. 전자 모듈(MOD)에 포함된 정보를 처리하기 위해, 단말기는, 통신 디바이스(COM)를 통해 데이터를 전자 모듈(MOD)과 교환하는 마이크로프로세서(PRC)를 포함한다. 데이터의 교환을 위해, 2가지 규약, 즉 직접 규약 및 간접 규약이 있다. 이러한 2가지 규약은 전자 모듈(MOD)과 마이크로프로세서(PRC) 사이에서 데이터를 교환할 동안 회로(HARD)에 의해 고려될 수 있다. 제 1 데이터 워드(BYT1)가 전자 모듈(MOD)로부터 마이크로프로세서(PRC)로 송신될 때, 상기 제 1 데이터 워드(BYT1)는 제 2 데이터 워드(BYT2)를 마이크로프로세서로 송신하는 하드웨어 회로(HARD)에 의해 처리된다. 직접 규약이 사용되는 경우에, 제 2 데이터 워드(BYT2)는 제 1 데이터 워드(BYT1)와 동일하다. 간접 규약이 사용되는 경우에, 제 2 데이터 워드(BYT2)의 비트 순서는 제 1 데이터 워드(BYT1)의 비트 순서에 대해 역전된다. 제 3 데이터 워드(BYT3)가 마이크로프로세서(PRC)로부터 전자 모듈(MOD)로 송신될 때, 상기 제 3 데이터 워드(BYT3)는 제 4 데이터 워드(BYT4)를 전자 모듈(MOD)로 송신하는 하드웨어 회로(HARD)에 의해 처리된다. 직접 규약이 사용되는 경우에, 제 4 데이터 워드(BYT4)는 제 3 데이터 워드(BYT3)와 동일하다. 간접규약이 사용되는 경우에, 제 4 데이터 워드(BYT4)의 비트 순서는 제 3 데이터 워드(BYT3)의 비트 순서에 대해 역전된다.

도 2는, 마이크로프로세서와의 데이터 통신 동안 전자 모듈에 의해 송신된 직접 규약 신호(TSDC) 및 간접 규약 신호(TSIC)를 도시한다. 이러한 신호 각각은 첫 번째부터 8번째까지 나열된(enumerated) 8 비트(b1 내지 b8)로 이루어진 워드이다. 비트(b4, b5, 및 b6)는 규약을 위해 코딩된다. 비트(b4, b5, b6)가 1의 값을 가질 때, 직접 규약이 사용된다. 비트(b4, b5, b6)가 0의 값을 가질 때, 간접 규약이 사용된다.

도 2는 규약 비트(bC)가 신호(TSDC) 또는 신호(TSIC)로부터 어떻게 생성되는 지를 또한 도시한다. 비트(b6)는 인버터(INV)의 입력에 인가된다. 이러한 인버터(INV)의 출력은 규약 비트(bC)이다. 이러한 규약 비트(bC)는, 직접 규약이 사용될 때 0의 값을 갖고, 간접 규약이 사용될 때 1의 값을 갖는다.

도 3은, 전자 모듈(MOD)과 랜덤 액세스 메모리 사이에 데이터를 송신하기 위한 시스템에서의 본 발명의 사용을 도시한다. 데이터 송신 시스템은, 송신 레지스터 디바이스(SIB), 래치된 레지스터(LR) 및 하드웨어 회로(HARD)를 포함하는 통신 유닛(COM)과, 직접 액세스 메모리(DMA)와, 랜덤 액세스 메모리(RAM)를 포함한다.

데이터가 전자 모듈(MOD)로부터 랜덤 액세스 메모리(RAM)로 송신될 때, 8 비트 워드는 전자 모듈(MOD)로부터 송신 레지스터 디바이스(SIB)로 직렬로 송신되는데, 상기 송신 레지스터 디바이스의 역할 중 하나는 직렬-병렬 변환을 달성하는 것이다. 하드웨어 회로(HARD)는 사용된 규약의 함수로서 이러한 송신 레지스터 디바이스(SIB)의 출력에서 워드의 비트 순서를 역전시키거나 역전시키지 않는다. 이러한 하드웨어 회로(HARD)의 동작은 도 4, 도 5 및 도 6을 참조하여 더 구체적으로 설명될 것이다. 워드는 래치된 레지스터(LR)와 병렬로 송신되는데, 상기 래치된 레지스터의 역할은, 상기 워드들이 랜덤 액세스 메모리(RAM)에 의해 사용되기 전에 송신 레지스터 디바이스(SIB)로부터 워드들을 수신하는 것이다. 직접 액세스 메모리(DMA)는, 워드를 랜덤 액세스 메모리(RAM)로 송신하기 위해 래치된 레지스터(LR)에 저장된 워드를 추출한다(extracts). 데이터가 랜덤 액세스 메모리(RAM)로부터 전자 모듈(MOD)로 송신될 때, 원리는 전술한 원리와 동일하다. 이 경우에, 송신 레지스터 디바이스(SIB)의 역할 중 하나는 병렬-직렬 변환을 달성하는 것이다.

도 4는 전자 모듈로부터 마이크로프로세서로의 데이터 송신을 위한 하드웨어 회로를 도시한다. 하드웨어 회로는, 우측 시프트 레지스터 모듈-마이크로프로세서(RXMP)와, 좌측 시프트 레지스터 모듈-마이크로프로세서(RYMP)와, 래치된 레지스터 모듈-마이크로프로세서(LRMP)와, 8개의 모듈-마이크로프로세서 스위치(SWHMP)를 포함한다. 도면에서, 간편함을 위해 하나의 모듈-마이크로프로세서 스위치(SWHMP)에만 참조 기호가 붙여졌다. 7개의 다른 모듈-마이크로프로세서 스위치(SWHMP)는 동일해서 동일한 기호로 표시된다.

첫 번째부터 8번째까지 나열된 8 비트(b1 내지 b8)로 이루어진 제 1 데이터 워드(BYT1)는 전자 모듈에 의해 송신 레지스터 디바이스로 직렬로 송신된다. 그 다음에, 상기 제 1 데이터 워드(BYT1)는 우측 시프트 레지스터 모듈-마이크로프로세서(RXMP)뿐 아니라 좌측 시프트 레지스터 모듈-마이크로프로세서(RYMP)로 로딩된다. 우측 시프트 레지스터 모듈-마이크로프로세서(RXMP)는 첫 번째부터 8번째까지 나열된 8 비트(bx1 내지 bx8)로 이루어진 워드를 포함하고자 한다. 좌측 시프트 레지스터 모듈-마이크로프로세서(RYMP)는 첫 번째부터 8번째까지 나열된 8비트(by1 내지 by8)로 이루어진 워드를 포함하고자 한다. 제 1 데이터 워드(BYT1)가 우측 시프트 레지스터 모듈-마이크로프로세서(RXMP)로 로딩될 때, 비트(bx1)는 비트(b1)와 동일하고, 비트(bx2)는 비트(b2)와 동일하고, 이와 같이 비트(bx8)가 비트(b8)와 동일할 때까지 나머지도 반복된다. 제 1 데이터 워드(BYT1)가 좌측 시프트 레지스터 모듈-마이크로프로세서(RYMP)로 로딩될 때, 비트(by1)는 비트(b8)와 동일하고, 비트(by2)는 비트(b7)와 동일하고, 이와 같이 비트(by8)가 비트(b1)와 동일할 때까지 나머지도 반복되는데, 즉, 비트 순서는 역전된다. 상기 모듈-마이크로프로세서 (n)번 스위치(SWHMP)(n은 1과 8 사이의 정수이다)는 입력으로서 제어를 위한 규약 비트(bC)와 비트(bxn 및 byn)를 갖는다. 직접 규약이 사용되는 경우에, 즉, 규약 비트(bC)가 0의 값을 가지는 경우에, 모듈-마이크로프로세서 (n)번 스위치(SWHMP)의 출력(bsn)은 비트(bxn)이다. 간접 규약이 사용되는 경우에, 즉, 규약 비트(bC)가 1의 값을 가지는 경우에, 모듈-마이크로프로세서 (n)번 스위치(SWHMP)의 출력(bsn)은 비트(byn)이다. 첫 번째부터 8번째까지 나열된 8 비트(bs1 내지 bs8)는 제 2 데이터 워드(BYT2)를 구성한다. 각 비트(bsn)는, 첫 번째부터 8번째까지 나열된 8 비트(bl1 내지 bl8)를 포함하고자 하는 래치된 레지스터 모듈-마이크로프로세서(LRMP)로 병렬로 로딩된다. 그 다음에, 비트(bl1)는 비트(bs1)와 동일하고, 비트(bl2)는 비트(bs2)와 동일하고, 이와 같이 비트(bl8)가 비트(bs8)와 동일할 때까지 나머지도 반복된다.

도 5는 전자 모듈로부터 마이크로프로세서로 데이터를 송신하기 위한 하드웨어 회로에 사용되는 모듈-마이크로프로세서 스위치(SWHMP)의 일예를 도시한다. 모듈-마이크로프로세서 스위치(SWHMP)는, 제 1 NAND 게이트(NAND1)와, 제 2 NAND 게이트(NAND2)와, 제 3 NAND 게이트(NAND3)와, 제 1 인버터(INV1)와, 제 2 인버터(INV2)를 포함한다.

이러한 모듈-마이크로프로세서 스위치(SWHMP)는 다음과 같이 동작한다. 비트(byn)는 제 1 인버터(INV1)를 통과한다. 이러한 제 1 인버터(INV1)의 출력뿐 아니라 규약 비트(bC)는 제 1 NAND 게이트(NAND1)의 입력에 인가된다. 규약 비트(bC)는 제 2 인버터(INV2)의 입력에 인가된다. 이러한 제 2 인버터(INV2)의 출력뿐 아니라 비트(bxn)는 제 2 NAND 게이트(NAND2)의 입력에 인가된다. 제 1 NAND 게이트(NAND1) 및 제 2 NAND 게이트(NAND2)의 출력은 제 3 NAND 게이트(NAND3)의 입력에 인가된다. 이러한 제 3 NAND 게이트(NAND3)의 출력 비트는 비트(bsn)이다. 직접 규약이 사용될 때, 규약 비트(bC)는 0의 값을 갖는다. 비트(byn)의 반전 논리 값뿐 아니라, 0의 값을 갖는 규약 비트(bC)는 제 1 NAND 게이트(NAND1)의 입력에 인가된다. 이에 따라, 제 1 NAND 게이트(NAND1)의 출력은 비트(byn)의 값과 상관없이 1의 값을 갖는다. 규약 비트(bC)의 반전 논리 값, 즉 1뿐 아니라, 비트(bxn)는 제 2 NAND 게이트(NAND2)의 입력에 인가된다. 이에 따라, 제 2 NAND 게이트(NAND2)의 출력은 비트(bxn)의 반전 논리 값과 동일하다. 따라서, 제 3 NAND 게이트(NAND3)의 출력, 즉 비트(bsn)는 비트(bxn)와 동일하다. 간접 규약이 사용될때, 규약 비트(bC)는 1의 값을 갖는다. 비트(byn)의 반전 논리 값뿐 아니라, 1의 값을 갖는 규약 비트(bC)는 제 1 NAND 게이트(NAND1)의 입력에 인가된다. 이에 따라, 제 1 NAND 게이트(NAND1)의 출력은 비트(byn)와 동일하다. 규약 비트(bC)의 반전 논리 값, 즉 0뿐 아니라, 비트(bxn)는 제 2 NAND 게이트(NAND2)의 입력에 인가된다. 이에 따라, 제 2 NAND 게이트(NAND2)의 출력은 비트(bxn)의 값과 상관없이 1의 값을 갖는다. 따라서, 제 3 NAND 게이트(NAND3)의 출력, 즉 비트(bsn)는 비트(byn)의 반전 논리 값과 동일하다.

이러한 도면에 도시된 모듈-마이크로프로세서 스위치(SWHMP)는, 간접 규약이 사용될 때 워드의 비트의 순서 및 값을 동시에 역전시킨다. 워드의 비트 순서만을 역전시키는 또 다른 스위치는 제 1 인버터(INV1)를 제거함으로써 이러한 모듈-마이크로프로세서 스위치(SWHMP)로부터 유도될 수 있다.

도 6은 마이크로프로세서로부터 전자 모듈로의 데이터 송신을 위한 하드웨어 회로를 도시한다. 하드웨어 회로는, 좌측 시프트 레지스터 마이크로프로세서-모듈(RXPM)과, 우측 시프트 레지스터 마이크로프로세서-모듈(RYPM)과, 래치된 레지스터 마이크로프로세서-모듈(LRPM)과, 마이크로프로세서-모듈 스위치(SWHPM)를 포함한다.

마이크로프로세서로부터 전자 모듈로 송신될 데이터 워드는 래치된 레지스터 마이크로프로세서-모듈(LRPM)에 저장된다. 이러한 데이터 워드는 첫 번째부터 8번째까지 나열된 8 비트(bl1 내지 bl8)로 이루어진 제 3 데이터 워드(BYT3)이다. 전자 모듈로 송신하기 위해, 이러한 워드는, 먼저 좌측 시프트 레지스터 마이크로프로세서-모듈(RXPM)뿐 아니라 우측 시프트 레지스터 마이크로프로세서-모듈(RYPM)로 병렬로 로딩된다. 좌측 시프트 레지스터 마이크로프로세서-모듈(RXPM)은 첫 번째부터 8번째까지 나열된 8 비트(bx1 내지 bx8)로 이루어진 워드를 포함하고자 한다. 우측 시프트 레지스터 마이크로프로세서-모듈(RYPM)은 첫 번째부터 8번째까지 나열된 8 비트(by1 내지 by8)로 이루어진 워드를 포함하고자 한다. 제 3 데이터 워드(BYT3)가 좌측 시프트 레지스터 마이크로프로세서-모듈(RXPM)로 로딩될 때, 비트(bx1)는 비트(b1)와 동일하고, 비트(bx2)는 비트(b2)와 동일하고, 이와 같이 비트(bx8)가 비트(b8)와 동일할 때까지, 나머지도 반복된다. 제 3 데이터 워드(BYT3)가 우측 시프트 레지스터 마이크로프로세서-모듈(RYPM)로 로딩될 때, 비트(by1)는 비트(b1)와 동일하고, 비트(by2)는 비트(b2)와 동일하고, 이와 같이 비트(by8)가 비트(b8)와 동일할 때까지, 나머지도 반복된다. 마이크로프로세서-모듈 스위치(SWHMP)는, 제어를 위한 규약 비트(bC)를 갖고, 상기 스위치의 입력 중 하나에, 제 3 데이터 워드(BYT3)와 동일한 좌측 시프트 레지스터 마이크로프로세서-모듈(RXPM)에 저장된 데이터 워드를, 또한 입력 중 다른 입력에, 비트 순서가 제 3 데이터 워드(BYT3)의 비트 순서에 대해 역전되는 우측 시프트 레지스터 마이크로프로세서-모듈(RYPM)에 저장된 데이터 워드를 직렬로 수신한다. 이러한 마이크로프로세서-모듈 스위치(SWHPM)는 각 워드의 비트를 순차적으로 처리하는데, 즉, 상기 스위치는 입력으로서 비트(bx1) 및 비트(by8)를 갖고, 그 다음에, 비트(bx2) 및 비트(by7)를 갖고, 이와 같이 비트(bx8) 및 비트(by1)를 가질 때까지 나머지는 반복된다. 이러한 마이크로프로세서-모듈 스위치(SWHPM)는 도 4를 참조하여 설명된모듈 마이크로프로세서 스위치(SWHMP)와 동일하다. 마이크로프로세서 모듈 스위치(SWHPM)가 입력으로서 비트(bxn) 및 비트{by(9-n)}, 예를 들어 bx3 및 by6을 갖는다고 가정해보자. 직접 규약이 사용되는 경우에, 즉, 규약 비트(bC)가 0의 값을 가지는 경우에, 마이크로프로세서-모듈 스위치(SWHPM)의 출력은 비트(bxn)이다. 간접 규약이 사용되는 경우에, 즉, 규약 비트(bC)가 1의 값을 가지는 경우에, 마이크로프로세서-모듈 스위치(SWHPM)의 출력은 비트{by(9-n)}의 반전 논리 값이다. 마이크로프로세서 모듈 스위치(SWHPM)의 8개의 연속 출력 비트는 제 4 데이터 워드(BYT4)를 구성한다. 도 5의 설명 말미에 쓰여진 설명은 유사하게 이러한 경우를 적용한다: 간접 규약이 사용될 때 워드의 비트 순서만 역전하기 위해 또 다른 마이크로프로세서-모듈 스위치를 사용하는 것이 가능하다.

도 3 내지 도 6에 도시된 데이터 처리 시스템은 도 1에 예시된 특징적인 특성을 사용하는 일예이다.

도면을 참조하는 상기 설명은 본 발명을 한정하기보다 예시한다. 첨부된 청구항의 범주 내에는 다수의 대안이 존재한다는 것이 명백할 것이다. 이러한 점에서, 몇몇 설명으로 결론지어질 것이다.

전자 모듈과 마이크로프로세서 사이의 데이터 송신 동안 규약의 함수로서 워드의 비트 순서를 역전시키거나 역전시키지 않는 다수의 방법이 있다. 도 3 내지 도 6만이, 2개의 시프트 레지스터뿐 아니라 하드웨어 회로가 이러한 기능을 달성하는데 사용되는 가능한 실시예를 도시한다. 이러한 기능을 달성하기 위해 아마 다른 더 복잡한 회로를 사용하는 것이 가능하다.

상술한 바와 같이, 본 발명은, 마이크로프로세서와, 규약 신호를 상기 마이크로프로세서로 송신하고자 하는 전자 모듈과 통신하는 통신 디바이스를 포함하는 데이터 처리 시스템에서 동작을 처리하는 시간을 감소시키는 등의 효과가 있다.

Claims (8)

1. - 마이크로프로세서(PRC)와,

   - 규약(convention) 신호를 상기 마이크로프로세서로 송신하고자 하는 전자 모듈(MOD)과 통신하는 통신 디바이스(COM)를

   포함하는, 데이터 처리 시스템으로서,

   상기 데이터 처리 시스템은, 상기 전자 모듈(MOD)과 상기 마이크로프로세서(PRC) 사이에 워드(word)를 송신할 동안 상기 규약 신호의 값의 함수로서 상기 워드의 비트 순서를 역전(inversion)시키거나 역전시키지 않는 하드웨어 회로(HARD)를 포함하는 것을 특징으로 하는, 데이터 처리 시스템.
2. 제 1항에 있어서, 상기 전자 모듈(MOD)은 SIM형 카드인 것을 특징으로 하는, 데이터 처리 시스템.
3. 제 1항에 있어서, 상기 하드웨어 회로(HARD)는 상기 규약 신호의 값의 함수로서 상기 워드의 비트 값을 역전시키거나 역전시키지 않는 것을 특징으로 하는, 데이터 처리 시스템.
4. 제 1항에 있어서, 상기 하드웨어 회로(HARD)는 스위치(SWHMP 및 SWHPM)와, 우측 시프트 레지스터(RXMP 및 RYPM)와, 좌측 시프트 레지스터(RYMP 및 RXPM)를 포함하는 것을 특징으로 하는, 데이터 처리 시스템.
5. - 마이크로프로세서(PRC)와,

   - 규약 신호를 상기 마이크로프로세서로 송신하고자 하는 전자 모듈(MOD)과 통신하는 통신 디바이스(COM)를

   포함하는, 단말기로서,

   상기 단말기는, 상기 전자 모듈(MOD)과 상기 마이크로프로세서(PRC) 사이에 워드를 송신할 동안 상기 규약 신호의 값의 함수로서 상기 워드의 비트 순서를 역전시키거나 역전시키지 않는 하드웨어 회로(HARD)를 포함하는 것을 특징으로 하는, 단말기.
6. 제 5항에 있어서, 상기 전자 모듈(MOD)은 SIM형 카드인 것을 특징으로 하는, 단말기.
7. 제 5항에 있어서, 상기 하드웨어 회로(HARD)는 상기 규약 신호의 값의 함수로서 상기 워드의 비트 값을 역전시키거나 역전시키지 않는 것을 특징으로 하는, 단말기.
8. 제 5항에 있어서, 상기 하드웨어 회로(HARD)는 스위치(SWHMP 및 SWHPM)와, 우측 시프트 레지스터(RXMP 및 RYPM)와, 좌측 시프트 레지스터(RYMP 및 RXPM)를 포함하는 것을 특징으로 하는, 단말기.