CN102654858A - 双处理器系统及双处理器系统的通信方法 - Google Patents
双处理器系统及双处理器系统的通信方法 Download PDFInfo
- Publication number
- CN102654858A CN102654858A CN2011100532599A CN201110053259A CN102654858A CN 102654858 A CN102654858 A CN 102654858A CN 2011100532599 A CN2011100532599 A CN 2011100532599A CN 201110053259 A CN201110053259 A CN 201110053259A CN 102654858 A CN102654858 A CN 102654858A
- Authority
- CN
- China
- Prior art keywords
- processor
- data
- interrupt
- interrupt pin
- level signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Information Transfer Between Computers (AREA)
Abstract
本发明提供一种双处理器系统，包括第一处理器、第二处理器及DPRAM，DPRAM包括数据区、Mail Box区及配置区，Mail Box区包括第一Mail Box、第二Mail Box、第一中断引脚及第二中断引脚，第一处理器向数据区写入待发送的数据，并向第二Mail Box及配置区写入数据，且当第二处理器读取第二Mail Box内的数据时，第二中断引脚产生一高电平信号，第二处理器预先读取配置区内的中断数据，并提取数据区内存储的数据后，再读取第二Mail Box内的数据，使第二中断引脚产生一高电平信号，第一处理器根据是否接收到高电平信号判断数据是否已被处理。本发明还提供一种双处理器系统的通信方法。
Description
技术领域
本发明涉及一种双处理器系统，尤其涉及一种基于双口随机存取存储器(Double Ports Random Access Memory，DPRAM)的双处理器系统及其通信方法。
背景技术
双处理器系统广泛应用于电子装置中。随着3G无线网络的盛行，双处理器之间传输速度的要求也越来越高，传统的串口传输速度已难以满足双处理器的传输速度的要求，在此背景下，DPRAM被广泛应用在双处理器平台当中，以满足双处理器系统的高速传输速度的要求。在该双处理器系统中，第一处理器与第二处理器共享DPRAM进行数据和消息的交互，以实现二者的通信。
所述DPRAM包括用以存储数据的数据区、用以存储中断信号的邮箱(Mail Box)区及分别连接至第一处理器及第二处理器的第一中断引脚及第二中断引脚。请参阅图1，第一处理器40及第二处理器50通过DPRAM60建立通信的原理如下：步骤(1)、第一处理器40向数据区61写入数据；步骤(2)、第一处理器40向DPRAM60内设的第二Mail Box622写中断数据(告知第二处理器50数据区61内有第一处理器40发送的数据)，此时第二中断引脚Int2将产生一个低电平信号并保持低电位；步骤(3)、第二处理器50在第二中断引脚Int2的低电平信号的触发下读取第二Mail Box622中的信号，待第二Mail Box622中的信号读取完后，第二中断引脚Int2将产生一个高电平信号并保持高电位；步骤(4)、第二处理器50在高电平信号的触发下读取数据区61内的数据；步骤(5)、第二处理器50向DPRAM60内设的第一MailBox621写中断数据(告知第一处理器发送的数据已被处理)，此时，第一中断引脚Int1将产生一个低电平信号并保持低电位；步骤(6)、第一处理器40在第一中断引脚Int1产生的低电平信号的触发下读取第一Mail Box621内的内容，即可获知第二处理器50已处理了第一处理器4发送的数据。
可见，上述现有双处理器通信系统中每一次数据的传输都需要在两个处理器之间进行多次通信，还需要设置专门的总线控制电路实现两个处理器对DPRAM的分时访问，工作流程较为复杂，而且数据交换的速度较慢，容易影响双处理器系统的传输速度。
发明内容
针对上述问题，有必要提供一种传输速度较快的双处理器系统。
另，还有必要提供一种上述双处理器系统的通信方法。
一种双处理器系统，其包括第一处理器、第二处理器及双口随机存取存储器(Double Ports Random Access Memory，DPRAM)，所述DPRAM包括数据区、Mail Box区及配置区，Mail Box区包括对应第一处理器设置的第一Mail Box、对应第二处理器设置的第二MailBox、第一中断引脚及第二中断引脚，该第一中断引脚及第二中断引脚均连接至第一处理器及第二处理器，所述第一处理器向数据区写入待发送至第二处理器的数据，并向第二Mail Box写入数据，且当第二处理器读取第二Mail Box内的数据时，第二中断引脚将产生一高电平信号，所述第一处理器还向配置区写入中断数据，第二处理器预先读取配置区内的中断数据，并根据中断数据提取数据区内存储的数据后，再读取第二Mail Box内的数据，使第二中断引脚产生一高电平信号，第一处理器根据是否接收到第二中断引脚产生的高电平信号判断发送的数据是否已被处理。
一种双处理器系统的通信方法，包括以下步骤：提供一种双处理器系统，包括第一处理器、第二处理器及双口随机存取存储器(Double Ports Random Access Memory，DPRAM)，所述DPRAM包括数据区及Mail Box区，Mail Box区包括第一Mail Box、第二Mail Box、第一中断引脚及第二中断引脚，该第一中断引脚及第二中断引脚均连接至第一处理器及第二处理器；第二处理器向数据区写入发送至第一处理器的数据；第二处理器向第一Mail Box及配置区写入中断数据；第一处理器读取配置区内的中断数据；第一处理器读取数据区内存储的数据；第一处理器读取第一Mail Box中的数据，使第一中断引脚产生一高电平信号；第二处理器根据是否接收到第一中断引脚产生的高电平信号判断第二处理器发送至数据区内的数据是否已被处理。
相较于现有技术，本发明所述的双处理器系统，DPRAM的第一中断引脚及第二中断引脚均连接至第一处理器及第二处理器，且其待数据区内的数据被对应处理器处理后才使对应的中断引脚高电位，如此，发送数据的处理器即可通过是否接收到对应中断引脚产生的高电位信号判断发送的数据是否已被处理，而无需再次建立通信连接，再通过由处理方发送反馈信息的方式告知发送方数据已被处理。显然，与现有技术相比，本发明的双处理器系统的工作流程得到简化，传输速度更快，使用更加方便。
附图说明
图1是现有双处理器系统的结构框图。
图2是本发明较佳实施方式的双处理器系统的第二处理器向第一处理器传送数据的功能框图。
图3是图2所示双处理器系统的第二处理器向第一处理器传送数据实现通信的方法流程图。
主要元件符号说明
| 双处理器系统 | 100 |
| 第一处理器 | 10、40 |
| 第二处理器 | 20、50 |
| DPRAM | 30、60 |
| 数据区 | 31、61 |
| 第一数据区 | 311 |
| 第二数据区 | 312 |
| 第三数据区 | 313 |
| 第四数据区 | 314 |
| Mail Box区 | 32、62 |
| 第一Mail Box | 321、621 |
| 第二Mail Box | 322、622 |
| 配置区 | 33 |
| 第一中断引脚 | Int1 |
| 第二中断引脚 | Int2 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图2所示，本发明较佳实施方式的双处理器系统100包括第一处理器10、第二处理器20及双口随机存取存储器(Double PortsRandom Access Memory，DPRAM)30，所述第一处理器10及第二处理器20通过DPRAM30建立通信及实现数据交换。
所述第一处理器10及第二处理器20均连接至DPRAM30，并共享DPRAM30进行数据和信息的交互，以实现二者的通信。于本发明实施方式中，该第一处理器10及第二处理器20均为一现有的操作系统。
DPRAM30包括数据区31、邮箱(Mail Box)区32、配置区33、第一中断引脚Int1及第二中断引脚Int2，所述数据区31用以存储待传送的数据，Mail Box区32及配置区33均用以存储中断数据，第一中断引脚Int1及第二中断引脚Int2用以控制第一处理器10及第二处理器20的运行。
所述数据区31与第一处理器10及第二处理器20均建立连接，使得该数据区31可被第一处理器10及第二处理器20写入数据，也可被第一处理器10及第二处理器20读取其内存储的数据。于本发明实施方式中，该数据区31划分为四个的子数据区：第一数据区311、第二数据区312、第三数据区313及第四数据区314，然而，该子数据区的个数并不局限于4个。
所述Mail Box区32包括对应第一处理器10设置的第一MailBox321及对应第二处理器20设置的第二Mail Box322，该第一MailBox321及第二Mail Box322均具有写入状态(向第一Mail Box321及第二Mail Box322内写入数据)及读取状态(读取第一Mail Box321及第二Mail Box322内存储的数据)。当且仅当所述第一Mail Box321被第二处理器20写入数据或者被第一处理器10读取数据时，该第一Mail Box321将会改变第一中断引脚Int1的状态(如由高电平降到低电平或者相反)。相似的，当且仅当所述第二Mail Box322被第一处理器10写入数据或者被第二处理器20读取数据时，该第二MailBox322才会改变第二中断引脚Int2的状态(如由高电平降到低电平或者相反)。
所述配置区33与Mail Box区32相似，亦用以存储第一处理器10及第二处理器20写入的中断数据。
第一中断引脚Int1连接至第一处理器10及第二处理器20，其在第一Mail Box321的控制下改变状态。于本发明实施方式中，当第一Mail Box321被第二处理器20写入中断数据时，该第一中断引脚Int1将产生一低电平信号，并保持低电位；当第一处理器10读取第一MailBox321内的中断数据时，第一中断引脚Int1将产生一高电平信号，并保持高电位。所述第一处理器10及第二处理器20均连接至第一中断引脚Int1，故二者均可接收到该第一中断引脚Int1产生的电平信号。
第二中断引脚Int2亦连接第一处理器10及至第二处理器20，其在第二Mail Box322的控制下改变状态。于本发明实施方式中，当第二Mail Box322被第一处理器10写入中断数据时，该第二中断引脚Int2将产生一低电平信号，并保持低电位；当第二处理器20读取第二Mail Box322内的中断数据时，第二中断引脚Int2将产生一高电平信号，并保持高电位。所述第一处理器10及第二处理器20均连接至第一中断引脚Int1，故二者均可接收到该第二中断引脚Int2产生的电平信号。
请一并参阅图3，以下以第二处理器20向第一处理器10发送数据为例来说明第二处理器20与第一处理器10建立通信的方法，其包括以下步骤：
S301：第二处理器20向数据区31的第一数据区311内写入数据。
S302：第二处理器20向配置区33及第一Mail Box321写入中断数据，使第一中断引脚Int1产生一低电平信号。
S303：第一处理器10在第一中断引脚Int1的低电平信号的触发下读取配置区33内的中断数据。
S304：第一处理器10从配置区33内存储的数据获知第一数据区311内储存有发送至第一处理器10的数据，并读取该第一数据区311内存储的数据。
S305：第一处理器10读取第一Mail Box321中的中断数据，使第一中断引脚产生一高电平信号。
S306：第二处理器20判断是否接收到第一中断引脚Int1发送的高电平信号，若是，则通信结束；若否，则继续执行该步骤S306。
本发明所述的双处理器系统100，DPRAM30的第一中断引脚Int1及第二中断引脚Int2均连接至第一处理器10及第二处理器20，且其待数据区31内的存储的数据被对应处理器处理后才使对应的中断引脚高电位，如此，发送数据的处理器即可通过是否接收到对应中断引脚产生的高电位信号判断发送的数据是否已被处理，而无需再次建立通信连接，再通过由处理方发送反馈信息的方式告知发送方相关数据已被处理。显然，与现有技术相比，本发明的双处理器系统100的工作流程得到简化，传输速度更快，使用更加方便。
Claims (8)
1.一种双处理器系统，其包括第一处理器、第二处理器及双口随机存取存储器(Double Ports Random Access Memory，DPRAM)，所述DPRAM包括数据区及邮箱(Mail Box)区，Mail Box区包括第一Mail Box、第二Mail Box、第一中断引脚及第二中断引脚，该第一中断引脚及第二中断引脚均连接至第一处理器及第二处理器，当所述第二处理器向数据区写入待发送至第一处理器的数据，并向第一Mail Box内写入数据，且第一处理器读取第一Mail Box内的数据后，第一中断引脚将产生一高电平信号，其特征在于：所述DPRAM还包括配置区，当所述第二处理器还向配置区写入中断数据，第一处理器预先读取配置区内的中断数据，并根据中断数据提取数据区内存储的数据后，再读取第一Mail Box内的数据，以使第一中断引脚产生一高电平信号，第二处理器根据是否接收到第一中断引脚产生的高电平信号相应判断发送的数据是否已被处理。
2.如权利要求1所述的双处理器系统，其特征在于：所述第二处理器向第一Mail Box写入数据时，所述第一中断引脚将产生一低电平信号，所述第一处理器在该低电平信号的触发下预先读取配置区内的中断数据。
3.如权利要求1所述的双处理器系统，其特征在于：所述数据区包括若干子数据区，所述配置区内的中断数据用以告知第一处理器，某一子数据区内存储有发送至第一处理器的数据。
4.如权利要求1所述的双处理器系统，其特征在于：当第一处理器向第二处理器发送数据时，第一处理器先将数据发送至数据区，并向第二Mail Box及配置区均写入中断数据，使第二中断引脚产生一低电平信号。
5.如权利要求4所述的双处理器系统，其特征在于：所述第二处理器接收到第二中断引脚的低电平信号后，第二处理器读取配置区内的中断数据，并根据中断数据读取数据区内数据，再读取第二Mailbox内的数据，以使第二中断引脚产生一高电平信号，第一处理器根据是否接收到第二中断引脚产生的高电平信号判断发送的数据是否已被处理。
6.一种双处理器系统的通信方法，包括以下步骤：
提供一种双处理器系统，包括第一处理器、第二处理器及双口随机存取存储器(Double Ports Random Access Memory，DPRAM)，所述DPRAM包括数据区及Mail Box区，Mail Box区包括第一MailBox、第二Mail Box、第一中断引脚及第二中断引脚，该第一中断引脚及第二中断引脚均连接至第一处理器及第二处理器；
第二处理器向数据区写入发送至第一处理器的数据；
第二处理器向第一Mail Box及配置区写入中断数据；
第一处理器读取配置区内的中断数据；
第一处理器读取数据区内存储的数据；
第一处理器读取第一Mail Box中的数据，使第一中断引脚产生一高电平信号；
第二处理器根据是否接收到第一中断引脚产生的高电平信号判断第二处理器发送至数据区内的数据是否已被处理。
7.如权利要求6所述的双处理器系统的通信方法，其特征在于：所述第二处理器向第一Mail Box及配置区写入中断数据及第一处理器读取配置区内的中断数据的步骤包括以下子步骤：所述第二处理器向第一Mail Box及配置区写入中断数据；使第一中断引脚产生一低电平信号；第一处理器接收到所述低电平信号并在该信号的触发下读取配置区内的数据。
8.如权利要求6所述的双处理器系统的通信方法，其特征在于：所述第二处理器根据是否接收到第一中断引脚产生的高电平信号判断第二处理器发送至数据区内的数据是否已被处理这一步骤还包括以下子步骤：若第二处理器接收到第一中断引脚产生的高电平信号，则通信结束；若第二处理器未接收到第一中断引脚产生的高电平信号，则继续执行判断是否接收到第一中断引脚产生的高电平信号的步骤。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110053259.9A CN102654858B (zh) | 2011-03-04 | 2011-03-04 | 双处理器系统及双处理器系统的通信方法 |
| TW100108406A TWI426392B (zh) | 2011-03-04 | 2011-03-11 | 雙處理器系統及雙處理器系統的通訊方法 |
| US13/085,442 US8312196B2 (en) | 2011-03-04 | 2011-04-12 | Dual processor system and method for using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110053259.9A CN102654858B (zh) | 2011-03-04 | 2011-03-04 | 双处理器系统及双处理器系统的通信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102654858A true CN102654858A (zh) | 2012-09-05 |
| CN102654858B CN102654858B (zh) | 2015-02-04 |
Family
ID=46730484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110053259.9A Expired - Fee Related CN102654858B (zh) | 2011-03-04 | 2011-03-04 | 双处理器系统及双处理器系统的通信方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8312196B2 (zh) |
| CN (1) | CN102654858B (zh) |
| TW (1) | TWI426392B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103761054A (zh) * | 2014-01-06 | 2014-04-30 | 丑武胜 | 一种双dpram数据通信系统 |
| CN104424122A (zh) * | 2013-09-09 | 2015-03-18 | 联想(北京)有限公司 | 一种电子设备及内存划分方法 |
| CN104424145A (zh) * | 2013-08-30 | 2015-03-18 | 联想(北京)有限公司 | 一种电子设备及数据传输方法 |
| CN110134638A (zh) * | 2019-05-09 | 2019-08-16 | 中国航空工业集团公司西安航空计算技术研究所 | 一种双处理器数据交换方法 |
| CN111726052A (zh) * | 2019-03-20 | 2020-09-29 | 广东美的制冷设备有限公司 | 驱动控制电路和空调器 |
| CN113312298A (zh) * | 2020-02-27 | 2021-08-27 | Oppo广东移动通信有限公司 | 处理器通信方法和装置、电子设备、计算机可读存储介质 |
| CN114328323A (zh) * | 2021-12-01 | 2022-04-12 | 北京三快在线科技有限公司 | 一种数据中转单元及基于数据中转单元的数据传输方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108536240B (zh) * | 2017-11-27 | 2020-12-29 | 山东农业大学 | 双cpu协同的沙漠信息采集系统及方法 |
| TWI703501B (zh) | 2018-08-23 | 2020-09-01 | 慧榮科技股份有限公司 | 具有分散式信箱架構的多處理器系統及其溝通方法 |
| CN110532217A (zh) * | 2019-08-02 | 2019-12-03 | 广州粒子微电子有限公司 | 一种双处理器通信方法及其通讯装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020165896A1 (en) * | 2001-05-02 | 2002-11-07 | Kim Jason Seung-Min | Multiprocessor communication system and method |
| US20080077937A1 (en) * | 2006-07-28 | 2008-03-27 | Samsung Electronics Co., Ltd. | Multipath accessible semiconductor memory device with host interface between processors |
| CN101788973A (zh) * | 2010-01-12 | 2010-07-28 | 深圳市同洲电子股份有限公司 | 双处理器之间进行通信的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060047754A1 (en) * | 2002-11-15 | 2006-03-02 | Infineon Technologies Ag | Mailbox interface between processors |
| KR101275752B1 (ko) * | 2005-12-06 | 2013-06-17 | 삼성전자주식회사 | 메모리 시스템 및 그것의 부팅 방법 |
| KR100887417B1 (ko) * | 2007-04-11 | 2009-03-06 | 삼성전자주식회사 | 멀티 프로세서 시스템에서 불휘발성 메모리의 공유적사용을 제공하기 위한 멀티패쓰 억세스블 반도체 메모리장치 |
| US8230180B2 (en) * | 2008-06-11 | 2012-07-24 | Samsung Electronics Co., Ltd. | Shared memory burst communications |
| CN101887404A (zh) * | 2009-05-14 | 2010-11-17 | 中兴通讯股份有限公司 | 基于双口ram架构的中断信号复用方法和设备 |
-
2011
- 2011-03-04 CN CN201110053259.9A patent/CN102654858B/zh not_active Expired - Fee Related
- 2011-03-11 TW TW100108406A patent/TWI426392B/zh not_active IP Right Cessation
- 2011-04-12 US US13/085,442 patent/US8312196B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020165896A1 (en) * | 2001-05-02 | 2002-11-07 | Kim Jason Seung-Min | Multiprocessor communication system and method |
| US20080077937A1 (en) * | 2006-07-28 | 2008-03-27 | Samsung Electronics Co., Ltd. | Multipath accessible semiconductor memory device with host interface between processors |
| CN101788973A (zh) * | 2010-01-12 | 2010-07-28 | 深圳市同洲电子股份有限公司 | 双处理器之间进行通信的方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104424145A (zh) * | 2013-08-30 | 2015-03-18 | 联想(北京)有限公司 | 一种电子设备及数据传输方法 |
| CN104424122A (zh) * | 2013-09-09 | 2015-03-18 | 联想(北京)有限公司 | 一种电子设备及内存划分方法 |
| CN104424122B (zh) * | 2013-09-09 | 2018-10-12 | 联想(北京)有限公司 | 一种电子设备及内存划分方法 |
| CN103761054A (zh) * | 2014-01-06 | 2014-04-30 | 丑武胜 | 一种双dpram数据通信系统 |
| CN111726052A (zh) * | 2019-03-20 | 2020-09-29 | 广东美的制冷设备有限公司 | 驱动控制电路和空调器 |
| CN111726052B (zh) * | 2019-03-20 | 2024-06-25 | 广东美的制冷设备有限公司 | 驱动控制电路和空调器 |
| CN110134638A (zh) * | 2019-05-09 | 2019-08-16 | 中国航空工业集团公司西安航空计算技术研究所 | 一种双处理器数据交换方法 |
| CN110134638B (zh) * | 2019-05-09 | 2023-05-23 | 中国航空工业集团公司西安航空计算技术研究所 | 一种双处理器数据交换方法 |
| CN113312298A (zh) * | 2020-02-27 | 2021-08-27 | Oppo广东移动通信有限公司 | 处理器通信方法和装置、电子设备、计算机可读存储介质 |
| WO2021169690A1 (zh) * | 2020-02-27 | 2021-09-02 | Oppo广东移动通信有限公司 | 处理器通信方法和装置、电子设备、计算机可读存储介质 |
| CN113312298B (zh) * | 2020-02-27 | 2022-11-08 | Oppo广东移动通信有限公司 | 处理器通信方法和装置、电子设备、计算机可读存储介质 |
| CN114328323A (zh) * | 2021-12-01 | 2022-04-12 | 北京三快在线科技有限公司 | 一种数据中转单元及基于数据中转单元的数据传输方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201237643A (en) | 2012-09-16 |
| US8312196B2 (en) | 2012-11-13 |
| US20120226844A1 (en) | 2012-09-06 |
| CN102654858B (zh) | 2015-02-04 |
| TWI426392B (zh) | 2014-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102654858A (zh) | 双处理器系统及双处理器系统的通信方法 | |
| CN108400880B (zh) | 片上网络、数据传输方法和第一交换节点 | |
| CN100568211C (zh) | 用可编程器件实现访问多个i2c从器件的方法及装置 | |
| CN103004132B (zh) | 使用微片用于时钟门控的技术 | |
| CN101840387A (zh) | USB Key装置及其利用USB接口实现智能卡通信的方法 | |
| CN103279309A (zh) | 基于fpga的ddr控制装置及方法 | |
| CN102819517A (zh) | Pcie接口卡 | |
| CN209149287U (zh) | 大数据运算加速系统 | |
| CN201639589U (zh) | 基于arm的嵌入式双冗余网卡 | |
| CN105635176A (zh) | 一种基于RapidIO的网络数据传输方法 | |
| CN103312614B (zh) | 一种组播报文处理方法、线卡及通信设备 | |
| CN209560543U (zh) | 大数据运算芯片 | |
| CN115967589A (zh) | 基于arm和fpga的高速缓冲型can总线通信系统及方法 | |
| CN102081586A (zh) | 多i2c插槽电路系统及传送i2c信号的方法 | |
| CN103106177B (zh) | 多核网络处理器的片上互联结构及其方法 | |
| CN107341131A (zh) | 具有近端数据处理引擎的芯片组 | |
| CN105262659A (zh) | 基于fpga芯片的hdlc协议控制器 | |
| CN109862553B (zh) | 终端和通信方法 | |
| CN110659143A (zh) | 一种容器间的通讯方法、装置及电子设备 | |
| CN104616407A (zh) | Pos机与远程服务器通信的方法、pos机和移动终端 | |
| CN102455969B (zh) | 一种Linux串口通信日志记录的方法 | |
| CN205092880U (zh) | 基于fpga芯片的hdlc协议控制器 | |
| CN111126584B (zh) | 数据回写系统 | |
| CN209543343U (zh) | 大数据运算加速系统 | |
| CN203243339U (zh) | 一种数据传输系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150204 Termination date: 20170304 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |