CN205092880U - 基于fpga芯片的hdlc协议控制器 - Google Patents
基于fpga芯片的hdlc协议控制器 Download PDFInfo
- Publication number
- CN205092880U CN205092880U CN201520867522.1U CN201520867522U CN205092880U CN 205092880 U CN205092880 U CN 205092880U CN 201520867522 U CN201520867522 U CN 201520867522U CN 205092880 U CN205092880 U CN 205092880U
- Authority
- CN
- China
- Prior art keywords
- hdlc
- dsp
- processing module
- protocol controller
- fpga chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Communication Control (AREA)
Abstract
本实用新型涉及一种HDLC(高级数据链路控制)协议控制器，具体涉及一种基于FPGA芯片的HDLC协议控制器。控制器集成于FPGA芯片上，包括HDLC处理模块、DSP接口模块、双端口RAM；HDLC处理模块与通讯网络主设备相连，用于接收、处理和发送HDLC帧信息；DSP接口模块与DSP或者CPU相连，用于转换DSP总线时序与控制器内部读写时序；双端口RAM分别与HDLC处理模块和DSP接口模块相连，用于接收并暂存通讯网络主设备和DSP间的HDLC帧信息。本实用新型解决了现有的协议控制器需要借助HDLC硬件协议芯片，使用灵活性差、存储容量有限的技术问题，有利于系统规模小型化，降低设备成本。
Description
技术领域
本实用新型涉及一种HDLC(高级数据链路控制)协议控制器，具体涉及一种基于FPGA芯片的HDLC协议控制器。
背景技术
随着城市化进程的加快，城市聚集的社会财富和人口越来越多，由于道路资源的低效率利用以及市区道路的结构性缺陷等原因，使得城市交通问题日益突出。解决城市的交通问题，发展轨道交通则提上了日程，正是在解决长期交通堵塞的有较好的效果，轨道交通得到了较大的发展。
网络通讯是地铁列车正常运行重要的一环，如果网络通讯工作不正常，上位机就无法对列车各设备实时传达命令及对设备状态进行监控，整个列车设备也无法协同工作，因此列车网络通讯的性能必须可靠。
目前列车网络通信总线主要有MVB、CANOPEN、RS-485等，其中RS-485网络主要是以HDLC协议控制为基础实现的。HDLC协议目前是借助于HDLC硬件协议芯片来完成，如摩托罗拉公司的MC92460、Intel的82530等。使用HDLC硬件协议芯片存在灵活性差，片内数据存储器容量有限等缺陷，比如当需要扩大数据缓存的容量时，只能对芯片再外接存储器或其他电路，导致系统规模增大。另外，使用HDLC硬件协议芯片还会增大印刷线路板的面积，不利于设备的小型化，带来成本较高的问题。
发明内容
本实用新型的目的是提供一种基于FPGA(现场可编程门阵列)芯片的HDLC协议控制器，解决了现有的协议控制器需要借助HDLC硬件协议芯片，使用灵活性差、存储容量有限的技术问题，有利于系统规模小型化，降低设备成本。
本实用新型的技术解决方案是：所提供的HDLC协议控制器集成于FPGA芯片上，包括HDLC处理模块、DSP接口模块、双端口RAM；HDLC处理模块与通讯网络主设备相连，用于接收、处理和发送HDLC帧信息；DSP接口模块与DSP或者CPU相连，用于转换DSP总线时序与控制器内部读写时序；双端口RAM分别与HDLC处理模块和DSP接口模块相连，用于接收并暂存通讯网络主设备和DSP间的HDLC帧信息。
上述控制器还包括Flash接口模块；Flash接口模块分别与HDLC处理模块和Flash相连，用于转换Flash读写时序与HDLC处理模块对Flash的操作时序。
上述控制器还包括寄存器模块；寄存器模块分别与HDLC处理模块和DSP接口模块相连，用于标识HDLC协议控制器与DSP之间触发的事件。
上述寄存器模块包括状态寄存器和控制寄存器；状态寄存器用于标识与HDLC协议控制器工作状态有关的事件；控制寄存器用于标识DSP控制HDLC协议控制器的事件。
上述控制器还包括附加数据区；附加数据区分别与HDLC处理模块和DSP接口模块相连，用于传递DSP和HDLC处理模块之间通信所用到的附加数据。
上述附加数据区包括第二寄存器和第二双端口RAM。
上述控制器还包括循环缓存队列；循环缓存队列与HDLC处理模块相连，用于保存从HDLC处理模块发往通讯网络主设备的实时数据。
本实用新型的有益效果：
(1)本实用新型使用FPGA芯片来实现HDLC功能，可以反复进行编程，能够兼顾速度和灵活性，并能多路并行处理，实时性能够预测和仿真；同时还具有设计开发周期短、设计制造成本低、可实时在线检验的优点。
(2)本实用新型首次在列车网络通讯系统中采用FPGA技术设计HDLC协议控制器，采用这种方法实现的多通道高性能HDLC协议控制器，具有体积小、功耗低的优点，而且可以均衡整个系统的负荷，保证网络通讯的可靠性。
附图说明
图1为本实用新型较佳实施例的系统框图；
图2为本实用新型使用时的主从设备连接图；
具体实施方式
图1为本实用新型较佳实施例的系统框图，其中，各模块的主要功能如下：
(1)HDLC处理模块
该模块主要负责从接收到的HDLC帧中提取帧信息字段的内容或者把帧信息封装成HDLC帧格式并发送；
(2)DSP接口模块
该模块负责DSP总线时序与控制器内部RAM和寄存器读写时序的转换。
(3)Flash接口模块
该模块负责Flash读写时序与帧处理模块对Flash操作时序的转换。
(4)双端口RAM(读、写)
该双端口RAM包括RAM(读)和RAM(写)，RAM(读)负责暂存HDLC处理模块从主设备接收到的帧信息(info)，等待DSP读取；RAM(写)负责暂存DSP要发送的帧信息，由HDLC处理模块读取。
(5)附加数据区(读、写)
附加数据区主要用来传递DSP和HDLC控制器之间通信所用到的附加数据，由寄存器(传递的附加数据较小时用寄存器)和双端口RAM(传递数据较大时用RAM)组成，包括附加数据区(读)和附加数据区(写)。需要由DSP读取的附加数据有：上电后检测到的Flash里保存的故障信息，帧统计信息；
(6)寄存器模块
寄存器模块与附加数据区的区别在于，前者只负责保存指示信号，寄存器中的一个比特对应着一个事件的触发，例如故障发生指示，追踪指示等。寄存器模块分为状态寄存器、控制寄存器。状态寄存器用于标识与HDLC控制器工作状态有关的事件，比如RAM(读)数据准备就绪、上电后检测到有故障信息。控制寄存器用于标识DSP控制HDLC控制器的事件，如RAM(写)数据就绪、故障发生，追踪历史数据。
(7)循环缓存队列(FIFO)
该模块用来保存从设备发往主设备的实时数据，该FIFO最多保存150组数据。
图2为网络通讯上位机和下位机的接口电路图，图中ATI为通讯网络的主设备，以FPGA为核心的硬件电路为列车网络通讯的从设备。本HDLC控制器是利用FPGA硬件实现HDLC帧的发送和接收，从而完成与ATI(主设备)的通信，ATI与从设备之间通过RS-485接口进行通信，通信过程使用HDLC协议规范。HDLC控制器具体设计需求如下：
(1)ATI与设备之间通过RS-485接口传输HDLC数据帧。
(2)通信方式：主站(ATI)采用轮询方式访问从站设备。
(3)传输链路：
(a)屏蔽双绞线和地线(ATI侧)。
(b)多设备菊花链互连。
(c)点到点连接。
Claims (7)
1.一种基于FPGA芯片的HDLC协议控制器，其特征在于：所述控制器集成于FPGA芯片上；控制器包括HDLC处理模块、DSP接口模块、双端口RAM；
HDLC处理模块与通讯网络主设备相连，用于接收、处理和发送HDLC帧信息；
DSP接口模块与DSP或者CPU相连，用于转换DSP总线时序与控制器内部读写时序；
双端口RAM分别与HDLC处理模块和DSP接口模块相连，用于接收并暂存通讯网络主设备和DSP间的HDLC帧信息。
2.根据权利要求1所述的基于FPGA芯片的HDLC协议控制器，其特征在于：还包括Flash接口模块；
Flash接口模块分别与HDLC处理模块和Flash相连，用于转换Flash读写时序与HDLC处理模块对Flash的操作时序。
3.根据权利要求1或2所述的基于FPGA芯片的HDLC协议控制器，其特征在于：还包括寄存器模块；
寄存器模块分别与HDLC处理模块和DSP接口模块相连，用于标识HDLC协议控制器与DSP之间触发的事件。
4.根据权利要求3所述的基于FPGA芯片的HDLC协议控制器，其特征在于：所述寄存器模块包括状态寄存器和控制寄存器；状态寄存器用于标识与HDLC协议控制器工作状态有关的事件；控制寄存器用于标识DSP控制HDLC协议控制器的事件。
5.根据权利要求4所述的基于FPGA芯片的HDLC协议控制器，其特征在于：还包括附加数据区；
附加数据区分别与HDLC处理模块和DSP接口模块相连，用于传递DSP和HDLC处理模块之间通信所用到的附加数据。
6.根据权利要求5所述的基于FPGA芯片的HDLC协议控制器，其特征在于：所述附加数据区包括第二寄存器和第二双端口RAM。
7.根据权利要求6所述的基于FPGA芯片的HDLC协议控制器，其特征在于：还包括循环缓存队列；
循环缓存队列与HDLC处理模块相连，用于保存从HDLC处理模块发往通讯网络主设备的实时数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520867522.1U CN205092880U (zh) | 2015-11-02 | 2015-11-02 | 基于fpga芯片的hdlc协议控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520867522.1U CN205092880U (zh) | 2015-11-02 | 2015-11-02 | 基于fpga芯片的hdlc协议控制器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205092880U true CN205092880U (zh) | 2016-03-16 |
Family
ID=55483530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520867522.1U Active CN205092880U (zh) | 2015-11-02 | 2015-11-02 | 基于fpga芯片的hdlc协议控制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205092880U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113031496A (zh) * | 2021-05-27 | 2021-06-25 | 之江实验室 | 一种基于fpga的工业协议映射结构和方法 |
| CN113992456A (zh) * | 2021-10-14 | 2022-01-28 | 西安铁路信号有限责任公司 | 一种基于双口ram的铁路实时hdlc网卡 |
-
2015
- 2015-11-02 CN CN201520867522.1U patent/CN205092880U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113031496A (zh) * | 2021-05-27 | 2021-06-25 | 之江实验室 | 一种基于fpga的工业协议映射结构和方法 |
| CN113031496B (zh) * | 2021-05-27 | 2021-09-21 | 之江实验室 | 一种基于fpga的工业协议映射结构和方法 |
| CN113992456A (zh) * | 2021-10-14 | 2022-01-28 | 西安铁路信号有限责任公司 | 一种基于双口ram的铁路实时hdlc网卡 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100416534C (zh) | 基于PCI Express的包结合方法、设备和系统 | |
| CN105051706B (zh) | 用于具有pcie协议栈的低功率phy的操作的设备、方法和系统 | |
| CN105573239A (zh) | 一种高速背板总线通讯控制装置及方法 | |
| CN103200081A (zh) | 一种面向异构网络环境的物联网网关开发平台 | |
| CN102664902A (zh) | Powerlink通讯协议主从站内核的硬件实现方法 | |
| CN202190284U (zh) | 一种CAN总线与SpaceWire总线的协议转换器 | |
| CN104699654A (zh) | 一种基于chi片内互联总线与qpi片间互联总线互联适配系统和方法 | |
| CN102654858A (zh) | 双处理器系统及双处理器系统的通信方法 | |
| CN106713095A (zh) | 一种车载通信设备及车辆 | |
| CN101483656B (zh) | 一种mvb接口ip软核 | |
| CN208046641U (zh) | 一种canopen-rs485的网关设备 | |
| CN105262659A (zh) | 基于fpga芯片的hdlc协议控制器 | |
| CN205092880U (zh) | 基于fpga芯片的hdlc协议控制器 | |
| CN103067201A (zh) | 一种多协议通讯管理机 | |
| CN203167288U (zh) | 一种面向异构网络环境的物联网网关开发平台 | |
| CN105579952B (zh) | 利用伪停顿的高速通道上的emi抑制 | |
| CN104484260B (zh) | 一种基于GJB289总线接口SoC的仿真监控电路 | |
| CN103914427A (zh) | 基于三根物理互连线的集成电路片上通讯方法及装置 | |
| CN105100000B (zh) | 一种接口转换装置和网络系统 | |
| CN109582619A (zh) | 一种高速串行总线与低速串行总线数据传输和转换方法 | |
| CN205263807U (zh) | 一种PCIe接口的双路FC电路结构 | |
| CN202374285U (zh) | 一种使用可编程控制器的实时数据通信系统 | |
| CN104780123A (zh) | 一种网络包收发处理装置及其设计方法 | |
| CN208638364U (zh) | 一种基于以太网的lvds总线检测系统 | |
| CN103106177A (zh) | 多核网络处理器的片上互联结构及其方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 710018 Shaanxi city of Xi'an Province Economic and Technological Development Zone Wenjing Road No. 15 Patentee after: Xi'an Zhongche InfoQuick Yongji Electric Co. Ltd. Address before: 710018 Shaanxi city of Xi'an Province Economic and Technological Development Zone Wenjing Road No. 15 Patentee before: HITACHI YONGE ELECTRIC EQUIPMENT(XI'AN) CO., LTD. |
|
| CP03 | Change of name, title or address | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201117 Address after: 710018 No. eight, No. 126, Fengcheng Road, Shaanxi, Xi'an Patentee after: Xi'an rail transit Group Co.,Ltd. Patentee after: CRRC XI'AN YONGEJIETONG ELECTRIC Co.,Ltd. Address before: 710018 Shaanxi city of Xi'an Province Economic and Technological Development Zone Wenjing Road No. 15 Patentee before: CRRC XI'AN YONGEJIETONG ELECTRIC Co.,Ltd. |
|
| TR01 | Transfer of patent right |