CN113031496B - 一种基于fpga的工业协议映射结构和方法 - Google Patents
一种基于fpga的工业协议映射结构和方法 Download PDFInfo
- Publication number
- CN113031496B CN113031496B CN202110582550.9A CN202110582550A CN113031496B CN 113031496 B CN113031496 B CN 113031496B CN 202110582550 A CN202110582550 A CN 202110582550A CN 113031496 B CN113031496 B CN 113031496B
- Authority
- CN
- China
- Prior art keywords
- module
- mapping
- register
- data
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25257—Microcontroller
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Communication Control (AREA)
Abstract
本发明涉及控制领域,具体涉及一种基于FPGA的工业协议映射结构和方法,结构包括:相连的中央处理器CPU和FPGA芯片,所述FPGA芯片设有映射模块、映射表单模块、组帧模块和时钟复位模块,所述时钟复位模块分别控制连接映射模块、映射表单模块、组帧模块,所述组帧模块接收来自串口的数据,并根据从串口接收帧字节数据完成协议的组帧,输出报文帧至映射模块,所述映射模块与映射表单模块相连接。本发明采用RS‑232和RS‑485接口能够实现工业控制系统的大规模组网,并能够实现不同厂商的PLC及仪表的互相通讯;采用FPGA芯片,保证数据传输的准确性、实时性和可靠性。
Description
技术领域
本发明涉及控制领域,具体涉及一种基于FPGA的工业协议映射结构和方法。
背景技术
FPGA(Field Programmable Gate Array,现场可编程门阵列)它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编辑器件门电路数有限的缺点。
通讯协议又称为通信规程,是指通讯双方对数据传送控制的一种约定。约定中包括对数据格式,同步方式,传送速度,传送步骤,检纠错方式以及控制字符定义等问题做出统一规定通信双方必须同时遵守。每个仪表都有自己独特的通讯协议,常见的有modbus通讯协议、RS-232通讯协议、RS-485通讯协议、PPI通讯协议、mewtocol通讯协议等。
目前的工业协议主要通过串口和现场总线进行互连的,传输距离存在局限性;在工业场景中需要使用不同的仪表,由于协议不同,仪表之间通信存在限制;生产过程中的控制信息的执行精度要求越来越高,数据传输的准确性和实时性达到微秒级别的精度要求。
发明内容
针对现有的工业协议传输存在传输距离短和传输协议不同存在限制的问题,本发明提出一种基于FPGA的工业协议映射结构和方法,该工业协议映射方法能够实现数据大规模远距离的传输需求,保证数据传输的准确性、通用性和可靠性,其具体技术方案如下:
一种基于FPGA的工业协议映射结构,包括:相连的中央处理器CPU和FPGA芯片,所述FPGA芯片设有映射模块、映射表单模块、组帧模块和时钟复位模块,所述时钟复位模块分别控制连接映射模块、映射表单模块、组帧模块,所述组帧模块接收来自串口的数据,并根据从串口接收帧字节数据完成协议的组帧,输出报文帧至映射模块,所述映射模块与映射表单模块相连接。
进一步的,所述映射表单模块,包括: PLC类型映射表单plctypeform和基础映射表单mapform,所述基础映射表单mapform用于指示地址、寄存器类型、命令在帧中的位置,该表单以RAM的形式存在,共16个条目,深度为16,宽度为24;所述PLC类型映射表单plctypeform共256个条目,用于给子网中PLC进行分类,所述子网最大支持256个PLC接入,共4种类型映射方式,类型为0~3,该表单以RAM的形式存在,深度为256,宽度为3。
进一步的,所述映射模块,包括:协议类型寄存器、port号寄存器、role寄存器、cmd命令寄存器、edge边缘计算寄存器、数据转换寄存器;所述协议类型寄存器:用于配置协议类型;所述port号寄存器:4bit,用于配置当前port口的port号;所述role寄存器:2bit,用于配置当前port口的角色;所述cmd命令寄存器:64bit,用于配置命令寄存器,前32bit代表写,后32bit代表读;所述edge边缘计算寄存器:32bit,用于存储边缘计算数据;所述数据转换寄存器:2bit,用于配置数据转换。
进一步的,所述报文帧为完整的报文帧,组帧模块与映射模块之间的数据接口为8bit。
进一步的,所述时钟复位模块,包括:时钟模块和复位模块;所述时钟模块使用底板的50M时钟通过PLL倍频产生125Mhz的时钟,使得整体系统处于125Mhz的统一时钟域下;所述复位模块,使系统为高复位,当时钟模块产生一个稳定的125Mhz的时钟信号时,时钟模块的locked信号拉高,并利用时钟模块的lock信号进行计数,当计数到3F时,则系统高复位。
一种基于FPGA的工业协议映射方法,包括如下步骤:
S1、CPU在初始化时,根据用户自定义内容,对基础映射表单mapform进行配置,该表单的类型包括源协议位置、源协议所占字节数,条目包括配置映射命令、寄存器类型、数据、目的地址,该映射表单的深度为16,宽度为24;将所述表单初始化完成后,将从串口提取的报文帧中对应的数据取出,并对数据类型打上标记供以后边缘计算、数据转换使用;
S2、再根据基础映射表单mapform提取得到PLC 的SLAVE ID,之后根据PLC 的SLAVE ID查询PLC类型映射表单plctypeform得到当前的PLC类型,根据PLC类型,查询边缘计算的表单,并与表单中CPU配置的edge_reg数据进行比较,不满足则进行丢包,满足则传递给下一级总线交换模块;
S3、将边缘计算的相应数据取出并传递给边缘计算模块;
S4、最后从mapform的RAM中将数据块提取出来。
本发明的优点:
本发明采用RS-232和RS-485接口能够实现工业控制系统的大规模组网,并能够实现不同厂商的PLC及仪表的互相通讯;采用FPGA芯片,保证数据传输的准确性、实时性和可靠性。
附图说明
图1为本发明的硬件框架结构示意图;
图2为本发明的映射方法流程示意图;
图3为本发明的时钟复位模块原理图;
其中,1映射表单模块,2映射模块,3时钟复位模块,4组帧模块。
具体实施方式
为了使本发明的目的、技术方案和技术效果更加清楚明白,以下结合说明书附图,对本发明作进一步详细说明。
如图1所示,一种基于FPGA的工业协议映射结构包括:相连的中央处理器CPU和FPGA芯片。所述的中央处理器CPU用于实现数据交互和寄存器的配置,实现通信、逻辑控制和数据处理。所述的FPGA芯片用于对串口数据的接收、解析和映射,提供统一的对外串口,兼容传统的工业仪表以及PLC器件。
所述FPGA芯片设有映射模块2、映射表单模块1、组帧模块4和时钟复位模块3。
所述映射表单模块1,包括: PLC类型映射表单plctypeform和基础映射表单mapform。
所述基础映射表单mapform用于指示地址、寄存器类型、命令等在帧中的位置,该表单以RAM的形式存在,共16个条目,深度为16,宽度为24。
所述PLC类型映射表单plctypeform共256个条目,用于给子网中PLC进行分类,子网最大支持256个PLC接入,共4种类型映射方式,类型为0~3,该表单以RAM的形式存在,深度为256,宽度为3。
中央处理器CPU通过对所述基础映射表单和PLC类型映射表单进行配置,来对帧中的相关数据进行提取。
所述映射模块2支持modbus RTU、modbus ASCII、MEWTOCOL、hostlink和PPI等协议。
映射模块2包含:协议类型寄存器、port号寄存器、role寄存器、cmd命令寄存器、edge边缘计算寄存器、datacoversion数据转换寄存器。
协议类型寄存器framing_mode:用于配置协议类型。
port号寄存器port_num:4bit,用于配置当前port口的port号。
role寄存器:2bit,用于配置当前port口的角色,例如:00代表slave,01代表master1,02代表master2,11代表master3。
cmd命令寄存器cmd_reg:64bit,用于配置命令寄存器,前32bit代表写,后32bit代表读。
edge边缘计算寄存器edge_reg:32bit,边缘计算寄存器。
datacoversion数据转换寄存器:2bit,用于配置数据转换,例如,00和11:代表不需要数据转换,01:二进制转ASCII码,10:ASCII转二进制。
所述组帧模块4接收来自串口的数据,并根据从串口控制器接收帧字节数据,完成Profibus、PPI、Mewtocol(ASCII)、Modbus ASCII、Hostlink+FINS、Modbus RTU等协议的组帧功能。从组帧模块进来的为完整的报文帧,数据接口为8bit。
如图3所示,所述时钟复位模块3,包括:时钟模块和复位模块,用于为协议映射提供稳定和统一的时钟源,为确定性数据的传输提供基准源,为协议映射模块的正常运行提供上下电时序要求。
其中,所述时钟模块:整体系统处于125Mhz时钟域下,使用底板的50M时钟通过PLL倍频去产生一个125Mhz的时钟。
复位模块:整个系统为高复位,当时钟模块产生一个稳定的125Mhz的时钟信号时,locked信号便会拉高,并利用时钟模块的lock信号进行计数,当计数到3F时,则整体系统高复位。
如图2所示,一种基于FPGA的工业协议映射方法,具体包括如下步骤:
S1、根据mapform提取SLAVE ID:CPU在初始化时,先对基础映射表单mapform进行配置,该表单的类型包括源协议位置、源协议所占字节数,条目包括配置映射命令、寄存器类型、数据、目的地址等,具体表单的内容可供用户进行定义,该映射表单的深度为16,宽度为24;将所述表单初始化完成后,将从串口提取的报文帧中对应的数据取出,并对数据类型打上标记供以后边缘计算、数据转换使用;
S2、根据plctypeform查询SLAVE ID对应的PLC类型:再根据基础映射表单mapform查询得到PLC 的SLAVE ID,之后根据PLC 的SLAVE ID查询PLC类型映射表单plctypeform得到当前的PLC类型,根据PLC类型,查询边缘计算的表单,并与表单中CPU配置的edge_reg数据进行比较,不满足则进行丢包,满足则传递给下一级总线交换模块;
S3、根据edge_reg提取边缘计算数据:将边缘计算的相应数据取出并传递给边缘计算模块;
S4、最后从mapform的RAM中将数据块提取出来。
本发明在数据通信的过程中能够根据数据的重要性进行分级传输,保证高优先级的数据的实时性、可靠性和准确性。
本领域普通技术人员可以理解,以上所述仅为发明的优选实例而已,并不用于限制发明,尽管参照前述实例对发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实例记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在发明的精神和原则之内,所做的修改、等同替换等均应包含在发明的保护范围之内。
Claims (5)
1.一种基于FPGA的工业协议映射结构,包括:相连的中央处理器CPU和FPGA芯片,所述FPGA芯片设有映射模块(2)、映射表单模块(1)、组帧模块(4)和时钟复位模块(3),所述时钟复位模块(3)分别控制连接映射模块(2)、映射表单模块(1)、组帧模块(4),所述组帧模块(4)接收来自串口的数据,并根据从串口接收帧字节数据完成协议的组帧,输出报文帧至映射模块(2),所述映射模块(2)与映射表单模块(1)相连接,其特征在于,所述映射表单模块(1),包括: PLC类型映射表单plctypeform和基础映射表单mapform,所述基础映射表单mapform用于指示地址、寄存器类型、命令在帧中的位置,该表单以RAM的形式存在,共16个条目,深度为16,宽度为24;所述PLC类型映射表单plctypeform共256个条目,用于给子网中PLC进行分类,所述子网最大支持256个PLC接入,共4种类型映射方式,类型为0~3,该表单以RAM的形式存在,深度为256,宽度为3。
2.如权利要求1所述的一种基于FPGA的工业协议映射结构,其特征在于,所述映射模块(2),包括:协议类型寄存器、port号寄存器、role寄存器、cmd命令寄存器、edge边缘计算寄存器、数据转换寄存器;所述协议类型寄存器:用于配置协议类型;所述port号寄存器:4bit,用于配置当前port口的port号;所述role寄存器:2bit,用于配置当前port口的角色;所述cmd命令寄存器:64bit,用于配置命令寄存器,前32bit代表写,后32bit代表读;所述edge边缘计算寄存器:32bit,用于存储边缘计算数据;所述数据转换寄存器:2bit,用于配置数据转换。
3.如权利要求1所述的一种基于FPGA的工业协议映射结构,其特征在于,所述报文帧为完整的报文帧,组帧模块(4)与映射模块(2)之间的数据接口为8bit。
4.如权利要求1所述的一种基于FPGA的工业协议映射结构,其特征在于,所述时钟复位模块(3),包括:时钟模块和复位模块;所述时钟模块使用底板的50M时钟通过PLL倍频产生125Mhz的时钟,使得整体系统处于125Mhz的统一时钟域下;所述复位模块,使系统为高复位,当时钟模块产生一个稳定的125Mhz的时钟信号时,时钟模块的locked信号拉高,并利用时钟模块的lock信号进行计数,当计数到3F时,则系统高复位。
5.一种基于FPGA的工业协议映射方法,其特征在于,包括如下步骤:
S1、CPU在初始化时,根据用户自定义内容,对基础映射表单mapform进行配置,该表单的类型包括源协议位置、源协议所占字节数,条目包括配置映射命令、寄存器类型、数据、目的地址,该映射表单的深度为16,宽度为24;将所述表单初始化完成后,将从串口提取的报文帧中对应的数据取出,并对数据类型打上标记供以后边缘计算、数据转换使用;
S2、再根据基础映射表单mapform提取得到PLC 的SLAVE ID,之后根据PLC 的SLAVE ID查询PLC类型映射表单plctypeform得到当前的PLC类型,根据PLC类型,查询边缘计算的表单,并与表单中CPU配置的edge_reg数据进行比较,不满足则进行丢包,满足则传递给下一级总线交换模块;
S3、将边缘计算的相应数据取出并传递给边缘计算模块;
S4、最后从mapform的RAM中将数据块提取出来。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110582550.9A CN113031496B (zh) | 2021-05-27 | 2021-05-27 | 一种基于fpga的工业协议映射结构和方法 |
JP2023508609A JP2023533599A (ja) | 2021-05-27 | 2021-08-10 | Fpgaに基づく工業プロトコルマッピング構造及び方法 |
PCT/CN2021/111767 WO2022247019A1 (zh) | 2021-05-27 | 2021-08-10 | 一种基于fpga的工业协议映射结构和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110582550.9A CN113031496B (zh) | 2021-05-27 | 2021-05-27 | 一种基于fpga的工业协议映射结构和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113031496A CN113031496A (zh) | 2021-06-25 |
CN113031496B true CN113031496B (zh) | 2021-09-21 |
Family
ID=76455816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110582550.9A Active CN113031496B (zh) | 2021-05-27 | 2021-05-27 | 一种基于fpga的工业协议映射结构和方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2023533599A (zh) |
CN (1) | CN113031496B (zh) |
WO (1) | WO2022247019A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113031496B (zh) * | 2021-05-27 | 2021-09-21 | 之江实验室 | 一种基于fpga的工业协议映射结构和方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103685292A (zh) * | 2013-12-20 | 2014-03-26 | 哈尔滨工业大学 | 一种通用的协议转换装置及方法 |
CN205092880U (zh) * | 2015-11-02 | 2016-03-16 | 日立永济电气设备(西安)有限公司 | 基于fpga芯片的hdlc协议控制器 |
CN107426246A (zh) * | 2017-08-31 | 2017-12-01 | 北京计算机技术及应用研究所 | 基于FPGA的万兆以太网和RapidIO协议间高速数据交换系统 |
CN111556051A (zh) * | 2020-04-26 | 2020-08-18 | 上海航天测控通信研究所 | 基于fpga的高速空间网络数据协议转换与复接装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2006100275A (ru) * | 2003-06-18 | 2006-07-10 | Амбрик, Инк. (Us) | Система разработки интегральной схемы |
CN102932613B (zh) * | 2012-12-03 | 2015-09-02 | 广东威创视讯科技股份有限公司 | 基于fpga的模拟视频adc自动调整方法及装置 |
EP4068651A1 (en) * | 2018-03-06 | 2022-10-05 | Eutelsat SA | Method for adaptive demodulation and system implementing such a method |
CN113031496B (zh) * | 2021-05-27 | 2021-09-21 | 之江实验室 | 一种基于fpga的工业协议映射结构和方法 |
-
2021
- 2021-05-27 CN CN202110582550.9A patent/CN113031496B/zh active Active
- 2021-08-10 JP JP2023508609A patent/JP2023533599A/ja active Pending
- 2021-08-10 WO PCT/CN2021/111767 patent/WO2022247019A1/zh active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103685292A (zh) * | 2013-12-20 | 2014-03-26 | 哈尔滨工业大学 | 一种通用的协议转换装置及方法 |
CN205092880U (zh) * | 2015-11-02 | 2016-03-16 | 日立永济电气设备(西安)有限公司 | 基于fpga芯片的hdlc协议控制器 |
CN107426246A (zh) * | 2017-08-31 | 2017-12-01 | 北京计算机技术及应用研究所 | 基于FPGA的万兆以太网和RapidIO协议间高速数据交换系统 |
CN111556051A (zh) * | 2020-04-26 | 2020-08-18 | 上海航天测控通信研究所 | 基于fpga的高速空间网络数据协议转换与复接装置 |
Also Published As
Publication number | Publication date |
---|---|
CN113031496A (zh) | 2021-06-25 |
JP2023533599A (ja) | 2023-08-03 |
WO2022247019A1 (zh) | 2022-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8065455B2 (en) | Method for data communication of bus users in an open automation system | |
CN110502467B (zh) | 一种基于串口modbus通信协议的通用采集接口软件系统 | |
CN114222009B (zh) | 一种工业通信多协议转换系统 | |
CN108683536B (zh) | 异步片上网络的可配置双模式融合通信方法及其接口 | |
US20100306511A1 (en) | Communication data processor and communication data processing method | |
CN110493147B (zh) | 一种并行冗余以太网通信控制器及其控制方法 | |
CN113031496B (zh) | 一种基于fpga的工业协议映射结构和方法 | |
CN114356419B (zh) | 一种通用接口寄存器系统及快速生成方法 | |
CN111585862A (zh) | 一种EtherCAT与TSN网络互通的实现方法及装置 | |
CN101963808A (zh) | 一种支持多种现场总协议的系统及其实现方法 | |
US10574727B2 (en) | MIB data broadcast using inexpensive method incorporating microcontroller and FPGA | |
CN106657115B (zh) | 一种变频器控制系统及其协议转换卡 | |
CN201860344U (zh) | 一种支持多种现场总线协议的系统 | |
CN106168933B (zh) | 一种基于高速串行通信实现虚拟双端口共享内存的方法 | |
CN108173817B (zh) | 一种基于Modbus-TCP协议的自转换方法 | |
CN209402499U (zh) | 一种基于fpga实现以太网传输多路dac信息的装置 | |
CN112698614B (zh) | 一种任意字节读写用户侧逻辑控制器 | |
CN114721317B (zh) | 一种基于spi控制器网络通讯控制系统及方法 | |
CN114124852A (zh) | 一种基于工业制造的数据交换机 | |
CN110445569B (zh) | 一种具有定时与指令同步功能的集成系统 | |
CN100473029C (zh) | 千兆以太网数据业务接入装置 | |
WO2024044976A1 (zh) | 数据采集装置、方法、系统、电子设备和存储介质 | |
CN112783813B (zh) | 可互联hart通信协议芯片及其使用方法 | |
CN209402618U (zh) | 一种基于fpga采集工业相机图像的usb传输装置 | |
CN101635747A (zh) | 非ptdn网络与ptdn网络的网间地址解析装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |