JPH04213182A - Ｉｃカードリーダ・ライタ - Google Patents
Ｉｃカードリーダ・ライタInfo
- Publication number
- JPH04213182A JPH04213182A JP2406310A JP40631090A JPH04213182A JP H04213182 A JPH04213182 A JP H04213182A JP 2406310 A JP2406310 A JP 2406310A JP 40631090 A JP40631090 A JP 40631090A JP H04213182 A JPH04213182 A JP H04213182A
- Authority
- JP
- Japan
- Prior art keywords
- card
- switch circuit
- communication mode
- processor
- writer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims abstract description 12
- 230000005540 biological transmission Effects 0.000 claims description 24
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 1
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、ＩＣカードリーダ・
ライタに関し、詳しくは、通信モードが一線式のＩＣカ
ードと二線式のＩＣカードの双方に適用可能なＩＣカー
ドリーダ・ライタに関する。
ライタに関し、詳しくは、通信モードが一線式のＩＣカ
ードと二線式のＩＣカードの双方に適用可能なＩＣカー
ドリーダ・ライタに関する。
【０００２】
【従来の技術】現在、カード型の情報記憶媒体として、
磁気ストライプカード等に換わって、記憶容量が大きく
セキュリティ性の優れたＩＣカードが用いられてきてい
る。
磁気ストライプカード等に換わって、記憶容量が大きく
セキュリティ性の優れたＩＣカードが用いられてきてい
る。
【０００３】ＩＣカードに対してデータの読出し・書込
み等を行うＩＣカードリーダ・ライタは、ＲＯＭ，ＲＡ
Ｍ等の半導体メモリ、ＩＣカードへの読出し・書込み処
理等を行うプロセッサ、プロセッサとＩＣカードとの間
でデータの授受を行うインタフェース、キーボード、表
示部等で構成されている。
み等を行うＩＣカードリーダ・ライタは、ＲＯＭ，ＲＡ
Ｍ等の半導体メモリ、ＩＣカードへの読出し・書込み処
理等を行うプロセッサ、プロセッサとＩＣカードとの間
でデータの授受を行うインタフェース、キーボード、表
示部等で構成されている。
【０００４】ＩＣカードリーダ・ライタは、ＩＣカード
に対する接続端子として、電源供給端子、アース端子、
クロック端子、リセット端子、送受信端子等を備えてい
る。送受信端子は、データをシリアル伝送により送信又
は受信するためのものであり、１つの送受信端子で送信
と受信の両方を行う一線式のものと、２つの端子の一方
で送信を行い他方で受信を行う二線式のものがある。こ
れに対応して、ＩＣカードにも、入出力データ端子が１
つの一線式のものと、入力データ端子と出力データ端子
が別々の二線式のものがある。
に対する接続端子として、電源供給端子、アース端子、
クロック端子、リセット端子、送受信端子等を備えてい
る。送受信端子は、データをシリアル伝送により送信又
は受信するためのものであり、１つの送受信端子で送信
と受信の両方を行う一線式のものと、２つの端子の一方
で送信を行い他方で受信を行う二線式のものがある。こ
れに対応して、ＩＣカードにも、入出力データ端子が１
つの一線式のものと、入力データ端子と出力データ端子
が別々の二線式のものがある。
【０００５】
【発明が解決しようとする課題】つまり、従来技術では
、一線式のＩＣカードリーダ・ライタには一線式のＩＣ
カードしか使用できず、二線式のＩＣカードリーダ・ラ
イタには二線式のＩＣカードしか使用できないため、使
用者は、各線式ごとにＩＣカードリーダ・ライタを用意
する必要がある。
、一線式のＩＣカードリーダ・ライタには一線式のＩＣ
カードしか使用できず、二線式のＩＣカードリーダ・ラ
イタには二線式のＩＣカードしか使用できないため、使
用者は、各線式ごとにＩＣカードリーダ・ライタを用意
する必要がある。
【０００６】また、１台のＩＣカードリーダ・ライタを
両方の線式のＩＣカードに対応させるためには、ＩＣカ
ードの線式が変わるたびにＩＣカードリーダ・ライタの
ハードウエアを改造しなければならない。
両方の線式のＩＣカードに対応させるためには、ＩＣカ
ードの線式が変わるたびにＩＣカードリーダ・ライタの
ハードウエアを改造しなければならない。
【０００７】この発明は、このような従来技術の問題点
を解決するためのものであって、一線式用のＩＣカード
と二線式用のＩＣカードの双方に対応できるＩＣカード
リーダ・ライタを提供することを目的とする。
を解決するためのものであって、一線式用のＩＣカード
と二線式用のＩＣカードの双方に対応できるＩＣカード
リーダ・ライタを提供することを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
のこの発明のＩＣカードリーダ・ライタの特徴は、ＩＣ
カードとの間でデータの送信又は受信をするための送受
信端子と、ＩＣカードへのデータの送信をするための送
信端子と、メモリと、プロセッサと、このプロセッサか
ら受けたパラレルデータをシリアルデータに変換して送
信ポートから出力し、受信ポートで受けたシリアルデー
タをパラレルデータに変換してプロセッサに出力するイ
ンタフェースとを備えたＩＣカードリーダ・ライタであ
って、送受信端子が第１のスイッチ回路を介して受信ポ
ートに接続され、送信ポートが第２のスイッチ回路を介
して送受信端子に接続されるとともに第３のスイッチ回
路を介して送信端子に接続され、通信モードが一線式か
二線式かの通信モード情報がメモリに記憶され、通信モ
ード情報が一線式の場合であってＩＣカードに対して送
信処理を行うときにはプロセッサが第１のスイッチ回路
と第３のスイッチ回路をオフするとともに第２のスイッ
チ回路をオンし、通信モード情報が一線式の場合であっ
てＩＣカードからのデータの受信処理を行うときにはプ
ロセッサが第１のスイッチ回路をオンするとともに第２
のスイッチ回路と第３のスイッチ回路をオフし、通信モ
ード情報が二線式の場合にはプロセッサが第１のスイッ
チ回路と第３のスイッチ回路をオンするとともに第２の
スイッチ回路をオフするものである。
のこの発明のＩＣカードリーダ・ライタの特徴は、ＩＣ
カードとの間でデータの送信又は受信をするための送受
信端子と、ＩＣカードへのデータの送信をするための送
信端子と、メモリと、プロセッサと、このプロセッサか
ら受けたパラレルデータをシリアルデータに変換して送
信ポートから出力し、受信ポートで受けたシリアルデー
タをパラレルデータに変換してプロセッサに出力するイ
ンタフェースとを備えたＩＣカードリーダ・ライタであ
って、送受信端子が第１のスイッチ回路を介して受信ポ
ートに接続され、送信ポートが第２のスイッチ回路を介
して送受信端子に接続されるとともに第３のスイッチ回
路を介して送信端子に接続され、通信モードが一線式か
二線式かの通信モード情報がメモリに記憶され、通信モ
ード情報が一線式の場合であってＩＣカードに対して送
信処理を行うときにはプロセッサが第１のスイッチ回路
と第３のスイッチ回路をオフするとともに第２のスイッ
チ回路をオンし、通信モード情報が一線式の場合であっ
てＩＣカードからのデータの受信処理を行うときにはプ
ロセッサが第１のスイッチ回路をオンするとともに第２
のスイッチ回路と第３のスイッチ回路をオフし、通信モ
ード情報が二線式の場合にはプロセッサが第１のスイッ
チ回路と第３のスイッチ回路をオンするとともに第２の
スイッチ回路をオフするものである。
【０００９】なお、一例として、通信モード情報の設定
については、ＩＣカードがＩＣカードリーダ・ライタに
リセット応答信号を送信したときに、プロセッサがその
リセット応答信号に含まれている通信モード情報を利用
し、それをメモリに記憶することで行うことができる。
については、ＩＣカードがＩＣカードリーダ・ライタに
リセット応答信号を送信したときに、プロセッサがその
リセット応答信号に含まれている通信モード情報を利用
し、それをメモリに記憶することで行うことができる。
【００１０】
【作用】ＩＣカードの電源をオンしたときに、例えばＩ
Ｃカードから送信されるリセット応答信号に含まれる通
信モード情報に基づいて、プロセッサが通信モードの切
換を行うため、一線式と二線式のいずれのＩＣカードも
使用することが可能となる。
Ｃカードから送信されるリセット応答信号に含まれる通
信モード情報に基づいて、プロセッサが通信モードの切
換を行うため、一線式と二線式のいずれのＩＣカードも
使用することが可能となる。
【００１１】
【実施例】図１は、この発明のＩＣカードリーダ・ライ
タの一実施例のブロック図である。プロセッサ（ＣＰＵ
）１は、ＲＡＭ２、ＲＯＭ３、インタフェース５及び図
示されていないキーボードや表示部等とバス４によって
接続されている。ＲＯＭ３には、プロセッサ１がＩＣカ
ードに対して行う読出し・書込み処理等の基本的な動作
を行うための処理プログラム等が格納されている。イン
タフェース５は、プロセッサ１から受けたパラレル信号
をシリアル信号に変換して送信ポートＴｘに出力し、受
信ポートＲｘで受けたシリアル信号をパラレル信号に変
換してプロセッサ２に送出する。なお、プロセッサ１と
インタフェース５とがワンチップ化されたマイクロプロ
セッサとなっていてもよい。
タの一実施例のブロック図である。プロセッサ（ＣＰＵ
）１は、ＲＡＭ２、ＲＯＭ３、インタフェース５及び図
示されていないキーボードや表示部等とバス４によって
接続されている。ＲＯＭ３には、プロセッサ１がＩＣカ
ードに対して行う読出し・書込み処理等の基本的な動作
を行うための処理プログラム等が格納されている。イン
タフェース５は、プロセッサ１から受けたパラレル信号
をシリアル信号に変換して送信ポートＴｘに出力し、受
信ポートＲｘで受けたシリアル信号をパラレル信号に変
換してプロセッサ２に送出する。なお、プロセッサ１と
インタフェース５とがワンチップ化されたマイクロプロ
セッサとなっていてもよい。
【００１２】ＩＣカードを接続するためのコネクタ部１
１は、送受信端子Ｃ１と送信端子Ｃ２ 、その他の接続
端子（図示せず）を有している。ＩＣカードが一線式用
の場合には、送受信端子Ｃ１ とＩＣカード側の入出力
データ端子とが接続される。一方、ＩＣカードが二線式
の場合には、送受信端子Ｃ１ とＩＣカード側の出力デ
ータ端子とが接続され、送信端子Ｃ２ とＩＣカード側
の入力データ端子とが接続される。
１は、送受信端子Ｃ１と送信端子Ｃ２ 、その他の接続
端子（図示せず）を有している。ＩＣカードが一線式用
の場合には、送受信端子Ｃ１ とＩＣカード側の入出力
データ端子とが接続される。一方、ＩＣカードが二線式
の場合には、送受信端子Ｃ１ とＩＣカード側の出力デ
ータ端子とが接続され、送信端子Ｃ２ とＩＣカード側
の入力データ端子とが接続される。
【００１３】送受信端子Ｃ１ は第１の３ステートバッ
ファ回路Ｓ１ を介してインタフェース５の受信ポート
Ｒｘに接続されている。インタフェース５の送信ポート
Ｔｘは、第２の３ステートバッファ回路Ｓ２ を介して
送受信端子Ｃ１ に接続され、かつ第３の３ステートバ
ッファ回路Ｓ３ を介して送信端子Ｃ２ に接続されて
いる。プロセッサ１は、ＩＣカードとの間でデータの送
受信を行うとき、ＲＡＭ２に記憶されている通信モード
情報に基づいて通信モード切換ポートＰ１ 及びＰ２
に通信モード切換制御信号を出力し、インバータ７，８
とＡＮＤゲート９，１０等で構成された論理回路によっ
て３ステートバッファ回路Ｓ１ ，Ｓ２ ，Ｓ３ をオ
ン・オフする。
ファ回路Ｓ１ を介してインタフェース５の受信ポート
Ｒｘに接続されている。インタフェース５の送信ポート
Ｔｘは、第２の３ステートバッファ回路Ｓ２ を介して
送受信端子Ｃ１ に接続され、かつ第３の３ステートバ
ッファ回路Ｓ３ を介して送信端子Ｃ２ に接続されて
いる。プロセッサ１は、ＩＣカードとの間でデータの送
受信を行うとき、ＲＡＭ２に記憶されている通信モード
情報に基づいて通信モード切換ポートＰ１ 及びＰ２
に通信モード切換制御信号を出力し、インバータ７，８
とＡＮＤゲート９，１０等で構成された論理回路によっ
て３ステートバッファ回路Ｓ１ ，Ｓ２ ，Ｓ３ をオ
ン・オフする。
【００１４】図２は、この発明のＩＣカードリーダ・ラ
イタのＩＣカードに対する送受信処理のフローチャート
を表す図である。
イタのＩＣカードに対する送受信処理のフローチャート
を表す図である。
【００１５】まず、ＩＣカードリーダ・ライタは、３ス
テートバッファ回路Ｓ１ をオンし、ＩＣカードからの
信号の受信を可能にする（ステップ２０１）。つぎに、
ＩＣカードの電源をオンする（ステップ２０２）。この
とき、ＩＣカードは、イニシャライズ処理を行い、ＩＣ
カードリーダ・ライタに対してリセット応答信号を送信
する。このリセット応答信号には、ＩＣカードの通信モ
ードが一線式か二線式かの通信モード情報が含まれてい
る。ＩＣカードリーダ・ライタは、送受信端子Ｃ１ を
介してこのリセット応答信号を受信し（ステップ２０３
）、通信モード情報を抜出してＲＡＭ２に記憶する。 プロセッサ１は、その通信モード情報が一線式か二線式
かを判定し（ステップ２０４）、その結果に応じて以下
のような送受信処理を行う。
テートバッファ回路Ｓ１ をオンし、ＩＣカードからの
信号の受信を可能にする（ステップ２０１）。つぎに、
ＩＣカードの電源をオンする（ステップ２０２）。この
とき、ＩＣカードは、イニシャライズ処理を行い、ＩＣ
カードリーダ・ライタに対してリセット応答信号を送信
する。このリセット応答信号には、ＩＣカードの通信モ
ードが一線式か二線式かの通信モード情報が含まれてい
る。ＩＣカードリーダ・ライタは、送受信端子Ｃ１ を
介してこのリセット応答信号を受信し（ステップ２０３
）、通信モード情報を抜出してＲＡＭ２に記憶する。 プロセッサ１は、その通信モード情報が一線式か二線式
かを判定し（ステップ２０４）、その結果に応じて以下
のような送受信処理を行う。
【００１６】通信モード情報が一線式の場合には、プロ
セッサ１は、処理が終了したか否かを判定し（ステップ
２０５）、終了していないときには、通信モード切換ポ
ートＰ１ に“Ｌ”、Ｐ２ に“Ｈ”を出力して３ステ
ートバッファ回路Ｓ１ をオフ、Ｓ２ をオン、Ｓ３
をオフにする（ステップ２０６）。この結果、受信ポー
トＲｘ及び送信端子Ｃ２ への送信ポートＴｘの影響が
排除され、送信ポートＴｘに出力された信号が送受信端
子Ｃ１に伝達されるようになる。そして、プロセッサ１
はＩＣカードに対して送信すべきコマンドやデータ等の
送信処理を行う（ステップ２０７）。つぎに、プロセッ
サ１は、通信モード切換ポートＰ１ ，Ｐ２ の双方に
“Ｌ”を出力して３ステートバッファ回路Ｓ１ をオン
、Ｓ２ をオフ、Ｓ３ をオフにする（ステップ２０８
）。その結果、送信ポートＴｘへの影響を排除して、送
受信端子Ｃ１ で受けた信号が受信ポートＲｘに伝達さ
れるようになる。そして、プロセッサ１はＩＣカードか
ら送信された応答信号の受信処理を行う（ステップ２０
９）。この後、ステップ２０５に戻り、処理が終了した
場合には終了し、終了していない場合にはステップ２０
６からステップ２０８までの送受信処理を繰り返す。
セッサ１は、処理が終了したか否かを判定し（ステップ
２０５）、終了していないときには、通信モード切換ポ
ートＰ１ に“Ｌ”、Ｐ２ に“Ｈ”を出力して３ステ
ートバッファ回路Ｓ１ をオフ、Ｓ２ をオン、Ｓ３
をオフにする（ステップ２０６）。この結果、受信ポー
トＲｘ及び送信端子Ｃ２ への送信ポートＴｘの影響が
排除され、送信ポートＴｘに出力された信号が送受信端
子Ｃ１に伝達されるようになる。そして、プロセッサ１
はＩＣカードに対して送信すべきコマンドやデータ等の
送信処理を行う（ステップ２０７）。つぎに、プロセッ
サ１は、通信モード切換ポートＰ１ ，Ｐ２ の双方に
“Ｌ”を出力して３ステートバッファ回路Ｓ１ をオン
、Ｓ２ をオフ、Ｓ３ をオフにする（ステップ２０８
）。その結果、送信ポートＴｘへの影響を排除して、送
受信端子Ｃ１ で受けた信号が受信ポートＲｘに伝達さ
れるようになる。そして、プロセッサ１はＩＣカードか
ら送信された応答信号の受信処理を行う（ステップ２０
９）。この後、ステップ２０５に戻り、処理が終了した
場合には終了し、終了していない場合にはステップ２０
６からステップ２０８までの送受信処理を繰り返す。
【００１７】一方、通信モード情報が二線式に場合には
、プロセッサ１は、ステップ２０４からステップ２１０
に移り、通信モード切換ポートＰ１ に“Ｈ”、Ｐ２
に“Ｌ”を出力して３ステートバッファ回路Ｓ１ をオ
ン、Ｓ２ をオフ、Ｓ３ をオンにする。その結果、送
信ポートＴｘと送受信端子Ｃ１ の相互の影響が排除さ
れ、送受信端子Ｃ１ で受けた信号が受信ポートＲｘに
伝達され、送信ポートＴｘに出力された信号が送信端子
Ｃ２ に伝達されるようになる。つぎに、プロセッサ１
は、処理が終了したか否かを判定する（ステップ２１１
）。処理が終了していない場合にはＩＣカードに対する
送信処理を行い（ステップ２１２）、さらに、ＩＣカー
ドからの応答信号の受信処理を行い（ステップ２１３）
、その後、ステップ２１１に戻る。そして、処理が終了
した場合には終了し、終了していない場合にはステップ
２１２とステップ２１３の送受信処理を繰り返す。
、プロセッサ１は、ステップ２０４からステップ２１０
に移り、通信モード切換ポートＰ１ に“Ｈ”、Ｐ２
に“Ｌ”を出力して３ステートバッファ回路Ｓ１ をオ
ン、Ｓ２ をオフ、Ｓ３ をオンにする。その結果、送
信ポートＴｘと送受信端子Ｃ１ の相互の影響が排除さ
れ、送受信端子Ｃ１ で受けた信号が受信ポートＲｘに
伝達され、送信ポートＴｘに出力された信号が送信端子
Ｃ２ に伝達されるようになる。つぎに、プロセッサ１
は、処理が終了したか否かを判定する（ステップ２１１
）。処理が終了していない場合にはＩＣカードに対する
送信処理を行い（ステップ２１２）、さらに、ＩＣカー
ドからの応答信号の受信処理を行い（ステップ２１３）
、その後、ステップ２１１に戻る。そして、処理が終了
した場合には終了し、終了していない場合にはステップ
２１２とステップ２１３の送受信処理を繰り返す。
【００１８】通信モード情報が格納されるメモリとして
実施例ではＲＡＭを例にあげて説明したが、他の種類の
メモリであってもよく、例えばレジスタであってもよい
。
実施例ではＲＡＭを例にあげて説明したが、他の種類の
メモリであってもよく、例えばレジスタであってもよい
。
【００１９】また、ＩＣカードリーダ・ライタがホスト
コンピュータとの接続手段を有するものである場合には
、ホストコンピュータからのコマンドにより通信モード
情報を設定・変更できるようにすることも可能である。
コンピュータとの接続手段を有するものである場合には
、ホストコンピュータからのコマンドにより通信モード
情報を設定・変更できるようにすることも可能である。
【００２０】
【発明の効果】以上の説明のとおり、この発明のＩＣカ
ードリーダ・ライタにあっては、ＩＣカードから送信さ
れるリセット応答信号に含まれている通信モード情報に
基づいて、プロセッサが通信モードの切換を行うため、
一線式と二線式のいずれのＩＣカードも使用することが
可能となる。その結果、ＩＣカード対応時のフレキビリ
ティを向上させることができる。
ードリーダ・ライタにあっては、ＩＣカードから送信さ
れるリセット応答信号に含まれている通信モード情報に
基づいて、プロセッサが通信モードの切換を行うため、
一線式と二線式のいずれのＩＣカードも使用することが
可能となる。その結果、ＩＣカード対応時のフレキビリ
ティを向上させることができる。
【図１】この発明のＩＣカードリーダ・ライタの一実施
例のブロック図である。
例のブロック図である。
【図２】この発明のＩＣカードリーダ・ライタのＩＣカ
ードに対する送受信処理のフローチャートを表す図であ
る。
ードに対する送受信処理のフローチャートを表す図であ
る。
１ プロセッサ
２ ＲＡＭ
３ ＲＯＭ
４ バス
５ インタフェース
６ コネクタ部
７ インバータ
８ インバータ
９ ＡＮＤゲート
１０ ＡＮＤゲート
Claims (3)
- 【請求項１】 ＩＣカードとの間でデータの送信また
は受信をするための送受信端子と、前記ＩＣカードへの
データの送信をするための送信端子と、メモリと、プロ
セッサと、このプロセッサから受けたパラレルデータを
シリアルデータに変換して送信ポートから出力し、受信
ポートで受けたシリアルデータをパラレルデータに変換
して前記プロセッサに出力するインタフェースとを備え
たＩＣカードリーダ・ライタであって、前記送受信端子
が前記プロセッサからの制御信号に基づいてオン又はオ
フする第１のスイッチ回路を介して前記受信ポートに接
続され、前記送信ポートが前記制御信号に基づいてオン
又はオフする第２のスイッチ回路を介して前記送受信端
子に接続されるとともに前記制御信号に基づいてオン又
はオフする第３のスイッチ回路を介して前記送信端子に
接続され、通信モードが一線式か二線式かの通信モード
情報が前記メモリに記憶され、前記プロセッサは、前記
通信モード情報が一線式の場合であって前記ＩＣカード
に対して送信処理を行うときには第１のスイッチ回路と
第３のスイッチ回路をオフするとともに第２のスイッチ
回路をオンし、前記通信モード情報が一線式の場合であ
って前記ＩＣカードからのデータの受信処理を行うとき
には第１のスイッチ回路をオンするとともに第２のスイ
ッチ回路と第３のスイッチ回路をオフし、前記通信モー
ド情報が二線式の場合には第１のスイッチ回路と第３の
スイッチ回路をオンするとともに第２のスイッチ回路を
オフすることを特徴とするＩＣカードリーダ・ライタ。 - 【請求項２】 請求項１記載のＩＣカードが請求項１
記載のＩＣカードリーダ・ライタにリセット応答信号を
送信したとき、請求項１記載のプロセッサは、前記リセ
ット応答信号に含まれている請求項１記載の通信モード
情報を請求項１記載のメモリに記憶することを特徴とす
る請求項１記載のＩＣカードリーダ・ライタ。 - 【請求項３】 請求項１記載のインタフェースが請求
項１記載のプロセッサの内部回路として内蔵されている
ことを特徴とする請求項１記載のＩＣカードリーダ・ラ
イタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2406310A JP2824872B2 (ja) | 1990-12-06 | 1990-12-06 | Ｉｃカードリーダ・ライタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2406310A JP2824872B2 (ja) | 1990-12-06 | 1990-12-06 | Ｉｃカードリーダ・ライタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04213182A true JPH04213182A (ja) | 1992-08-04 |
| JP2824872B2 JP2824872B2 (ja) | 1998-11-18 |
Family
ID=18515923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2406310A Expired - Fee Related JP2824872B2 (ja) | 1990-12-06 | 1990-12-06 | Ｉｃカードリーダ・ライタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2824872B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003091703A (ja) * | 2001-09-14 | 2003-03-28 | Toshiba Corp | カード装置 |
| JP2007220142A (ja) * | 2007-05-14 | 2007-08-30 | Toshiba Corp | 複合ｉｃカード及び複合ｉｃカード用ｉｃモジュール |
-
1990
- 1990-12-06 JP JP2406310A patent/JP2824872B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003091703A (ja) * | 2001-09-14 | 2003-03-28 | Toshiba Corp | カード装置 |
| JP2007220142A (ja) * | 2007-05-14 | 2007-08-30 | Toshiba Corp | 複合ｉｃカード及び複合ｉｃカード用ｉｃモジュール |
| JP4550860B2 (ja) * | 2007-05-14 | 2010-09-22 | 株式会社東芝 | 複合ｉｃカード及び複合ｉｃカード用ｉｃモジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2824872B2 (ja) | 1998-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0409241B1 (en) | Ic card with additional terminals and method of controlling the ic card | |
| CN107291647A (zh) | Dsp读取扩展串口中接收通道数据的方法 | |
| US6125405A (en) | Memory card or chip card reader system | |
| JP2000181858A (ja) | Ｉｃカ―ド読取インタ―フェ―スを備えた汎用非同期送受信器およびそれを応用したｉｃカ―ド読取システム | |
| US8135895B2 (en) | Virtual SATA port multiplier, virtual SATA device, SATA system and data transfer method in a SATA system | |
| JP3673015B2 (ja) | 半導体装置における周辺デバイス識別方法 | |
| JPH04213182A (ja) | Ｉｃカードリーダ・ライタ | |
| US6052746A (en) | Integrated circuit having programmable pull device configured to enable/disable first function in favor of second function according to predetermined scheme before/after reset | |
| JP2527251B2 (ja) | Ｉｃカ―ド | |
| JPS6184764A (ja) | 半導体集積回路装置 | |
| CN208190652U (zh) | 一种全双工通用同步异步串行收发器的主板 | |
| JPH01258191A (ja) | 情報カード装置 | |
| JP2000172805A (ja) | Ｉｃカード | |
| JP4630422B2 (ja) | Ｉｃカード | |
| US6885217B2 (en) | Data transfer control circuitry including FIFO buffers | |
| CN209560532U (zh) | 一种PCIE Redriver板卡 | |
| JP2824871B2 (ja) | Ｉｃカード | |
| JP3673770B2 (ja) | Ｉｃカードリーダ・ライタにおけるデータ処理方法、およびｉｃカードリーダ・ライタ | |
| US20030217298A1 (en) | Method of a saving power mode by combining a smart card with a multi-function network card | |
| JPH06111085A (ja) | 非接触記憶媒体 | |
| JPH06243306A (ja) | Ｉｃカード | |
| KR900006189Y1 (ko) | 데이터 전송회로 | |
| JP2568744Y2 (ja) | ワンチップマイクロコンピュータの双方向入出力ポート用切換回路 | |
| KR100350378B1 (ko) | 이동통신 시스템의 마이크로 기지국에서 비엠피에이와에이치엘디에이간의 인터페이스장치 및 그 제어방법 | |
| KR20050008130A (ko) | 스마트카드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980804 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070911 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080911 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080911 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090911 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100911 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100911 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100911 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |