JP3673770B2

JP3673770B2 - Ｉｃカードリーダ・ライタにおけるデータ処理方法、およびｉｃカードリーダ・ライタ

Info

Publication number: JP3673770B2
Application number: JP2002156955A
Authority: JP
Inventors: 剛倉本
Original assignee: グローリー商事株式会社
Priority date: 2002-05-30
Filing date: 2002-05-30
Publication date: 2005-07-20
Anticipated expiration: 2022-05-30
Also published as: JP2003346092A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＩＣカードからのデータの読み取り及びＩＣカードへのデータの書き込みを行うＩＣカードリーダ・ライタにおけるデータ処理方法、およびＩＣカードリーダ・ライタに関する。
【０００２】
【従来の技術】
ＩＣカードは、ＩＣカードリーダ・ライタからの電源電圧、クロック等の供給を受けることで、データの読み取り、書き込みが可能に構成されたものであるが、その電気的な規格に関しては、国際標準化機構（ＩＳＯ）による国際的な標準化がなされた（ＩＳＯ／ＩＥＣ７８１６−３参照）ものがある一方で、ＩＳＯによる標準化前に国内標準規格に基づくものがあり、両規格のＩＣカードが混在して用いられているのが現状である。
【０００３】
このため、ＩＣカードリーダ・ライタには、ＩＣカードのそれぞれの規格専用に構成されたものと、双方の規格に対応可能に構成されたものとがある。この内、双方の規格に対応可能なものとしては、例えば、それぞれの規格のＩＣカードにおけるクロック周波数の違いに対応すべく、ＩＣカードリーダ・ライタ内に、２つのクロック信号発生回路を設け、ＩＣカードの種類に応じて、いずれかのクロック信号の供給を可能に構成されたものなどがある（例えば、特開平４−３８０３０号公報等参照）。
【０００４】
【発明が解決しようとする課題】
しかしながら、例えば、特開平４−３８０３０号公報に示されたように、２つのクロック信号発生回路を設けるような構成にあっては、部品点数の増大と、回路構成の複雑化を招くと共に装置の高価格化を招くという問題がある。
【０００５】
本発明は、上記実状に鑑みてなされたもので、簡易な回路構成で、複数のＩＣカードの規格に対応可能なＩＣカードリーダ・ライタにおけるデータ処理方法、およびＩＣカードリーダ・ライタを提供するものである。
【０００６】
【課題を解決するための手段】
本発明のＩＣカードリーダ・ライタにおけるデータ処理方法は、所定周波数のクロック信号をＩＣカードへ供給し、前記ＩＣカードとのデータ授受を可能に構成されたＩＣカードリーダ・ライタにおけるデータ処理方法であって、前記ＩＣカードへ前記所定周波数のクロック信号を供給後、当該ＩＣカードから出力されるＡＴＲ信号を、それぞれ別個のデータ伝送速度に設定された複数のデータ入出力ポートにおいて同時に受信するとともに、一度のＡＴＲ信号の受信で正常に受信されたデータ入出力ポートのデータ伝送速度を判定し、前記ＡＴＲ信号が正常に受信されたデータ入出力ポートのデータ伝送速度を、前記ＩＣカードとＩＣカードリーダ・ライタとのデータ授受におけるデータ伝送速度として、以後、前記複数のデータ入出力ポートの内の１つのデータ入出力ポートにおいて前記ＩＣカードとのデータの授受を行うものである。
【０００７】
また、本発明のＩＣカードリーダ・ライタは、所定周波数のクロック信号をＩＣカードに供給し、前記ＩＣカードとのデータ授受を可能に構成されたＩＣカードリーダ・ライタであって、当該ＩＣカードリーダ・ライタは、中央処理部と、前記ＩＣカードのデータ入出力端子に対して接触可能に配設されたデータ入出力用接触端子とを有し、前記中央処理部は、それぞれ別個のデータ伝送速度が設定され、前記ＩＣカードとのデータの授受が可能な第１のデータ入出力ポートと第２のデータ入出力ポートとを有すると共に、当該第１及び第２のデータ入出力ポートは、共に前記データ入出力用接触端子に接続され、当該中央処理部は、前記ＩＣカードへ前記所定周波数のクロック信号を供給後、前記データ入出力用接触端子を介して前記第１及び第２のデータ入出力ポートに入力された前記ＩＣカードからのＡＴＲ信号を同時に受信するとともに、一度のＡＴＲ信号の受信で第１及び第２のデータ入出力ポートのいずれにおいて正常に受信されたかによって前記ＩＣカードの種類を判定し、以後、前記第１及び第２のデータ入出力ポートの内、所定の１つのデータ入出力ポートのデータ伝送速度を前記判定されたＩＣカードの種類に応じたデータ伝送速度に設定し、当該データ入出力ポートにおいて前記ＩＣカードとのデータの授受を行うよう構成されてなるものである。
【０００８】
そして、それぞれ別個のデータ伝送速度に設定された複数のデータ入出力ポートを備え、１つの所定周波数のクロック信号をＩＣカードへ一度だけ供給すれば、それによってＩＣカードから出力されるＡＴＲ信号を複数のデータ入出力ポートにおいて同時に受信できることにより、一度のＡＴＲ信号の受信によってＩＣカードの種類を判定でき、以後、そのＩＣカードの種類に応じたデータ伝送速度によってデータの授受をできるため、複数の周波数のクロック信号を用いる必要がなく、回路構成を簡素にできるばかりか、ＩＣカードの種類を判定するのに、一度のＩＣカードへのクロック信号の供給とＡＴＲ信号の受信とで済むことから、複数回のＩＣカードへのクロック信号の供給とＡＴＲ信号の受信とを繰り返してＩＣカードの種類を判定するのに比べて、ＩＣカードの種類を判定する処理にかかる時間を短くでき、ＩＣカードへのクロック信号の供給回数を削減できてＩＣカードの寿命低下などの影響も低減できる。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態について、図１乃至図４を参照しつつ説明する。
【００１０】
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
【００１１】
最初に、本発明の実施の形態におけるＩＣカードリーダ・ライタＳの構成について、図１を参照しつつ説明する。
【００１２】
ＩＣカードリーダ・ライタＳは、本発明の実施の形態における構成のものに限らず、一般的には、コンピュータ、すなわち、より好適な例としては、いわゆるパーソナルコンピュータ（図１においては「ＰＣ」と表記）101と接続されて、パーソナルコンピュータ（以下「パソコン」と言う）101から指令に応じて後述するようにＩＣカード102からのデータの読み取りや、ＩＣカード102へのデータの書き込み等の動作が実行されるようになっている。
【００１３】
本発明のＩＣカードリーダＳは、中央処理部（図１においては「ＣＰＵ」と表記）１とレベル変換部（図１においては「Ｌ／Ｃ」と表記）２とに大別されて構成されたものとなっており、中央処理部１は、例えば、公知・周知の構成を有してなるマイクロコンピュータを用いて構成されたものが好適である。
【００１４】
この中央処理部１は、データの出力及び入力が可能な複数のデータ入出力ポートを有しており、本発明の実施の形態においては、その内、第１のデータ入出力ポートPO1と第２のデータ入出力ポートPO2は、相互に接続されると共に、ＩＣカードリーダ・ライタＳのデータ入出力用接触端子３に接続されたものとなっている。
【００１５】
なお、図示は省略するが、ＩＣカード102は、ＩＣカードリーダ・ライタＳ内に設けられたカード出入口へ挿入することで、上述のデータ入出力用接触端子３を始めとするＩＣカード102との間のデータの授受のために必要な種々の端子（例えば、クロック供給端子、電源供給端子等）と、これらの種々の端子に対してＩＣカード102に設けられた所定の接触部とが接触するようになっており、それによって、相互間の電気的な接続が行えるようになっている。
【００１６】
したがって、データ入出力用接触端子３は、ＩＣカード102がこのＩＣカードリーダ・ライタＳの所定の箇所に挿入された状態において、ＩＣカード102のデータ入出力のためのＩ／Ｏ端子（データ入出力端子）と接触するものとなっている。
【００１７】
一方、中央処理部１の第３のポートPO3には、レベル変換部２の一方の入出力端子（図示せず）と接続されており、このレベル変換部２の他方の入出力端子（図示せず）は、パソコン101の所定の入出力端子（図示せず）と接続されるものとなっている。
【００１８】
このレベル変換部２は、パソコン101から中央処理部１へ対して出力される信号、中央処理部１からパソコン101へ対して出力される信号のそれぞれを出力先に適した信号レベルに変換するもので公知・周知の構成を有してなるものである。なお、レベル変換部２を介したパソコン101と中央処理部１とのデータの授受には、一般的には、シリアルインターフェイス規格であるＲＳ２３２Ｃが採用されている。
【００１９】
次に、かかる構成において、ＩＣカード102とのデータの授受のために中央処理部１によって行われるＩＣカード102の種別判定処理の手順について、図２に示されたフローチャートを参照しつつ説明する。
【００２０】
まず、前提として、ＩＣカード102は、ＩＣカードリーダ・ライタＳの所定の部位に挿入、保持されて、ＩＣカード102に設けられた外部との電気的な接続のための複数の端子（図示せず）と、これら複数の端子に対してＩＣカードリーダ・ライタＳ内に対応して設けられた複数の端子（図示せず）とが相互に接触状態とされて、両者間におけるデータの授受等の相互間における電気信号の伝送が可能な状態にあるとする。
【００２１】
かかる前提の下、中央処理部１による処理が開始されると、まず、中央処理部１によって、第１のデータ入出力ポートPO1のデータ通信速度が９６００ｂｐｓに、第２のデータ入出力ポートPO2のデータ通信速度が６９７５ｂｐｓに、それぞれ設定されることとなる（図２のステップS102、S104参照）。
【００２２】
次いで、ＩＣカードリーダ・ライタＳからＩＣカード102へクロック信号の供給が行われることとなる（図２のステップS106参照）。ここで、このクロック信号は、本発明の実施の形態においては、ＩＣカード102の種類に関わらず、所定の周波数のクロック信号を供給するようになっており、例えば、具体的には、３.５７１２ＭＨｚのクロック信号が用いられたものとなっている。
【００２３】
ＩＣカードリーダ・ライタＳからＩＣカード102に対してクロック信号が供給されると、ＩＣカード102からは、初期応答信号として、いわゆるＡＴＲ(Answer to Reset)信号が出力され、ＩＣカードリーダ・ライタＳは、このＡＴＲ信号の受信状態となる（図２のステップS108参照）。このＡＴＲ信号は、ＩＣカード102のＩ／Ｏ端子から出力されて、ＩＣカードリーダ・ライタＳのデータ入出力用接触端子３を介して中央処理部１の第１及び第２のデータ入出力ポートPO1，PO2に入力されることとなる。
【００２４】
そして、受信されたＡＴＲ信号の伝送速度が如何なる速度であるかが判定されることとなる（図２のステップS110参照）。
【００２５】
すなわち、ＩＣカード102は、外部から入力されたクロック信号を分周して内部の処理に用いるよう構成されているが、この分周比として分周比１／３７２のものと、分周比１／５１２のものとの２種類が存在している。このため、ＩＣカードリーダ・ライタには、ＩＣカードの種類に応じて、供給するクロック信号の周波数を変えて、ＩＣカードリーダ・ライタとＩＣカード間のデータの伝送速度を一定とするものもあるが、本発明の実施の形態においては、上述のようなＩＣカード102の種類に関わらず、クロック信号の周波数を一定値としている。したがって、ＩＣカード102の種類、すなわち、分周比によってＡＴＲ信号の伝送速度が異なることとなる。
【００２６】
本発明の実施の形態においては、クロック信号の周波数は、３.５７１２ＭＨｚであるために、ＩＣカード102が分周比１／３７２のものである場合には、ＡＴＲ信号は、９６００ｂｐｓでＩＣカード102から送信されることとなり、また、ＩＣカード102が分周比１／５１２のものである場合には、ＡＴＲ信号は、６９７５ｂｐｓで送信されることとなる。
【００２７】
一方、ＩＣカードリーダ・ライタＳにおいては、先に述べたように中央処理部１の第１のデータ入出力ポートPO1が、９６００ｂｐｓでのデータの授受が可能に、また、第２のデータ入出力ポートPO2が６９７５ｂｐｓでのデータの授受が可能に、それぞれ設定されたものとなっているために、ＩＣカード102からのＡＴＲ信号の伝送速度と一致したいずれかのポートPO1，PO2において、ＡＴＲ信号が正常に受信されることとなるため、それによって、伝送速度を判定することが可能となっている。
【００２８】
したがって、第１のデータ入出力ポートPO1においてＡＴＲ信号が正常に受信された場合には、伝送速度は９６００ｂｐｓと判断され、ＩＣカード102は分周比１／３７２のものであると認識されることとなる（図２のステップS112参照）。一方、第２のデータ入出力ポートPO2においてＡＴＲ信号が正常に受信された場合には、伝送速度は６９７５ｂｐｓと判断され、ＩＣカード102は分周比１／５１２のものであると認識されることとなる（図２のステップS114参照）。
【００２９】
そして、ＩＣカード102の分周比が認識された後は、中央処理部１の第１のデータ入出力ポートPO1が、ステップS112又はS114で認識されたデータ伝送仕様に設定されることとなる（図２のステップS116参照）。なお、伝送速度が９６００ｂｐｓであると認識された場合には、第１のデータ入出力ポートPO1は、既に先のステップS102において、９６００ｂｐｓでのデータ授受が可能なように設定されているために、実際には、このステップS116において設定の必要はなく、このステップS116が意味を有するのは、ＩＣカード102の分周比が１／５１２であると認識された場合である。すなわち、この場合、第１のデータ入出力ポートPO1は、ＩＣカード102と６９７５ｂｐｓでのデータ授受が可能なように設定されることとなる。
【００３０】
そして、以後、ＩＣカードリーダ・ライタＳとＩＣカード102間のデータの授受は、この第１のデータ入出力ポートPO1を介して行われ、必要なデータの授受が行われた後に一連の処理が終了されることとなる（図２のステップS118参照）。
【００３１】
ところで、ＩＣカードリーダ・ライタＳとパソコン101間のデータの授受は、ＩＣカード102の種類に関わらず、通常は、所定の伝送速度に固定されており、具体的には、本発明の実施の形態においては、９６００ｂｐｓとなっている。このため、ＩＣカード102の種類に関わらず、ＩＣカードリーダ・ライタＳとパソコン101間のデータの授受は、この所定の伝送速度で支障無く行われるように、ＩＣカードリーダ・ライタＳとパソコン101間のデータの授受の際のタイミング調整が必要となる。
【００３２】
図３及び図４には、そのための処理手順が示されており、以下、同図を参照しつつ、その内容について説明する。なお、図３及び図４に示された処理手順は、パソコン101からＩＣカードリーダ・ライタＳを介してＩＣカード102へデータ伝送が行われる場合のみならず、ＩＣカードリーダ・ライタＳを介してＩＣカード102からパソコン101へデータ伝送が行われる場合にも基本的に共通する処理手順となっている。このため、図３及び図４においては、ＩＣカードリーダ・ライタＳを介してＩＣカード102からパソコン101へデータ伝送が行われる場合については、その際の処理対称となる機器（パソコン又はＩＣカード）を括弧書きで示したものとしてある。
【００３３】
処理が開始されると、まず、パソコン101から１バイトのデータが受信されたか否かの判定が行われ（図３のステップS202参照）、受信されたと判定された場合（ＹＥＳの場合）には、次述するステップS204の処理へ進む一方、１バイトのデータ受信は無いと判定された場合（ＮＯの場合）には、１バイトのデータ受信有りと判定されるまでテップS202の判定処理が繰り返されることとなる。
【００３４】
なお、以上は、ＩＣカードリーダ・ライタＳを介してパソコン101からＩＣカード102へデータ伝送が行われる場合であるが、逆に、ＩＣカードリーダ・ライタＳを介してＩＣカード102からパソコン101へデータ伝送が行われる場合には、ステップS202において括弧書きに示されているように、ＩＣカード（ステップS202においては単に「カード」と略記）102からの１バイトのデータが受信されたか否かが判定される処理となる。
【００３５】
ステップS204においては、受信された１バイトのデータが中央処理部１の図示されないバッファ用のメモリに保管されることとなる。
【００３６】
次いで、処理開始からの受信されたバイト数の判定が行われることとなる（図３のステップS206参照）。すなわち、具体的には、受信バイト数ｎが３バイトより少ないか（ｎ＜３）、受信バイト数ｎが３バイトより多いか（ｎ＞３）、受信バイト数ｎが丁度３バイトのいずれかであるかが判定されることとなる。
【００３７】
そして、受信バイト数ｎが３バイトより少ない（ｎ＜３）と判定された場合には、先のステップS202へ戻り、一連の処理が繰り返されることとなる。
【００３８】
また、受信バイト数ｎが３バイトであると判定された場合には、次述するステップS208の処理へ進む一方、受信バイト数ｎが３バイトより多い（ｎ＞３）と判定された場合には、後述するステップS212の処理へ進むこととなる。
【００３９】
ステップS208では、受信されているデータのブロック長（受信ブロック長）の取得が行われることとなる。すなわち、ＩＣカード102と外部装置との間で授受されるデータの構成等については仕様が定められており、その中で、ＩＣカード102と外部装置との間で授受されるデータの長さは、授受されるデータのブロック長に４を加えたものとして求められると定義されている。そして、ブロック長は、データの先頭から３バイト目の所定位置に変数ＬＥＮの値として置かれるものとされている。
【００４０】
このため、３バイト目が受信できたところで、この変数ＬＥＮの値を取得し、受信ブロック長とするようにしている。
【００４１】
そして、ステップS208に次いで、送信開始タイミングの算出が行われることとなる（図３のステップS210参照）。
【００４２】
すなわち、パソコン101からＩＣカード102へ送るためのデータを受信しつつ、その受信されたデータを、ＩＣカードリーダ・ライタＳからＩＣカード102へ送信開始するタイミングの算出が行われることとなる。この送信開始タイミングの算出は、先のステップS208で求められた受信ブロック長と、パソコン101とＩＣカードリーダ・ライタＳ間のデータ伝送速度と、ＩＣカードリーダ・ライタＳとＩＣカード102間のデータ伝送速度とから、理論的に算出され得るものであり、その算出式自体は本発明特有のものではなく、また、煩雑な式であるのでここでの詳細な説明は省略することとする。
【００４３】
そして、ステップS206において、受信バイト数ｎが３バイトより多いと判定されたか、又は、ステップS210の処理が行われた後に、送信開始タイミングとなったか否かが判定され（図３のステップS212参照）、未だ送信開始タイミングではないと判定された場合（ＮＯの場合）には、後述するステップS214へ進むこととなる。一方、ステップS212において、送信開始タイミングとなったと判定された場合（ＹＥＳの場合）には、ＩＣカードリーダ・ライタＳからＩＣカード102（又はＩＣカード102からＩＣカードリーダ・ライタＳを介してパソコン101）へ対するデータの送信が開始されることとなる（図３のステップS220参照）。
【００４４】
このＩＣカード102（又はパソコン）へ対するデータ送信は、サブルーチンとしての送信タスクが起動されて実行されるもので、図４には、そのサブルーチン処理の手順が示されており、以下、同図を参照しつつその処理手順について説明する。
【００４５】
処理が開始されると、ＩＣカードリーダ・ライタＳからＩＣカード102へのデータ伝送速度がＩＣカード102のデータ伝送速度に設定される（図４のステップ222参照）。具体的には、中央処理部１の第１のデータ入出力ポートPO1におけるデータ伝送速度が、ＩＣカード102の伝送速度と同じに設定されることとなる。
【００４６】
なお、ＩＣカードリーダ・ライタＳを介してＩＣカード102からパソコン101へのデータ伝送の場合には、中央処理部１の第３のポートPO3におけるデータ伝送速度がパソコン101のデータ伝送速度に設定されることとなる。
【００４７】
そして、第１のデータ入出力ポートPO1からＩＣカード102（又は第３のポートPO3からパソコン101）へ最初の１バイトのデータ送信が行われ（図４のステップS224参照）、その後、送信終了か否か、換言すれば、送信すべきデータが全て送信されたか否かが判断されることとなる（図４のステップS226参照）。このステップS226において、送信終了と判定された場合（ＹＥＳの場合）には、この一連のサブルーチン処理を終えて図３のルーチン処理へ戻る一方、送信は未だ終了していないと判定された場合（ＮＯの場合）には、先のステップS224の処理へ戻り、それ以後の処理が送信されるべきデータが全てなくなるまで繰り返されることとなる。
【００４８】
ここで、再び図３に示された処理手順の説明に戻る。上述のようにしてデータ送信（図３のステップS220参照）が終了した後、又は、ステップS212において、送信開始タイミングではないと判定された後には、データ受信が終了したか否かが判定され（図３のステップS214参照）、未だ全てのデータの受信が終了していないと判定された場合（ＹＥＳの場合）には、先のステップS202へ戻り一連の処理が繰り返されることとなる。一方、ステップS214において、全てのデータの受信が終了したと判定された場合（ＹＥＳの場合）には、一連の処理が終了されることとなる。
【００４９】
上述したように、本発明の実施の形態においては、ＩＣカードリーダ・ライトにおけるデータの受信は、１バイトずつ行われ、一時的にバッファメモリ（図示せず）に保管される一方、ＩＣカード102又はパソコン101へのデータの送信においては、データの受信状況を考慮しつつ、データの途切れがないように、換言すれば、キャラクタ間隔が所定の規格値以下となるように送信開始タイミングが設定されてデータ送信が行われるようになっている。
【００５０】
なお、上述した構成例においては、中央処理部１の第１のデータ入出力ポートPO1のデータ伝送速度を９６００ｂｐｓに、第２のデータ入出力ポートPO2のデータ伝送速度を６９７５ｂｐｓに、それぞれ設定するようにしたが、これを逆にしても良いことは勿論である。また、クロック信号の周波数を３.５７１２ＭＨｚとしたが、ＩＣカードの規格値内であればこの値に限定される必要はないことは勿論である。
【００５１】
さらに、本発明の実施の形態においては、ＩＣカード102の種類が２種類であるとして説明したが、３種類以上であっても、中央処理部１のデータ入出力ポートをそれに対応して設けるようにし、それぞれにデータ伝送速度を設定するようにすれば本発明の実施の形態同様の動作を得ることができることは勿論のことである。
【００５２】
【発明の効果】
本発明によれば、それぞれ別個のデータ伝送速度に設定された複数のデータ入出力ポートを備え、１つの所定周波数のクロック信号をＩＣカードへ一度だけ供給すれば、それによってＩＣカードから出力されるＡＴＲ信号を複数のデータ入出力ポートにおいて同時に受信できることにより、一度のＡＴＲ信号の受信によってＩＣカードの種類を判定でき、以後、そのＩＣカードの種類に応じたデータ伝送速度によってデータの授受をできるため、複数の周波数のクロック信号を用いる必要がなく、回路構成を簡素にできるばかりか、ＩＣカードの種類を判定するのに、一度のＩＣカードへのクロック信号の供給とＡＴＲ信号の受信とで済むことから、複数回のＩＣカードへのクロック信号の供給とＡＴＲ信号の受信とを繰り返してＩＣカードの種類を判定するのに比べて、ＩＣカードの種類を判定する処理にかかる時間を短くでき、ＩＣカードへのクロック信号の供給回数を削減できてＩＣカードの寿命低下などの影響も低減できる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるＩＣカードリーダ・ライタの構成を示す構成図である。
【図２】図１に示されたＩＣカードリーダ・ライタの中央処理部によって実行されるＩＣカード種別判定処理の手順を示すフローチャートである。
【図３】図１に示されたＩＣカードリーダ・ライタの中央処理部によって実行されるデータ送受信処理の手順を示すフローチャートである。
【図４】図３に示された送信タスク処理の手順を示すサブルーチンフローチャートである。
【符号の説明】
１中央処理部
３データ入出力用接触端子
101 パーソナルコンピュータ
102 ＩＣカード
PO1 第１のデータ入出力ポート
PO2 第２のデータ入出力ポート
ＳＩＣカードリーダ・ライタ

Claims

所定周波数のクロック信号をＩＣカードへ供給し、前記ＩＣカードとのデータ授受を可能に構成されたＩＣカードリーダ・ライタにおけるデータ処理方法であって、
前記ＩＣカードへ前記所定周波数のクロック信号を供給後、当該ＩＣカードから出力されるＡＴＲ信号を、それぞれ別個のデータ伝送速度に設定された複数のデータ入出力ポートにおいて同時に受信するとともに、一度のＡＴＲ信号の受信で正常に受信されたデータ入出力ポートのデータ伝送速度を判定し、
前記ＡＴＲ信号が正常に受信されたデータ入出力ポートのデータ伝送速度を、前記ＩＣカードとＩＣカードリーダ・ライタとのデータ授受におけるデータ伝送速度として、以後、前記複数のデータ入出力ポートの内の１つのデータ入出力ポートにおいて前記ＩＣカードとのデータの授受を行う
ことを特徴とするＩＣカードリーダ・ライタにおけるデータ処理方法。
所定周波数のクロック信号をＩＣカードに供給し、前記ＩＣカードとのデータ授受を可能に構成されたＩＣカードリーダ・ライタであって、
当該ＩＣカードリーダ・ライタは、中央処理部と、前記ＩＣカードのデータ入出力端子に対して接触可能に配設されたデータ入出力用接触端子とを有し、
前記中央処理部は、
それぞれ別個のデータ伝送速度が設定され、前記ＩＣカードとのデータの授受が可能な第１のデータ入出力ポートと第２のデータ入出力ポートとを有すると共に、当該第１及び第２のデータ入出力ポートは、共に前記データ入出力用接触端子に接続され、
当該中央処理部は、前記ＩＣカードへ前記所定周波数のクロック信号を供給後、前記データ入出力用接触端子を介して前記第１及び第２のデータ入出力ポートに入力された前記ＩＣカードからのＡＴＲ信号を同時に受信するとともに、一度のＡＴＲ信号の受信で第１及び第２のデータ入出力ポートのいずれにおいて正常に受信されたかによって前記ＩＣカードの種類を判定し、
以後、前記第１及び第２のデータ入出力ポートの内、所定の１つのデータ入出力ポートのデータ伝送速度を前記判定されたＩＣカードの種類に応じたデータ伝送速度に設定し、当該データ入出力ポートにおいて前記ＩＣカードとのデータの授受を行うよう構成されてなる
ことを特徴とするＩＣカードリーダ・ライタ。
ＩＣカードの種類は、分周比が１／３７２のＩＣカードと、分周比が１／５１２のＩＣカードであって、
クロック信号の周波数は、前記分周比が１／３７２のＩＣカードからのＡＴＲ信号の伝送速度が９６００ｂｐｓとなる値である
ことを特徴とする請求項２記載のＩＣカードリーダ・ライタ。
第１及び第２のデータ入出力ポートのデータ伝送速度は、いずれか一方が９６００ｂｐｓに、他方が６９７５ｂｐｓに、それぞれ設定される
ことを特徴とする請求項３記載のＩＣカードリーダ・ライタ。