JPH06243306A - Ｉｃカード - Google Patents
ＩｃカードInfo
- Publication number
- JPH06243306A JPH06243306A JP5022971A JP2297193A JPH06243306A JP H06243306 A JPH06243306 A JP H06243306A JP 5022971 A JP5022971 A JP 5022971A JP 2297193 A JP2297193 A JP 2297193A JP H06243306 A JPH06243306 A JP H06243306A
- Authority
- JP
- Japan
- Prior art keywords
- card
- type interface
- external device
- contact
- contact type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
- G06K19/07766—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement
- G06K19/07769—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement the further communication means being a galvanic interface, e.g. hybrid or mixed smart cards having a contact and a non-contact interface
Abstract
(57)【要約】
【目的】 装置間のデータ転送及び所望のメモリ領域へ
のアクセスを高速で行い得るＩＣカードを提供する。 【構成】 ＩＣカードに、ＣＰＵ１と、第１のメモリ２
と、第２のメモリ３と、接触式インターフェース４と、
非接触式インターフェース５と、前記ＣＰＵ１と第１及
び第２のメモリ２，３と接触式インターフェース４との
間の各制御信号やアドレスバスそれにデータバスを制御
する制御回路部６と、バックアップ用の電源７とを搭載
する。アドレスデコード及び信号線ｂ，ｄを介して接触
式インターフェース４又はＣＰＵ１から送信された各制
御信号に基づいて、コントローラ１１から各制御信号
ａ，ｃ，ｅ〜ｊを出力し、メモリ間のデータ経路の制御
及びリード・ライトタイミングの制御、それにセレクタ
Ｓ１，Ｓ２，Ｓ３，Ｓ４の切替を行う。
のアクセスを高速で行い得るＩＣカードを提供する。 【構成】 ＩＣカードに、ＣＰＵ１と、第１のメモリ２
と、第２のメモリ３と、接触式インターフェース４と、
非接触式インターフェース５と、前記ＣＰＵ１と第１及
び第２のメモリ２，３と接触式インターフェース４との
間の各制御信号やアドレスバスそれにデータバスを制御
する制御回路部６と、バックアップ用の電源７とを搭載
する。アドレスデコード及び信号線ｂ，ｄを介して接触
式インターフェース４又はＣＰＵ１から送信された各制
御信号に基づいて、コントローラ１１から各制御信号
ａ，ｃ，ｅ〜ｊを出力し、メモリ間のデータ経路の制御
及びリード・ライトタイミングの制御、それにセレクタ
Ｓ１，Ｓ２，Ｓ３，Ｓ４の切替を行う。
Description
【０００１】
【産業上の利用分野】本発明は、カード基板に、メモリ
及び制御回路を含む集積回路と、該集積回路に接続さ
れ、外部装置と接触してデータの授受を行う接触式イン
ターフェースと、前記集積回路に接続され、外部装置と
非接触でデータの授受を行う非接触式インターフェース
とが搭載されたＩＣカードに関する。
及び制御回路を含む集積回路と、該集積回路に接続さ
れ、外部装置と接触してデータの授受を行う接触式イン
ターフェースと、前記集積回路に接続され、外部装置と
非接触でデータの授受を行う非接触式インターフェース
とが搭載されたＩＣカードに関する。
【０００２】
【従来の技術】ＩＣカードに搭載された集積回路と外部
装置とを接続するインターフェースには、従来より、Ｉ
Ｃカードの表面に設けられた接触端子と外部装置に設け
られた接触ピンとを接触させることで信号の入出力を行
う所謂接触式インターフェースと、ＩＣカード及び外部
装置の双方に設けられた磁気、電波、光等の送受信器の
間で信号の入出力を行う所謂非接触式インターフェース
とがある。
装置とを接続するインターフェースには、従来より、Ｉ
Ｃカードの表面に設けられた接触端子と外部装置に設け
られた接触ピンとを接触させることで信号の入出力を行
う所謂接触式インターフェースと、ＩＣカード及び外部
装置の双方に設けられた磁気、電波、光等の送受信器の
間で信号の入出力を行う所謂非接触式インターフェース
とがある。
【０００３】ところが、接触式インターフェースは、イ
ンターフェース数が多く取れるために大量のデータを高
速で転送できる、外部磁界、外部電波、外部光などによ
って障害が発生しないという利点がある反面、接触端子
の汚れによる接触不良や端子からの静電気の流入による
静電破壊を生じやすいといった欠点がある。一方、非接
触式インターフェースには、これとは反対に、接触不良
や静電破壊による障害が発生しないという利点がある反
面、インターフェース数が多く取れないためにデータの
転送速度が遅い、外部磁界、外部電波、外部光などによ
る障害を受けやすく信号を正確に授受できないといった
欠点がある。
ンターフェース数が多く取れるために大量のデータを高
速で転送できる、外部磁界、外部電波、外部光などによ
って障害が発生しないという利点がある反面、接触端子
の汚れによる接触不良や端子からの静電気の流入による
静電破壊を生じやすいといった欠点がある。一方、非接
触式インターフェースには、これとは反対に、接触不良
や静電破壊による障害が発生しないという利点がある反
面、インターフェース数が多く取れないためにデータの
転送速度が遅い、外部磁界、外部電波、外部光などによ
る障害を受けやすく信号を正確に授受できないといった
欠点がある。
【０００４】かかる事情に鑑みて、例えば特開平４−２
３０９２号公報又は特開平２−１０９１８８号公報に記
載されているように、接触式インターフェース及び非接
触式インターフェースの欠点を互いに補完すべく、これ
ら両方のインターフェースを１つのカード基板に組み込
んだＩＣカードが従来より提案されている。前記公知例
のうちの前者は、１つのカード基板に接触式インターフ
ェースで動作する集積回路と非接触式インターフェース
で動作する集積回路とを搭載したものと機能的には等価
であり、方式が異なる２つのインターフェースを搭載す
ることによって新たな用途あるいは機能を発揮できるも
のではない。これに対して前記公知例のうちの後者は、
ＩＣカードに搭載されたデータ読出し手段を接触式又は
非接触式のいずれかのインターフェースに接続すると共
に、ＩＣカードに搭載されたデータ書込み手段を他方式
のインターフェースに接続することによって、１つのメ
モリの異なる領域に接触式インターフェース及び非接触
式インターフェースを同時にかつ非同期でアクセスさせ
ることができ、データの種類によってより好適なインタ
ーフェースを使い分けできるという新たな機能を発揮で
きる。
３０９２号公報又は特開平２−１０９１８８号公報に記
載されているように、接触式インターフェース及び非接
触式インターフェースの欠点を互いに補完すべく、これ
ら両方のインターフェースを１つのカード基板に組み込
んだＩＣカードが従来より提案されている。前記公知例
のうちの前者は、１つのカード基板に接触式インターフ
ェースで動作する集積回路と非接触式インターフェース
で動作する集積回路とを搭載したものと機能的には等価
であり、方式が異なる２つのインターフェースを搭載す
ることによって新たな用途あるいは機能を発揮できるも
のではない。これに対して前記公知例のうちの後者は、
ＩＣカードに搭載されたデータ読出し手段を接触式又は
非接触式のいずれかのインターフェースに接続すると共
に、ＩＣカードに搭載されたデータ書込み手段を他方式
のインターフェースに接続することによって、１つのメ
モリの異なる領域に接触式インターフェース及び非接触
式インターフェースを同時にかつ非同期でアクセスさせ
ることができ、データの種類によってより好適なインタ
ーフェースを使い分けできるという新たな機能を発揮で
きる。
【０００５】
【発明が解決しようとする課題】しかるに、前記公知例
のうちの後者においても、ＩＣカード上に同種又は異種
の複数個のメモリを搭載した場合のインターフェースの
使い分けについては何ら考慮されておらず、メモリのア
クセス速度、書き替え回数、アクセスするデータ量など
によって最適なインターフェースを使い分け、トータル
のデータ転送速度を高速化するといった機能を発揮する
ことができない。また、接触式インターフェースと非接
触式インターフェースを接続するといった通信方式につ
いても何ら考慮されておらず、接触式インターフェース
に接続された装置と非接触式インターフェースに接続さ
れた装置との間で直接通信を行わせるといった機能も発
揮できない。さらに前記公知例には、カード基板上にお
ける接触式及び非接触式インターフェースの最適な配
列、それに外部装置に対する誤挿入防止機構が何ら考慮
されておらず、トータルのアクセス速度を高速化すると
いった機能を発揮することができない。
のうちの後者においても、ＩＣカード上に同種又は異種
の複数個のメモリを搭載した場合のインターフェースの
使い分けについては何ら考慮されておらず、メモリのア
クセス速度、書き替え回数、アクセスするデータ量など
によって最適なインターフェースを使い分け、トータル
のデータ転送速度を高速化するといった機能を発揮する
ことができない。また、接触式インターフェースと非接
触式インターフェースを接続するといった通信方式につ
いても何ら考慮されておらず、接触式インターフェース
に接続された装置と非接触式インターフェースに接続さ
れた装置との間で直接通信を行わせるといった機能も発
揮できない。さらに前記公知例には、カード基板上にお
ける接触式及び非接触式インターフェースの最適な配
列、それに外部装置に対する誤挿入防止機構が何ら考慮
されておらず、トータルのアクセス速度を高速化すると
いった機能を発揮することができない。
【０００６】本発明は、かかる従来技術の不備を解決す
るためになされたものであって、その目的は、装置間の
データ転送及び所望のメモリ領域へのアクセスを高速で
行い得るＩＣカードを提供することにある。
るためになされたものであって、その目的は、装置間の
データ転送及び所望のメモリ領域へのアクセスを高速で
行い得るＩＣカードを提供することにある。
【０００７】
【課題を解決するための手段】本発明は、前記の目的を
達成するため、まず第１に、メモリ及び制御回路を含む
集積回路と、該集積回路に接続され、外部装置と接触し
てデータの授受を行う接触式インターフェースと、前記
集積回路に接続され、外部装置と非接触でデータの授受
を行う非接触式インターフェースとが搭載されたＩＣカ
ードにおいて、前記メモリとして、同種又は異種のメモ
リを複数個備え、前記制御回路により、前記接触式イン
ターフェースを前記複数個のメモリのうちのいずれか
に、前記非接触式インターフェースを他のメモリに同時
かつ非同期でアクセスさせるようにした。
達成するため、まず第１に、メモリ及び制御回路を含む
集積回路と、該集積回路に接続され、外部装置と接触し
てデータの授受を行う接触式インターフェースと、前記
集積回路に接続され、外部装置と非接触でデータの授受
を行う非接触式インターフェースとが搭載されたＩＣカ
ードにおいて、前記メモリとして、同種又は異種のメモ
リを複数個備え、前記制御回路により、前記接触式イン
ターフェースを前記複数個のメモリのうちのいずれか
に、前記非接触式インターフェースを他のメモリに同時
かつ非同期でアクセスさせるようにした。
【０００８】第２に、前記と同様のＩＣカードにおい
て、前記メモリとして、同種又は異種のメモリを１個以
上備え、前記制御回路により、前記接触式インターフェ
ース及び非接触式インターフェースを、１のメモリの同
一領域に、同時にアクセスさせるようにした。
て、前記メモリとして、同種又は異種のメモリを１個以
上備え、前記制御回路により、前記接触式インターフェ
ース及び非接触式インターフェースを、１のメモリの同
一領域に、同時にアクセスさせるようにした。
【０００９】第３に、前記と同様のＩＣカードにおい
て、前記制御回路により、回路全体を制御するＣＰＵを
介して、前記接触式インターフェース及び非接触式イン
ターフェースを接続させるようにした。
て、前記制御回路により、回路全体を制御するＣＰＵを
介して、前記接触式インターフェース及び非接触式イン
ターフェースを接続させるようにした。
【００１０】第４に、カード基板に、メモリ及び制御回
路を含む集積回路と、該集積回路に接続され、外部装置
と接触してデータの授受を行う接触式インターフェース
と、前記集積回路に接続され、外部装置と非接触でデー
タの授受を行う非接触式インターフェースとが搭載され
たＩＣカードにおいて、前記カード基板の前記外部装置
への挿入側の端面に前記接触式インターフェースを配設
すると共に、前記カード基板の前記外部装置への挿入方
向の中心線上に前記非接触式インターフェースを配設し
た。
路を含む集積回路と、該集積回路に接続され、外部装置
と接触してデータの授受を行う接触式インターフェース
と、前記集積回路に接続され、外部装置と非接触でデー
タの授受を行う非接触式インターフェースとが搭載され
たＩＣカードにおいて、前記カード基板の前記外部装置
への挿入側の端面に前記接触式インターフェースを配設
すると共に、前記カード基板の前記外部装置への挿入方
向の中心線上に前記非接触式インターフェースを配設し
た。
【００１１】第５に、前記第４のＩＣカードと同様のＩ
Ｃカードにおいて、前記カード基板の一部に、挿入側端
面の誤挿入を防止するガイド手段を設けた。
Ｃカードにおいて、前記カード基板の一部に、挿入側端
面の誤挿入を防止するガイド手段を設けた。
【００１２】
【作用】前記第１の手段によると、例えばメモリのアク
セス速度や書き替え回数それにアクセスするデータ量な
どを考慮し、ＳＲＡＭなどのアクセス速度が早く、大量
のデータを高頻度で書込み・読出しするに適したメモリ
に対しては、接触式インターフェースを介してデータの
書込み・読出しを行い、また、フラッシュメモリなどの
アクセス速度が遅く、大量のデータを高頻度で書込み・
読出しするに適しないメモリに対しては、非接触式イン
ターフェースを介してデータの書込み・読出しを行うな
どの使用方法を取ることができるので、１種類のインタ
ーフェースで全てのデータを取扱う場合、あるいは１種
類のメモリで全てのデータを取扱う場合に比べて、トー
タルのデータ転送速度を高速化できる。
セス速度や書き替え回数それにアクセスするデータ量な
どを考慮し、ＳＲＡＭなどのアクセス速度が早く、大量
のデータを高頻度で書込み・読出しするに適したメモリ
に対しては、接触式インターフェースを介してデータの
書込み・読出しを行い、また、フラッシュメモリなどの
アクセス速度が遅く、大量のデータを高頻度で書込み・
読出しするに適しないメモリに対しては、非接触式イン
ターフェースを介してデータの書込み・読出しを行うな
どの使用方法を取ることができるので、１種類のインタ
ーフェースで全てのデータを取扱う場合、あるいは１種
類のメモリで全てのデータを取扱う場合に比べて、トー
タルのデータ転送速度を高速化できる。
【００１３】前記第２の手段によると、ＩＣカードに搭
載されたメモリをバッファメモリとして、接触式インタ
ーフェースに接続された外部装置と非接触式インターフ
ェースに接続された外部装置とを接続できるので、一方
の外部装置のデータを一旦ＩＣカードに落し、しかる後
に他方の外部装置に転送する場合に比べて、データ転送
速度を高速化できる。
載されたメモリをバッファメモリとして、接触式インタ
ーフェースに接続された外部装置と非接触式インターフ
ェースに接続された外部装置とを接続できるので、一方
の外部装置のデータを一旦ＩＣカードに落し、しかる後
に他方の外部装置に転送する場合に比べて、データ転送
速度を高速化できる。
【００１４】前記第３の手段によると、ＩＣカードに搭
載されたＣＰＵを介して、接触式インターフェースに接
続された外部装置と非接触式インターフェースに接続さ
れた外部装置とを接続できるので、一方の外部装置のデ
ータを一旦ＩＣカードに落し、しかる後に他方の外部装
置に転送する場合に比べて、データ転送速度を高速化で
きる。
載されたＣＰＵを介して、接触式インターフェースに接
続された外部装置と非接触式インターフェースに接続さ
れた外部装置とを接続できるので、一方の外部装置のデ
ータを一旦ＩＣカードに落し、しかる後に他方の外部装
置に転送する場合に比べて、データ転送速度を高速化で
きる。
【００１５】前記第４の手段によると、ＩＣカードに表
裏の区別がなくなるので、外部装置へのＩＣカードの装
着が容易かつ迅速になり、トータルのアクセス速度を高
速化できる。
裏の区別がなくなるので、外部装置へのＩＣカードの装
着が容易かつ迅速になり、トータルのアクセス速度を高
速化できる。
【００１６】前記第５の手段によると、外部装置へのＩ
Ｃカードの誤挿入を未然に防止できるので、トータルの
アクセス速度を高速化できると共に、外部装置に備えら
れた接触ピンの破損を未然に防止できるので、システム
の信頼性を高めることができる。
Ｃカードの誤挿入を未然に防止できるので、トータルの
アクセス速度を高速化できると共に、外部装置に備えら
れた接触ピンの破損を未然に防止できるので、システム
の信頼性を高めることができる。
【００１７】
【実施例】図１に、本発明に係るＩＣカードの一例を示
す。この図に示すように、本例のＩＣカードには、シス
テム全体を管理するＣＰＵ（中央演算処理装置）１と、
第１のメモリ２と、第２のメモリ３と、接触式インター
フェース４と、非接触式インターフェース５と、前記Ｃ
ＰＵ１と第１及び第２のメモリ２，３と接触式インター
フェース４との間の各制御信号やアドレスバスそれにデ
ータバスを制御する制御回路部６と、バックアップ用の
電源７とが搭載されている。
す。この図に示すように、本例のＩＣカードには、シス
テム全体を管理するＣＰＵ（中央演算処理装置）１と、
第１のメモリ２と、第２のメモリ３と、接触式インター
フェース４と、非接触式インターフェース５と、前記Ｃ
ＰＵ１と第１及び第２のメモリ２，３と接触式インター
フェース４との間の各制御信号やアドレスバスそれにデ
ータバスを制御する制御回路部６と、バックアップ用の
電源７とが搭載されている。
【００１８】前記第１及び第２のメモリ２，３は、公知
に属するものから任意に選択して適用でき、各メモリ
２，３は、同種のものであっても異種のものであっても
良い。前記接触式インターフェース４は、カード基板の
表面に露出された接触端子を有し、外部装置に備えられ
た接触ピンと機械的に接触する従来品と同様のものを使
用できる。また、前記非接触式インターフェース５は、
ＩＣカード及び外部装置の双方に設けられた磁気、電
波、光等の送受信器の間で信号の入出力を行う従来品と
同様のものを使用できる。該非接触式インターフェース
５は、ＣＰＵ１と信号線ｋ，ｌ，ｍを介して接続されて
おり、外部装置に対するクロックＣＫＬの入出力と、外
部装置からの入力信号ＩＮの取り込みと、外部装置への
出力信号ＯＵＴの送出とを行う。
に属するものから任意に選択して適用でき、各メモリ
２，３は、同種のものであっても異種のものであっても
良い。前記接触式インターフェース４は、カード基板の
表面に露出された接触端子を有し、外部装置に備えられ
た接触ピンと機械的に接触する従来品と同様のものを使
用できる。また、前記非接触式インターフェース５は、
ＩＣカード及び外部装置の双方に設けられた磁気、電
波、光等の送受信器の間で信号の入出力を行う従来品と
同様のものを使用できる。該非接触式インターフェース
５は、ＣＰＵ１と信号線ｋ，ｌ，ｍを介して接続されて
おり、外部装置に対するクロックＣＫＬの入出力と、外
部装置からの入力信号ＩＮの取り込みと、外部装置への
出力信号ＯＵＴの送出とを行う。
【００１９】制御回路部６は、コントローラ１１と、Ｃ
ＰＵ１と第１及び第２のメモリ２，３と接触式インター
フェース４と非接触式インターフェース５とを相互に接
続するデータバスＤＢと、接触式インターフェース４か
らのアドレス信号をコントローラ１１、ＣＰＵ１、第１
及び第２のメモリ２，３に送信する第１のアドレスバス
ＡＢ1 と、ＣＰＵ１からのアドレス信号をコントローラ
１１、接触式インターフェース４、第１及び第２のメモ
リ２，３に送信する第１のアドレスバスＡＢ2と、デー
タバスＤＢ及びアドレスバスＡＢ1 ，ＡＢ2 の所定の位
置に設けられたセレクタＳ１，Ｓ２，Ｓ３，Ｓ４とから
構成されている。前記接触式インターフェース４と前記
コントローラ１１とは、ビジー信号及びステータス信号
等を伝送する信号線ａと、リード・ライト信号、チップ
セレクト信号、リセット信号等を伝送する信号線ｂとを
もって接続され、前記コントローラ１１とＣＰＵ１と
は、ビジー信号及びバスリクエスト信号等を伝送する信
号線ｃと、リード・ライト信号及びバスアクノレッジ信
号等を伝送する信号線ｄとをもって接続されている。ま
た、前記コントローラ１１と第１及び第２のメモリ２，
３とは、夫々制御信号線ｅ，ｆをもって接続され、前記
コントローラ１１とセレクタＳ１，Ｓ２，Ｓ３，Ｓ４と
は、夫々制御信号線ｇ，ｈ，ｉ，ｊをもって接続されて
いる。
ＰＵ１と第１及び第２のメモリ２，３と接触式インター
フェース４と非接触式インターフェース５とを相互に接
続するデータバスＤＢと、接触式インターフェース４か
らのアドレス信号をコントローラ１１、ＣＰＵ１、第１
及び第２のメモリ２，３に送信する第１のアドレスバス
ＡＢ1 と、ＣＰＵ１からのアドレス信号をコントローラ
１１、接触式インターフェース４、第１及び第２のメモ
リ２，３に送信する第１のアドレスバスＡＢ2と、デー
タバスＤＢ及びアドレスバスＡＢ1 ，ＡＢ2 の所定の位
置に設けられたセレクタＳ１，Ｓ２，Ｓ３，Ｓ４とから
構成されている。前記接触式インターフェース４と前記
コントローラ１１とは、ビジー信号及びステータス信号
等を伝送する信号線ａと、リード・ライト信号、チップ
セレクト信号、リセット信号等を伝送する信号線ｂとを
もって接続され、前記コントローラ１１とＣＰＵ１と
は、ビジー信号及びバスリクエスト信号等を伝送する信
号線ｃと、リード・ライト信号及びバスアクノレッジ信
号等を伝送する信号線ｄとをもって接続されている。ま
た、前記コントローラ１１と第１及び第２のメモリ２，
３とは、夫々制御信号線ｅ，ｆをもって接続され、前記
コントローラ１１とセレクタＳ１，Ｓ２，Ｓ３，Ｓ４と
は、夫々制御信号線ｇ，ｈ，ｉ，ｊをもって接続されて
いる。
【００２０】コントローラ１１は、アドレスデコード及
び信号線ｂ，ｄを介して接触式インターフェース４又は
ＣＰＵ１から送信された各制御信号に基づいて、各制御
信号ａ，ｃ，ｅ〜ｊを出力し、メモリ間のデータ経路の
制御及びリード・ライトタイミングの制御、それにセレ
クタＳ１，Ｓ２，Ｓ３，Ｓ４の切替を行う。
び信号線ｂ，ｄを介して接触式インターフェース４又は
ＣＰＵ１から送信された各制御信号に基づいて、各制御
信号ａ，ｃ，ｅ〜ｊを出力し、メモリ間のデータ経路の
制御及びリード・ライトタイミングの制御、それにセレ
クタＳ１，Ｓ２，Ｓ３，Ｓ４の切替を行う。
【００２１】上記実施例に係るＩＣカードは、制御回路
部６にてセレクタＳ１，Ｓ２，Ｓ３，Ｓ４を切替え、デ
ータ経路を適宜変更することによって、以下の使用例１
〜３に示すような種々の機能を発揮できる。
部６にてセレクタＳ１，Ｓ２，Ｓ３，Ｓ４を切替え、デ
ータ経路を適宜変更することによって、以下の使用例１
〜３に示すような種々の機能を発揮できる。
【００２２】〈使用例１〉図２に模型的に示すように、
接触式インターフェース４を第１のメモリと、非接触式
インターフェース５を第２のメモリ３と接続し、各イン
ターフェース４，５を同時かつ非同期でメモリ２又はメ
モリ３に個別にアクセスさせる。このようにすると、各
インターフェース４，５からのメモリアクセスが可能に
なるので、接触式インターフェースのみを備えた外部装
置、又は非接触式インターフェースのみを備えた外部装
置、さらには接触式及び非接触式のインターフェースの
双方を備えた外部装置との間で夫々データ転送が可能に
なり、汎用性に優れたＩＣカードシステムを構築でき
る。また、第１のメモリ２としてアクセス速度が早く、
大量のデータを高頻度で書込み・読出しするに適したメ
モリが備えられ、第２のメモリ３としてアクセス速度が
遅く、大量のデータを高頻度で書込み・読出しするに適
しないメモリが備えられているような場合、転送するデ
ータ量あるいはデータの書き替え頻度等に応じて各メモ
リの特性に合致した特性を有するインターフェースを使
い分けることができるので、１種類のインターフェース
で全てのデータを取扱う場合、あるいは１種類のメモリ
で全てのデータを取扱う場合に比べて、トータルのデー
タ転送速度を高速化できる。
接触式インターフェース４を第１のメモリと、非接触式
インターフェース５を第２のメモリ３と接続し、各イン
ターフェース４，５を同時かつ非同期でメモリ２又はメ
モリ３に個別にアクセスさせる。このようにすると、各
インターフェース４，５からのメモリアクセスが可能に
なるので、接触式インターフェースのみを備えた外部装
置、又は非接触式インターフェースのみを備えた外部装
置、さらには接触式及び非接触式のインターフェースの
双方を備えた外部装置との間で夫々データ転送が可能に
なり、汎用性に優れたＩＣカードシステムを構築でき
る。また、第１のメモリ２としてアクセス速度が早く、
大量のデータを高頻度で書込み・読出しするに適したメ
モリが備えられ、第２のメモリ３としてアクセス速度が
遅く、大量のデータを高頻度で書込み・読出しするに適
しないメモリが備えられているような場合、転送するデ
ータ量あるいはデータの書き替え頻度等に応じて各メモ
リの特性に合致した特性を有するインターフェースを使
い分けることができるので、１種類のインターフェース
で全てのデータを取扱う場合、あるいは１種類のメモリ
で全てのデータを取扱う場合に比べて、トータルのデー
タ転送速度を高速化できる。
【００２３】〈使用例２〉図３に模型的に示すように、
ＩＣカードに搭載された一のメモリ３を介して、接触式
インターフェース４と非接触式インターフェース５と接
続し、該一のメモリ３の同一領域に、これら両インター
フェース４，５を同時にアクセスさせる。このようにす
ると、ＣＰＵ１１と制御回路部６との間でのタイミング
調停を行うことで、一のメモリ３をバッファメモリとし
て、接触式インターフェース４を介して接続された外部
装置２１と非接触式インターフェース５を介して接続さ
れた外部装置２２とを接続できるので、一方の外部装置
のデータを一旦ＩＣカードに落し、しかる後に他方の外
部装置に転送する場合に比べて、データ転送速度を高速
化できる。
ＩＣカードに搭載された一のメモリ３を介して、接触式
インターフェース４と非接触式インターフェース５と接
続し、該一のメモリ３の同一領域に、これら両インター
フェース４，５を同時にアクセスさせる。このようにす
ると、ＣＰＵ１１と制御回路部６との間でのタイミング
調停を行うことで、一のメモリ３をバッファメモリとし
て、接触式インターフェース４を介して接続された外部
装置２１と非接触式インターフェース５を介して接続さ
れた外部装置２２とを接続できるので、一方の外部装置
のデータを一旦ＩＣカードに落し、しかる後に他方の外
部装置に転送する場合に比べて、データ転送速度を高速
化できる。
【００２４】〈使用例３〉図４に模型的に示すように、
ＣＰＵ１を介して、接触式インターフェース４と非接触
式インターフェース５とを接続させる。
ＣＰＵ１を介して、接触式インターフェース４と非接触
式インターフェース５とを接続させる。
【００２５】このようにすると、接触式インターフェー
ス４を介して接続された外部装置２１から非接触式イン
ターフェース５を介して接続された外部装置２２へのデ
ータ転送は、接触式インターフェース４からデータをＣ
ＰＵ１に転送し、ＣＰＵ１がデータを変換して非接触式
インターフェース５に出力することで通信が可能にな
る。この場合にも、接触式インターフェース４を介して
接続された外部装置２１と非接触式インターフェース５
を介して接続された外部装置２２とを接続できるので、
一方の外部装置のデータを一旦ＩＣカードに落し、しか
る後に他方の外部装置に転送する場合に比べて、データ
転送速度を高速化できる。
ス４を介して接続された外部装置２１から非接触式イン
ターフェース５を介して接続された外部装置２２へのデ
ータ転送は、接触式インターフェース４からデータをＣ
ＰＵ１に転送し、ＣＰＵ１がデータを変換して非接触式
インターフェース５に出力することで通信が可能にな
る。この場合にも、接触式インターフェース４を介して
接続された外部装置２１と非接触式インターフェース５
を介して接続された外部装置２２とを接続できるので、
一方の外部装置のデータを一旦ＩＣカードに落し、しか
る後に他方の外部装置に転送する場合に比べて、データ
転送速度を高速化できる。
【００２６】図５及び図６に、接触式インターフェース
４及び非接触式インターフェース５の好ましい配置例を
示す。これらの図に示すように、接触式インターフェー
ス４は、カード基板３１の外部装置への挿入側の端面に
配設され、非接触式インターフェース５は、カード基板
３１の外部装置への挿入方向の中心線Ｘ−Ｘ上に配設さ
れる。接触式インターフェース４をカード基板３１の端
面に配設すると、基板表面の有効利用が図れ、設計の自
由度を拡大できる。また、非接触式インターフェース５
を外部装置への挿入方向の中心線Ｘ−Ｘ上に配設する
と、ＩＣカードに表裏の区別がなくなるので、外部装置
へのＩＣカードの装着が容易かつ迅速になり、トータル
のアクセス速度を高速化できる。特に、非接触式インタ
ーフェース５をカード基板３１の中央部に配設すると、
ＩＣカードに表裏の区別及び前後側の区別がなくなるの
で、外部装置へのＩＣカードの装着を一層容易かつ迅速
なものにできる。
４及び非接触式インターフェース５の好ましい配置例を
示す。これらの図に示すように、接触式インターフェー
ス４は、カード基板３１の外部装置への挿入側の端面に
配設され、非接触式インターフェース５は、カード基板
３１の外部装置への挿入方向の中心線Ｘ−Ｘ上に配設さ
れる。接触式インターフェース４をカード基板３１の端
面に配設すると、基板表面の有効利用が図れ、設計の自
由度を拡大できる。また、非接触式インターフェース５
を外部装置への挿入方向の中心線Ｘ−Ｘ上に配設する
と、ＩＣカードに表裏の区別がなくなるので、外部装置
へのＩＣカードの装着が容易かつ迅速になり、トータル
のアクセス速度を高速化できる。特に、非接触式インタ
ーフェース５をカード基板３１の中央部に配設すると、
ＩＣカードに表裏の区別及び前後側の区別がなくなるの
で、外部装置へのＩＣカードの装着を一層容易かつ迅速
なものにできる。
【００２７】さらに、図５に示すように、カード基板３
１の一部には、挿入側端面の誤挿入を防止するためのガ
イド手段３２を設けることが好ましい。このようにする
と、外部装置へのＩＣカードの誤挿入を未然に防止でき
るので、トータルのアクセス速度を高速化できると共
に、外部装置に備えられた接触ピンの破損を未然に防止
できるので、システムの信頼性を高めることができる。
１の一部には、挿入側端面の誤挿入を防止するためのガ
イド手段３２を設けることが好ましい。このようにする
と、外部装置へのＩＣカードの誤挿入を未然に防止でき
るので、トータルのアクセス速度を高速化できると共
に、外部装置に備えられた接触ピンの破損を未然に防止
できるので、システムの信頼性を高めることができる。
【００２８】
【発明の効果】以上説明したように、本発明によると、
接触式インターフェース及び非接触式インターフェース
を同時にメモリアクセスさせることができるので、装置
間のデータ転送及び所望のメモリ領域へのアクセスを高
速で行なえる。
接触式インターフェース及び非接触式インターフェース
を同時にメモリアクセスさせることができるので、装置
間のデータ転送及び所望のメモリ領域へのアクセスを高
速で行なえる。
【図１】実施例に係るＩＣカードの機能ブロック図であ
る。
る。
【図２】実施例に係るＩＣカードの第１使用例を示す模
型図である。
型図である。
【図３】実施例に係るＩＣカードの第２使用例を示す模
型図である。
型図である。
【図４】実施例に係るＩＣカードの第３使用例を示す模
型図である。
型図である。
【図５】実施例に係るＩＣカードの斜視図である。
【図６】実施例に係るＩＣカードの平面図である。
１ ＣＰＵ（中央演算処理装置） ２，３ メモリ ４ 接触式インターフェース ５ 非接触式インターフェース ６ 制御回路部 １１ コントローラ ＤＢ データバス ＡＢ1，ＡＢ2 アドレスバス ａ〜ｍ 信号線
Claims (5)
- 【請求項１】 メモリ及び制御回路を含む集積回路と、
該集積回路に接続され、外部装置と接触してデータの授
受を行う接触式インターフェースと、前記集積回路に接
続され、外部装置と非接触でデータの授受を行う非接触
式インターフェースとが搭載されたＩＣカードにおい
て、前記メモリとして、同種又は異種のメモリを複数個
備え、前記制御回路により、前記接触式インターフェー
スを前記複数個のメモリのうちのいずれかに、前記非接
触式インターフェースを他のメモリに同時かつ非同期で
アクセスさせることを特徴とするＩＣカード。 - 【請求項２】 メモリ及び制御回路を含む集積回路と、
該集積回路に接続され、外部装置と接触してデータの授
受を行う接触式インターフェースと、前記集積回路に接
続され、外部装置と非接触でデータの授受を行う非接触
式インターフェースとが搭載されたＩＣカードにおい
て、前記メモリとして、同種又は異種のメモリを１個以
上備え、前記制御回路により、前記接触式インターフェ
ース及び非接触式インターフェースを、１のメモリの同
一領域に、同時にアクセスさせることを特徴とするＩＣ
カード。 - 【請求項３】 メモリ及び制御回路を含む集積回路と、
該集積回路に接続され、外部装置と接触してデータの授
受を行う接触式インターフェースと、前記集積回路に接
続され、外部装置と非接触でデータの授受を行う非接触
式インターフェースとが搭載されたＩＣカードにおい
て、前記制御回路により、回路全体を制御するＣＰＵを
介して、前記接触式インターフェース及び非接触式イン
ターフェースを接続させることを特徴とするＩＣカー
ド。 - 【請求項４】 カード基板に、メモリ及び制御回路を含
む集積回路と、該集積回路に接続され、外部装置と接触
してデータの授受を行う接触式インターフェースと、前
記集積回路に接続され、外部装置と非接触でデータの授
受を行う非接触式インターフェースとが搭載されたＩＣ
カードにおいて、前記カード基板の前記外部装置への挿
入側の端面に前記接触式インターフェースを配設すると
共に、前記カード基板の前記外部装置への挿入方向の中
心線上に前記非接触式インターフェースを配設したこと
を特徴とするＩＣカード。 - 【請求項５】 請求項４において、前記カード基板の一
部に、挿入側端面の誤挿入を防止するガイド手段を設け
たことを特徴とするＩＣカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5022971A JPH06243306A (ja) | 1993-02-10 | 1993-02-10 | Ｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5022971A JPH06243306A (ja) | 1993-02-10 | 1993-02-10 | Ｉｃカード |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001322365A Division JP2002196895A (ja) | 2001-10-19 | 2001-10-19 | Ｉｃカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06243306A true JPH06243306A (ja) | 1994-09-02 |
Family
ID=12097463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5022971A Pending JPH06243306A (ja) | 1993-02-10 | 1993-02-10 | Ｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06243306A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6899277B2 (en) | 2001-05-17 | 2005-05-31 | Matsushita Electric Industrial Co., Ltd. | IC card and electronic devices |
| JP2007034774A (ja) * | 2005-07-28 | 2007-02-08 | Dainippon Printing Co Ltd | 携帯可能情報記録媒体及びそのプログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05286438A (ja) * | 1992-04-08 | 1993-11-02 | Shimadzu Corp | 鉄道車両用サスペンション装置 |
-
1993
- 1993-02-10 JP JP5022971A patent/JPH06243306A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05286438A (ja) * | 1992-04-08 | 1993-11-02 | Shimadzu Corp | 鉄道車両用サスペンション装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6899277B2 (en) | 2001-05-17 | 2005-05-31 | Matsushita Electric Industrial Co., Ltd. | IC card and electronic devices |
| JP2007034774A (ja) * | 2005-07-28 | 2007-02-08 | Dainippon Printing Co Ltd | 携帯可能情報記録媒体及びそのプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0409241B1 (en) | Ic card with additional terminals and method of controlling the ic card | |
| KR890002330B1 (ko) | 멀티프로세서 시스템 | |
| US5918029A (en) | Bus interface slicing mechanism allowing for a control/data-path slice | |
| US4057846A (en) | Bus steering structure for low cost pipelined processor system | |
| IL98077A (en) | Method and coupler for interfacing a portable data carrier with a host processor | |
| CA2118995A1 (en) | Arbitration Logic for Multiple Bus Computer System | |
| ATE125629T1 (de) | Busschnittstellenschaltung für digitalen datenprozessor. | |
| EP1963977B1 (en) | Memory systems with memory chips down and up | |
| US4978840A (en) | IC card having energy input and data exchange elements on opposite sides thereof | |
| US5327018A (en) | Interface circuit for chip cards | |
| US4682285A (en) | Universal coupling means | |
| JP4169172B2 (ja) | Ｉｃカード読取インターフェースを備えた汎用非同期送受信器およびそれを応用したｉｃカード読取システム | |
| JPH06243306A (ja) | Ｉｃカード | |
| US6906929B2 (en) | Computer backplane with an accelerated graphics port | |
| JP2585683B2 (ja) | Ｉｃカード及びｉｃカードを使用する装置 | |
| KR20030083540A (ko) | 더블 인터페이스 에스디 카드 | |
| JP2988443B2 (ja) | データ転送方式 | |
| JP2002196895A (ja) | Ｉｃカード | |
| US5170483A (en) | System having constant number of total input and output shift registers stages for each processor to access different memory modules | |
| US5583998A (en) | Method and apparatus for increasing the speed of data exchange among the subsystems of a data processing system | |
| JP2824872B2 (ja) | Ｉｃカードリーダ・ライタ | |
| JPH0821066B2 (ja) | Ｉｃカードのリーダ／ライタ装置 | |
| CN113849444B (zh) | 一种用于工控系统的pci总线系统 | |
| JPH04344993A (ja) | 非接触型ｉｃカード | |
| JP4111294B2 (ja) | Ｉｃカードリーダーシステム、及びｉｃカードリーダーシステムのキーボードコントローラ内のファームウエア運転方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011113 |