JP2002110864A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002110864A JP2002110864A JP2000296791A JP2000296791A JP2002110864A JP 2002110864 A JP2002110864 A JP 2002110864A JP 2000296791 A JP2000296791 A JP 2000296791A JP 2000296791 A JP2000296791 A JP 2000296791A JP 2002110864 A JP2002110864 A JP 2002110864A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- resin
- substrate
- semiconductor device
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Led Device Packages (AREA)
Abstract
の表面に設けられたリード14aにLEDチップ16は
ダイボンディングされる。また、LEDチップ16に設
けられた電極16aとリード14bとがワイヤ18で電
気的に接続される。つまり、ワイヤボンディングされ
る。このリード14bとワイヤ18との接合部24を覆
うように、フィラー混入耐熱性樹脂20が形成される。
さらに、基板12上にエポキシ樹脂のような透光性樹脂
22が形成される。この半導体装置10は、携帯電話機
などの電子機器に用いられ、半田リフロー処理が施さ
れ、電子機器の回路基板に実装される。このとき、フィ
ラー混入耐熱性樹脂20は、リフロー炉の熱で膨張した
り、温度低下時に硬化収縮したりすることがほとんどな
いので、接合部24に発生する熱ストレスを少なくする
ことができる。 【効果】 半田リフロー時のワイヤの二次断線を防止す
ることができる。
Description
し、基板上に形成された一方の電極に半導体素子チップ
をダイボンディングし、半導体素子チップから基板上に
形成された他方の電極にボンディングワイヤをワイヤボ
ンディングしてから、半導体素子チップを透光性樹脂で
封止した、半導体発光装置に関する。
では、基板2の表面に2つの電極3aおよび3bが形成
される。電極3aには、発光素子チップ(LEDチッ
プ)4が銀ペーストのような接着剤(図示せず)でダイ
ボンディングされる。また、LEDチップ4に設けられ
たボンディングパッド(電極)4aが、電極3bと金線
のようなボンディングワイヤ5で電気的に接続される。
また、基板2上には、エポキシ樹脂のような透光性樹脂
6が形成され、この透光性樹脂6によってLEDチップ
4およびボンディングワイヤ5などが封止される。
電話機やマザーボードなどの電子機器に適用され、電子
機器の回路基板(プリント基板)に実装されていた。
では、半田リフロー処理によって電子機器のプリント基
板に実装した場合には、半田リフロー時の熱ストレスに
よってボンディングワイヤ5が電極3bから外れてしま
うという問題があった。つまり、透光性樹脂6は、半田
リフロー時の加熱により膨張する。また、リフロー炉
(図示せず)から排出すると、透光性樹脂6は、温度低
下に伴って硬化収縮する。このため、膨張および収縮の
応力がボンディングワイヤ5に作用し、ボンディングワ
イヤ5が断線してしまっていた。
る透光性樹脂6にフィラーを混入してのガラス転移点を
高くすることが考えられるが、このような光学的な半導
体装置1では、フィラーが発光効率を悪化させるので、
この方法は採用できない。したがって、ボンディングワ
イヤ5の断線を防止するために、半導体装置1を人手に
よってプリント基板に実装していた。このため、電子機
器の生産性が悪かった。
田リフロー時にボンディングワイヤが断線するのを防止
することができる、半導体発光装置を提供することであ
る。
成された一方の電極に半導体素子チップをダイボンディ
ングし、半導体素子チップから基板上に形成された他方
の電極にボンディングワイヤをワイヤボンディングして
から、半導体素子チップを透光性樹脂で封止した半導体
発光装置において、ボンディングワイヤと他方の電極と
の接合部をフィラーを混入した耐熱性樹脂で覆うように
したことを特徴とする、半導体発光装置である。
の表面に形成される。この基板上には半導体素子チップ
がボンディングされる。具体的には、半導体素子チップ
は、一方の電極にダイボンディングされる。また、半導
体素子チップは、他方の電極にワイヤボンディングされ
る。つまり、半導体素子チップと他方の電極とが、金線
のようなボンディングワイヤで電気的に接続される。こ
のボンディングワイヤと他方の電極との接合部を覆うよ
うに、フィラー混入の耐熱性樹脂が形成される。そし
て、基板上にエポキシ樹脂のような透光性樹脂が形成さ
れる。この透光性樹脂によって、半導体素子チップ、ボ
ンディングワイヤおよび耐熱性樹脂などが封止される。
やマザーボードのような電子機器に用いられ、半田リフ
ロー処理が施され、電子機器の回路基板(プリント基
板)に実装される。このとき、フィラー混入の耐熱性樹
脂は、リフロー炉の熱によって、膨張したり、硬化収縮
したりすることがほとんどない。つまり、ボンディング
ワイヤと電極との接合部に発生する熱ストレスを少なく
することができる。
ばエポキシ樹脂にガラスやカーボンを混入したものを利
用できる。
と電極との接合部に生じる熱ストレスを少なくすること
ができるので、半田リフロー時にボンディングワイヤが
断線してしまうのを防止することができる。
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
0は、ガラスエポキシあるいはセラミックで形成された
絶縁性基板(以下、単に「基板」という。)12を含
む。基板12の表面には、たとえば銅箔で形成された2
つの電極(リード)14aおよびリード14bが設けら
れる。このリード14aおよびリード14bは、図2か
らよく分かるように、基板12の上面から側面を介して
裏面まで延びて形成される。
易くするために、リード14aおよびリード14bに厚
みをつけて示している。
(LEDチップ)16を含み、LEDチップ16はリー
ド14aに銀ペーストのような接着剤でダイボンディン
グ(接着)される。また、LEDチップ16は、金線の
ようなボンディングワイヤ(以下、単に「ワイヤ」とい
う。)18でワイヤボンディングされる。具体的には、
LEDチップ16に設けられたボンディングパッド(電
極)16aとリード14bとがワイヤ18によって電気
的に接続される。ワイヤ18は、電極16aにいわゆる
ボールボンディング(溶融圧着)され、リード14bに
いわゆるスティッチボンディングされる。
18とリード14bとの接合部24を覆うように、ほぼ
ドーム形状の耐熱性樹脂20が形成される。耐熱性樹脂
20は、たとえばガラスあるいはカーボンなどのフィラ
ーをエポキシ樹脂に混入した黒色の樹脂である。このフ
ィラー混入耐熱性樹脂20のガラス転移温度は150℃
〜200℃であり、ガラス転移点が後述する透光性樹脂
22よりも高い。
易くするため、フィラー混入耐熱性樹脂20に斜線を付
しているが、断面を示しているのではない。
ような透光性樹脂22を含み、透光性樹脂22は基板1
2上に形成される。この透光性樹脂22によって、LE
Dチップ16、ワイヤ18およびフィラー混入耐熱性樹
脂20などが封止される。
には、まず、リード14aおよびリード14bが形成さ
れた基板12上にLEDチップ16がボンディングされ
る。つまり、LEDチップ16は、リード14aにダイ
ボンディングされ、リード14bにワイヤボンディング
される。続いて、リード14bとワイヤ18との接合部
24にフィラー混入耐熱性樹脂20がたとえばポッティ
ングによって形成される。なお、ワイヤ18にストレス
を加えない形状の金型を用いてフィラー混入耐熱性樹脂
20を注型するようにしてもよい。そして、LEDチッ
プ16、ワイヤ18およびフィラー混入耐熱性樹脂20
を覆うように、透光性樹脂22が形成される。
携帯電話機やマザーボードのような電子機器(図示せ
ず)に適用され、電子機器の回路基板(プリント基板)
に実装される。具体的には、半導体装置10がプリント
基板の所定の位置にマウントされ、リフロー炉(図示せ
ず)で240℃〜250℃の温度で加熱される。このと
き、ガラス転移点(転移温度)が60℃〜110℃であ
る透光性樹脂22は、軟化し、膨張してしまう。また、
リフロー炉から排出された温度低下時には、透光性樹脂
22は、硬化収縮してしまう。したがって、半田リフロ
ー処理時に、透光性樹脂22の膨張および収縮の応力す
なわち熱ストレスがワイヤ18にかかってしまう。
ワイヤ18との接合部24を透光性樹脂22よりもガラ
ス転移点が高いフィラー混入耐熱性樹脂20で覆ってい
るため、接合部24にかかる熱ストレスを緩和すること
ができる。つまり、フィラー混入耐熱性樹脂20は、半
田リフロー時に、軟化したり、硬化収縮したりすること
がほとんどないため、透光性樹脂22が膨張および収縮
しても、その応力がリード14bとワイヤ18との接合
部24にかかることがない。このように、リード14b
とワイヤ18との接合部24にかかる熱ストレスを少な
くすることができる。このため、セカンドボンディング
が外れてしまうことがない。
極16aとワイヤ18との接合部は、上述したように、
溶融圧着されているため、熱ストレスを受けてもワイヤ
18が断線することはほとんどない。
接合部をフィラー混入耐熱性樹脂で覆い、半田リフロー
処理による熱ストレスを少なくするため、ワイヤが断線
してしまうことがない。このように、半田リフロー処理
を施して電子機器のプリント基板に実装することができ
るため、電子機器の生産性を向上することができる。
ンディングした光学的な半導体装置についてのみ示した
が、受光素子としてのフォトダイオードチップやフォト
トランジスタチップをボンディングした他の光学的な半
導体装置にも適用することができる。
Claims (3)
- 【請求項1】基板上に形成された一方の電極に半導体素
子チップをダイボンディングし、前記半導体素子チップ
から前記基板上に形成された他方の電極にボンディング
ワイヤをワイヤボンディングしてから、前記半導体素子
チップを透光性樹脂で封止した半導体発光装置におい
て、 前記ボンディングワイヤと前記他方の電極との接合部を
フィラーを混入した耐熱性樹脂で覆うようにしたことを
特徴とする、半導体発光装置。 - 【請求項2】前記耐熱性樹脂は、エポキシ樹脂にガラス
を混入した樹脂を含む、請求項1記載の半導体発光装
置。 - 【請求項3】前記耐熱性樹脂は、エポキシ樹脂にカーボ
ンを混入した樹脂を含む、請求項1記載の半導体発光装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000296791A JP4409074B2 (ja) | 2000-09-28 | 2000-09-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000296791A JP4409074B2 (ja) | 2000-09-28 | 2000-09-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002110864A true JP2002110864A (ja) | 2002-04-12 |
JP4409074B2 JP4409074B2 (ja) | 2010-02-03 |
Family
ID=18779005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000296791A Expired - Fee Related JP4409074B2 (ja) | 2000-09-28 | 2000-09-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4409074B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009135381A (ja) * | 2007-10-31 | 2009-06-18 | Sharp Corp | チップ部品型led及びその製造方法 |
JP2012109475A (ja) * | 2010-11-19 | 2012-06-07 | Rohm Co Ltd | 発光装置、発光装置の製造方法、および光学装置 |
US11955466B2 (en) | 2020-08-25 | 2024-04-09 | Nichia Corporation | Light emitting device |
US12002909B2 (en) | 2020-08-25 | 2024-06-04 | Nichia Corporation | Surface-mounted multi-colored light emitting device |
-
2000
- 2000-09-28 JP JP2000296791A patent/JP4409074B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009135381A (ja) * | 2007-10-31 | 2009-06-18 | Sharp Corp | チップ部品型led及びその製造方法 |
JP2012109475A (ja) * | 2010-11-19 | 2012-06-07 | Rohm Co Ltd | 発光装置、発光装置の製造方法、および光学装置 |
US11955466B2 (en) | 2020-08-25 | 2024-04-09 | Nichia Corporation | Light emitting device |
US12002909B2 (en) | 2020-08-25 | 2024-06-04 | Nichia Corporation | Surface-mounted multi-colored light emitting device |
Also Published As
Publication number | Publication date |
---|---|
JP4409074B2 (ja) | 2010-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3947750B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH09330996A (ja) | 電子パッケージ | |
WO1998001907A1 (en) | Resin-encapsulated semiconductor device and method of manufacturing the same | |
JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
JP2003017517A (ja) | 混成集積回路装置およびその製造方法 | |
JPH1050734A (ja) | チップ型半導体 | |
JP2007027281A (ja) | 半導体装置 | |
JP4409074B2 (ja) | 半導体装置 | |
JPH11112036A (ja) | 面実装半導体装置 | |
JP2002280479A (ja) | 表面実装型の半導体装置 | |
JP2009224529A (ja) | 半導体装置およびその製造方法 | |
JP3572254B2 (ja) | 回路基板 | |
JP5233339B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2001257229A (ja) | バンプを有する電子部品及びその実装方法 | |
KR100864004B1 (ko) | 초음파를 이용한 발광다이오드의 플립칩 패키징 방법 | |
JP3472342B2 (ja) | 半導体装置の実装体の製造方法 | |
JP4750076B2 (ja) | 半導体装置の製造方法 | |
JP4386552B2 (ja) | 受発光型半導体装置の構造 | |
KR100481926B1 (ko) | 일반칩형반도체패키지및플립칩형반도체패키지와그제조방법 | |
JPH04144162A (ja) | 半導体装置 | |
US20060113654A1 (en) | Package of a semiconductor device with a flexible wiring substrate and method for the same | |
JP4608810B2 (ja) | 表面実装型の半導体装置 | |
JP2004103641A (ja) | 半導体装置 | |
JPH11260945A (ja) | 半導体装置の実装構造及び実装方法 | |
JP2003101070A (ja) | 半導体発光装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070413 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070822 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091111 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4409074 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |