JP2002076638A - 低温焼成セラミック回路基板 - Google Patents
低温焼成セラミック回路基板Info
- Publication number
- JP2002076638A JP2002076638A JP2000264460A JP2000264460A JP2002076638A JP 2002076638 A JP2002076638 A JP 2002076638A JP 2000264460 A JP2000264460 A JP 2000264460A JP 2000264460 A JP2000264460 A JP 2000264460A JP 2002076638 A JP2002076638 A JP 2002076638A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- glass
- low
- ceramic
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Conductive Materials (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】高周波領域における内部配線の導電率が高い低
温焼成多層基板を提供する。 【解決手段】Ａｇを主成分とする金属成分とガラスフリ
ットとからなる導電性ペーストでビアホール及び内部配
線を形成したセラミックグリーンシートを複数積層し、
８５０〜１０５０℃で焼成する低温焼成セラミック回路
基板１０において、非晶質ガラスフリットの作業点温度
が、セラミックグリーンシートの焼成温度より低く、且
つ前記非晶質ガラスフリットは、前記導電性ペースト中
に５〜３５ｖｏｌ％（対固形分比）含有されていること
を特徴とする。
温焼成多層基板を提供する。 【解決手段】Ａｇを主成分とする金属成分とガラスフリ
ットとからなる導電性ペーストでビアホール及び内部配
線を形成したセラミックグリーンシートを複数積層し、
８５０〜１０５０℃で焼成する低温焼成セラミック回路
基板１０において、非晶質ガラスフリットの作業点温度
が、セラミックグリーンシートの焼成温度より低く、且
つ前記非晶質ガラスフリットは、前記導電性ペースト中
に５〜３５ｖｏｌ％（対固形分比）含有されていること
を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、ガラス−セラミッ
ク材料から成る単層または内部配線となる導体膜を挟持
・積層した多層の基体上に、表面配線となる導体を一体
的に焼結した低温焼成セラミック回路基板に関するもの
である。
ク材料から成る単層または内部配線となる導体膜を挟持
・積層した多層の基体上に、表面配線となる導体を一体
的に焼結した低温焼成セラミック回路基板に関するもの
である。
【０００２】
【従来の技術】例えば、低温焼成セラミック多層回路基
板は、基板材料をガラスとアルミナなどの無機物フィラ
ーから成り、これにより、焼成温度を８００〜１０００
℃で可能とすることで、低抵抗導体材料であるＡｕ、Ａ
ｇなどを内部配線として用いることができるようになっ
た。
板は、基板材料をガラスとアルミナなどの無機物フィラ
ーから成り、これにより、焼成温度を８００〜１０００
℃で可能とすることで、低抵抗導体材料であるＡｕ、Ａ
ｇなどを内部配線として用いることができるようになっ
た。
【０００３】基板材料と内部配線となる導体膜の関係に
おいては、デラミネーションなどが発生せず強固に接着
すること、焼結挙動が近似し基板の反りが発生しないよ
うに、特に基板材料のガラス成分を調整し、また内部配
線となる導体膜の導電性ペースト材料を調整していた。
おいては、デラミネーションなどが発生せず強固に接着
すること、焼結挙動が近似し基板の反りが発生しないよ
うに、特に基板材料のガラス成分を調整し、また内部配
線となる導体膜の導電性ペースト材料を調整していた。
【０００４】しかし、このようにＡｇを含む導電性ペー
ストにより形成された導体膜の収縮開始温度は約６００
℃以下で始まり、収縮終了温度が７５０〜８００℃程度
となり、一般のガラス−セラミック材料からなる基体側
の収縮挙動に合わないため、例えば、導体膜の収縮終了
温度前後でガラス−セラミック材料のガラスの軟化や結
晶化反応が行われるため、基体側に反りが発生してしま
う。
ストにより形成された導体膜の収縮開始温度は約６００
℃以下で始まり、収縮終了温度が７５０〜８００℃程度
となり、一般のガラス−セラミック材料からなる基体側
の収縮挙動に合わないため、例えば、導体膜の収縮終了
温度前後でガラス−セラミック材料のガラスの軟化や結
晶化反応が行われるため、基体側に反りが発生してしま
う。
【０００５】そこで、セラミック基板の焼結開始温度よ
りも低い軟化点をもったガラスフリットを含む導電性ペ
ーストで用いた内部配線を形成した低温焼成セラミック
配線基板が特開平１０−２１５０４６公報に開示されて
いる。
りも低い軟化点をもったガラスフリットを含む導電性ペ
ーストで用いた内部配線を形成した低温焼成セラミック
配線基板が特開平１０−２１５０４６公報に開示されて
いる。
【０００６】かかる発明の構成によれば、Ａｇ系導体材
料の焼結反応を、ガラス−セラミック材料の焼結反応と
同時程度に遅らせることができ、その結果、基板の反り
を防止することができる。
料の焼結反応を、ガラス−セラミック材料の焼結反応と
同時程度に遅らせることができ、その結果、基板の反り
を防止することができる。
【０００７】
【発明が解決しようとする課題】ところで、近年無線通
信関係の飛躍的な進歩に伴い数百ＭＨｚ乃至は数ＧＨｚ
もしくはそれ以上の周波数帯での動作が必要とされるよ
うになってきている。このような高周波領域で使用され
る電子部品にも小型化、低価格化等が要求されるため、
様々な集積技術を応用した高周波積層セラミック部品が
製造されるようになった。
信関係の飛躍的な進歩に伴い数百ＭＨｚ乃至は数ＧＨｚ
もしくはそれ以上の周波数帯での動作が必要とされるよ
うになってきている。このような高周波領域で使用され
る電子部品にも小型化、低価格化等が要求されるため、
様々な集積技術を応用した高周波積層セラミック部品が
製造されるようになった。
【０００８】しかし、上記構成の低温焼成セラミック配
線基板によれば、焼成時に、基板との界面や導体中に多
くのガラスが存在し、導体の導電率が低くなり、またガ
ラスが界面に存在する場合、ガラスと内部配線の界面の
表面粗さが増し、高周波特性で高周波電流が導体中の表
面側に集中してくるようになるため、導体の高周波にお
ける導電率が低くなる。これにより高周波電流に対する
抵抗が増加するため、小型かつ低価格といった積層セラ
ミック部品の長所を高周波帯領域で享受することは困難
であった。
線基板によれば、焼成時に、基板との界面や導体中に多
くのガラスが存在し、導体の導電率が低くなり、またガ
ラスが界面に存在する場合、ガラスと内部配線の界面の
表面粗さが増し、高周波特性で高周波電流が導体中の表
面側に集中してくるようになるため、導体の高周波にお
ける導電率が低くなる。これにより高周波電流に対する
抵抗が増加するため、小型かつ低価格といった積層セラ
ミック部品の長所を高周波帯領域で享受することは困難
であった。
【０００９】本発明は、上述の課題に鑑みて案出された
ものであり、その目的は、基体の反り変形を抑制し、表
面配線と内部配線及び誘電体層が一体的に焼成可能であ
り、かつ高周波領域における内部配線の導電率が高い低
温焼成セラミック多層基板を提供するものである。
ものであり、その目的は、基体の反り変形を抑制し、表
面配線と内部配線及び誘電体層が一体的に焼成可能であ
り、かつ高周波領域における内部配線の導電率が高い低
温焼成セラミック多層基板を提供するものである。
【００１０】
【課題を解決するための手段】本発明の低温焼成セラミ
ック回路基板は、Ａｇを主成分とする金属成分と非晶質
ガラスフリットとからなる導電性ペーストでビアホール
及び内部配線を形成したセラミックグリーンシートを複
数積層し、８５０〜１０５０℃で焼成する低温焼成セラ
ミック回路基板において、前記非晶質ガラスフリットの
作業点温度が、前記セラミックグリーンシートの焼成温
度より低く、且つ前記非晶質ガラスフリットは、前記導
電性ペースト中に、５〜３５ｖｏｌ％（対固形分比）含
有されていることを特徴とする。
ック回路基板は、Ａｇを主成分とする金属成分と非晶質
ガラスフリットとからなる導電性ペーストでビアホール
及び内部配線を形成したセラミックグリーンシートを複
数積層し、８５０〜１０５０℃で焼成する低温焼成セラ
ミック回路基板において、前記非晶質ガラスフリットの
作業点温度が、前記セラミックグリーンシートの焼成温
度より低く、且つ前記非晶質ガラスフリットは、前記導
電性ペースト中に、５〜３５ｖｏｌ％（対固形分比）含
有されていることを特徴とする。
【００１１】なお、作業点温度とは、加熱、昇温した場
合にガラスフリットが軟化して所定の粘度（約１０4ポ
イズ）になる温度を意味する。
合にガラスフリットが軟化して所定の粘度（約１０4ポ
イズ）になる温度を意味する。
【００１２】好ましくは、前記金属成分はＡｇを主成分
とし、かつ前記非晶質ガラスフリットの作業点温度が８
００〜９００℃の範囲にあることを特徴とする。
とし、かつ前記非晶質ガラスフリットの作業点温度が８
００〜９００℃の範囲にあることを特徴とする。
【００１３】
【発明の実施の形態】以下、本発明の図面に基づいて説
明する。図１は本発明の低温焼成セラミック回路基板の
断面図である。尚、基板は複数のガラス−セラミック層
が多層化された積層回路基板を例に説明する。
明する。図１は本発明の低温焼成セラミック回路基板の
断面図である。尚、基板は複数のガラス−セラミック層
が多層化された積層回路基板を例に説明する。
【００１４】図において、１０は低温焼成セラミック回
路基板であり、低温焼成セラミック回路基板１０は、積
層体（基体）１と表面に形成された表面配線２から構成
され、さらにこの表面配線２上には半田６を介して電子
部品５が搭載されている。
路基板であり、低温焼成セラミック回路基板１０は、積
層体（基体）１と表面に形成された表面配線２から構成
され、さらにこの表面配線２上には半田６を介して電子
部品５が搭載されている。
【００１５】積層体１は、例えば４層のガラス−セラミ
ック層１ａ〜１ｄからなり、その層１ａ〜１ｄ間には、
内部配線３が形成されている。また、各ガラス−セラミ
ック層１ａ〜１ｄには、その厚み方向に内部配線３間を
接合するため、また内部配線３と表面配線２とを接続す
るためのビアホール導体４が形成されている。
ック層１ａ〜１ｄからなり、その層１ａ〜１ｄ間には、
内部配線３が形成されている。また、各ガラス−セラミ
ック層１ａ〜１ｄには、その厚み方向に内部配線３間を
接合するため、また内部配線３と表面配線２とを接続す
るためのビアホール導体４が形成されている。
【００１６】上述の低温焼成セラミック回路基板１０の
製造方法を簡単に説明すると、まず、ガラス−セラミッ
ク層となるグリーンシートを作成する。例えばグリーン
シートは、例えば、ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ3−Ｃａ
Ｏ−ＰｂＯなどのガラス粉末、例えばアルミナセラミッ
ク粉末の無機物フィラーと、例えばアルキルメタクリレ
ートなどの有機バインダーと、例えばＤＢＰなどの可塑
剤と、例えばトルエンなどの有機溶剤とを混合し、ボー
ルミルで４８時間混練しスラリーを形成する。ここで、
セラミック粉末、結晶化ガラスとなるガラス粉末の混合
比率は、セラミック粉末３０ｗｔ％、ガラス粉末７０ｗ
ｔ％である。
製造方法を簡単に説明すると、まず、ガラス−セラミッ
ク層となるグリーンシートを作成する。例えばグリーン
シートは、例えば、ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ3−Ｃａ
Ｏ−ＰｂＯなどのガラス粉末、例えばアルミナセラミッ
ク粉末の無機物フィラーと、例えばアルキルメタクリレ
ートなどの有機バインダーと、例えばＤＢＰなどの可塑
剤と、例えばトルエンなどの有機溶剤とを混合し、ボー
ルミルで４８時間混練しスラリーを形成する。ここで、
セラミック粉末、結晶化ガラスとなるガラス粉末の混合
比率は、セラミック粉末３０ｗｔ％、ガラス粉末７０ｗ
ｔ％である。
【００１７】このスラリーをドクターブレード法などに
よりテープ成型を行い、所定寸法に切断してグリーンシ
ートを作成する。
よりテープ成型を行い、所定寸法に切断してグリーンシ
ートを作成する。
【００１８】次に、内部配線３間を接続したり、内部配
線３と表面配線２とを接続するビアホール導体４となる
貫通穴を、夫々のグリーンシートの所定位置にパンチン
グなどにより穿設する。
線３と表面配線２とを接続するビアホール導体４となる
貫通穴を、夫々のグリーンシートの所定位置にパンチン
グなどにより穿設する。
【００１９】次に、表面配線２となる導電性ペーストを
用いて、表層のガラス−セラミック層１ａとなるグリー
ンシートの貫通穴に充填するとともに、そのグリーンシ
ート上に所定形状の表面配線２となる導体膜を印刷形成
する。
用いて、表層のガラス−セラミック層１ａとなるグリー
ンシートの貫通穴に充填するとともに、そのグリーンシ
ート上に所定形状の表面配線２となる導体膜を印刷形成
する。
【００２０】ここで、表面配線２となる導電性ペースト
は、所定量のＡｇ粉末、Ｐｔ粉末、必要に応じて所定量
のＰｄ粉末などの金属粉末と、必要に応じて例えば所定
量のホウケイ酸系の低融点ガラスと、必要に応じて例え
ばＳｉＯ2、Ｂｉ2Ｏ3などの金属酸化物と、例えばエチ
ルセルロースなどの有機バインダーと、例えば２，２，
４−トリメチル−１，３−ペンタジオールモノイソブチ
レートなどの有機溶剤を混合して、３本ロールミルで混
練して形成する。
は、所定量のＡｇ粉末、Ｐｔ粉末、必要に応じて所定量
のＰｄ粉末などの金属粉末と、必要に応じて例えば所定
量のホウケイ酸系の低融点ガラスと、必要に応じて例え
ばＳｉＯ2、Ｂｉ2Ｏ3などの金属酸化物と、例えばエチ
ルセルロースなどの有機バインダーと、例えば２，２，
４−トリメチル−１，３−ペンタジオールモノイソブチ
レートなどの有機溶剤を混合して、３本ロールミルで混
練して形成する。
【００２１】また、内部配線３となる導電性ペーストを
用いて、内部側のガラス−セラミック層１ｂ〜１ｄとな
るグリーンシートの貫通穴に充填するとともに、そのグ
リーンシート上に所定形状の内部配線３となる導体膜を
印刷形成する。
用いて、内部側のガラス−セラミック層１ｂ〜１ｄとな
るグリーンシートの貫通穴に充填するとともに、そのグ
リーンシート上に所定形状の内部配線３となる導体膜を
印刷形成する。
【００２２】ここで、内部配線３となる導電性ペースト
は、例えば所定量のＡｇ粉末などの低抵抗金属粉末と、
例えば所定量のホウケイ酸系の低融点ガラスと、例えば
エチルセルロースなどの有機バインダーと、例えば２，
２，４−トリメチル−１，３−ペンタジオールモノイソ
ブチレートなどの有機溶剤を混合して、３本ロールミル
で混練して形成する。
は、例えば所定量のＡｇ粉末などの低抵抗金属粉末と、
例えば所定量のホウケイ酸系の低融点ガラスと、例えば
エチルセルロースなどの有機バインダーと、例えば２，
２，４−トリメチル−１，３−ペンタジオールモノイソ
ブチレートなどの有機溶剤を混合して、３本ロールミル
で混練して形成する。
【００２３】このようにして得られたグリーンシート
を、積層順序に応じて、積層して積層体１を形成し、一
体的に焼成する。具体的には、焼成処理は、昇温過程で
５００℃前後までの脱バインダー工程と、焼結工程とか
ら成る。
を、積層順序に応じて、積層して積層体１を形成し、一
体的に焼成する。具体的には、焼成処理は、昇温過程で
５００℃前後までの脱バインダー工程と、焼結工程とか
ら成る。
【００２４】焼成工程において、まず、導電性ペースト
中のガラスフリットが軟化、流動し、ガラスセラミック
層１ａ〜１ｄとの接着（接合）に寄与する。このとき、
ガラスフリットの粘性が十分に低いため、内部配線３の
主体である金属と基板との界面に移行し、その界面を滑
らかに接合することとなる。これにより、高周波領域に
おける内部配線３の導電率が高い低温焼成セラミック多
層基板１０を提供することができる。
中のガラスフリットが軟化、流動し、ガラスセラミック
層１ａ〜１ｄとの接着（接合）に寄与する。このとき、
ガラスフリットの粘性が十分に低いため、内部配線３の
主体である金属と基板との界面に移行し、その界面を滑
らかに接合することとなる。これにより、高周波領域に
おける内部配線３の導電率が高い低温焼成セラミック多
層基板１０を提供することができる。
【００２５】ここで、基板の反りを抑制する場合、ガラ
スの流動開始する温度域が低すぎると、十分に導電性ペ
ースト中の金属粉末の焼結を抑制できないため、ガラス
の性質としては、狭い温度領域で粘性が低くなる性質の
物が望ましい。
スの流動開始する温度域が低すぎると、十分に導電性ペ
ースト中の金属粉末の焼結を抑制できないため、ガラス
の性質としては、狭い温度領域で粘性が低くなる性質の
物が望ましい。
【００２６】焼成工程後、焼成された積層体１に、必要
に応じて表面配線２に接続するように厚膜抵抗体膜を焼
きつけたり、また、絶縁保護膜を被覆したりして、最後
に、各種電子部品５を半田６により接合する。
に応じて表面配線２に接続するように厚膜抵抗体膜を焼
きつけたり、また、絶縁保護膜を被覆したりして、最後
に、各種電子部品５を半田６により接合する。
【００２７】具体的には、電子部品５が搭載される表面
配線２上にクリーム状の半田６を塗布し、各種電子部品
５を載置する。これにより、電子部品５はクリーム状の
半田６によって仮保持されることになる。
配線２上にクリーム状の半田６を塗布し、各種電子部品
５を載置する。これにより、電子部品５はクリーム状の
半田６によって仮保持されることになる。
【００２８】この状態で２３０℃前後の熱処理を行うリ
フロー炉に投入して、クリーム状の半田を溶融して、徐
冷・硬化して半田６接合を行い、低温焼成セラミック回
路基板１０が完成する。
フロー炉に投入して、クリーム状の半田を溶融して、徐
冷・硬化して半田６接合を行い、低温焼成セラミック回
路基板１０が完成する。
【００２９】かくして本発明の低温焼成セラミック回路
基板１０によれば、非晶質ガラスフリットの作業点温度
が、セラミックグリーンシートの焼成温度より低いた
め、焼成工程において、まず、ガラスフリットが軟化、
流動し、基板との接着（接合）に寄与する。このとき、
ガラスフリットの粘性が十分に低いため、内部配線３の
主体である金属と基板との界面に移行し、その界面を滑
らかに接合することとなる。これにより、高周波領域に
おける内部配線３の導電率が高い低温焼成セラミック多
層基板１０を提供することができる。
基板１０によれば、非晶質ガラスフリットの作業点温度
が、セラミックグリーンシートの焼成温度より低いた
め、焼成工程において、まず、ガラスフリットが軟化、
流動し、基板との接着（接合）に寄与する。このとき、
ガラスフリットの粘性が十分に低いため、内部配線３の
主体である金属と基板との界面に移行し、その界面を滑
らかに接合することとなる。これにより、高周波領域に
おける内部配線３の導電率が高い低温焼成セラミック多
層基板１０を提供することができる。
【００３０】また、ガラスフリットは、非晶質ガラスで
ある。すなわち、結晶質ガラスの場合、作業点温度に至
る前に結晶化が始まり、十分に導体から基板との界面に
流動して行かず、Ａｇ界面の凹凸が生じたままの状態に
なり、導体損が大きくなる。また、石英ガラスの場合、
軟化点が約１６５０℃と高いことによる。
ある。すなわち、結晶質ガラスの場合、作業点温度に至
る前に結晶化が始まり、十分に導体から基板との界面に
流動して行かず、Ａｇ界面の凹凸が生じたままの状態に
なり、導体損が大きくなる。また、石英ガラスの場合、
軟化点が約１６５０℃と高いことによる。
【００３１】また、非晶質ガラスフリットは、、前記導
電性ペースト中に、５〜３５ｖｏｌ％（対固形分比）含
有されている。すなわち、５ｖｏｌ％未満では、内部配
線３の主体となるＡｇの収縮挙動と絶縁体のセラミック
材料との収縮挙動を略一致させることができず、基板の
反りが発生する。また、３５ｖｏｌ％を超えると導体中
に残存するガラス量が増え、導体抵抗が増加し電気特性
が劣化する。
電性ペースト中に、５〜３５ｖｏｌ％（対固形分比）含
有されている。すなわち、５ｖｏｌ％未満では、内部配
線３の主体となるＡｇの収縮挙動と絶縁体のセラミック
材料との収縮挙動を略一致させることができず、基板の
反りが発生する。また、３５ｖｏｌ％を超えると導体中
に残存するガラス量が増え、導体抵抗が増加し電気特性
が劣化する。
【００３２】また、金属成分がＡｇを主成分とする場
合、焼成温度は８５０℃〜９５０℃に選定されるため、
非晶質ガラスフリットの作業点温度は８００℃から９０
０℃であることが望ましい。
合、焼成温度は８５０℃〜９５０℃に選定されるため、
非晶質ガラスフリットの作業点温度は８００℃から９０
０℃であることが望ましい。
【００３３】
【実施例】ガラスセラミック材料として、以下の２種類
について評価を行った。
について評価を行った。
【００３４】材料Ａは、ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ3−
ＣａＯ系ガラス粉末、平均粒径２μｍのアルミナセラミ
ック粉末（無機物フィラー）から構成した。材料Ｂは、
８５０℃〜１０００℃で焼成可能なＢａＴｉＯ2系絶縁
体材料粉末を用いた。
ＣａＯ系ガラス粉末、平均粒径２μｍのアルミナセラミ
ック粉末（無機物フィラー）から構成した。材料Ｂは、
８５０℃〜１０００℃で焼成可能なＢａＴｉＯ2系絶縁
体材料粉末を用いた。
【００３５】ガラスセラミック材料粉末と、ガラスフリ
ットと、これらの合計に対し重量比で１０％のアルキル
メタクリレート（有機バインダー）と、同１０％のＤＢ
Ｐ（可塑剤）と、同１０％のトルエン（有機溶剤）とを
混合し、ボールミルで４８時間混練しスラリーを形成し
た。ここで、セラミック粉末、結晶化ガラスとなるガラ
ス粉末の混合比率は、セラミック粉末３０ｗｔ％、ガラ
ス粉末７０ｗｔ％とした。このスラリーをドクターブレ
ード法などによりテープ成型を行い、所定寸法に切断し
てグリーンシートを作成した。
ットと、これらの合計に対し重量比で１０％のアルキル
メタクリレート（有機バインダー）と、同１０％のＤＢ
Ｐ（可塑剤）と、同１０％のトルエン（有機溶剤）とを
混合し、ボールミルで４８時間混練しスラリーを形成し
た。ここで、セラミック粉末、結晶化ガラスとなるガラ
ス粉末の混合比率は、セラミック粉末３０ｗｔ％、ガラ
ス粉末７０ｗｔ％とした。このスラリーをドクターブレ
ード法などによりテープ成型を行い、所定寸法に切断し
てグリーンシートを作成した。
【００３６】次に、平均粒径３μｍのＡｇ粉末と、平均
粒径０．５μｍのＰｔ粉末と、平均粒径０．５μｍのＰ
ｄ粉末と、平均粒径０．５μｍのホウケイ酸ガラス粉
末、所定量のＳｉＯ2、ＳｎＯなどの金属酸化物と、チ
タネート系カップリング剤とに、エチルセルロース、ペ
ンタンジオールモノイソブチレートを適量加え、３本ロ
ールミルで混練しペーストを形成した。
粒径０．５μｍのＰｔ粉末と、平均粒径０．５μｍのＰ
ｄ粉末と、平均粒径０．５μｍのホウケイ酸ガラス粉
末、所定量のＳｉＯ2、ＳｎＯなどの金属酸化物と、チ
タネート系カップリング剤とに、エチルセルロース、ペ
ンタンジオールモノイソブチレートを適量加え、３本ロ
ールミルで混練しペーストを形成した。
【００３７】次に、上述のグリーンシート上に上述の導
電性ペーストをスクリーン印刷方法で所定形状の導体膜
を形成し、４枚重ね合わせて加熱圧着し、表面配線２と
なる導体膜を有する積層体１（基体）を作成して、その
後、大気雰囲気で９００℃で焼成した。
電性ペーストをスクリーン印刷方法で所定形状の導体膜
を形成し、４枚重ね合わせて加熱圧着し、表面配線２と
なる導体膜を有する積層体１（基体）を作成して、その
後、大気雰囲気で９００℃で焼成した。
【００３８】表面配線２の導電率は、４端子法で２ＧＨ
ｚ、６ＧＨｚにおける固有抵抗を測定し求めた。ここ
で、体積抵抗率が０．０１７２４１μｍを導電率１００
％とした。
ｚ、６ＧＨｚにおける固有抵抗を測定し求めた。ここ
で、体積抵抗率が０．０１７２４１μｍを導電率１００
％とした。
【００３９】また、焼成後の寸法で８．５ｍｍ角の表面
配線を形成し、反りの状況を測定した。
配線を形成し、反りの状況を測定した。
【００４０】良品の評価として、導電率が６０％以上、
反りが１００μｍ以下であるものとした。結果を表１に
表す。
反りが１００μｍ以下であるものとした。結果を表１に
表す。
【００４１】
【表１】
【００４２】まず、基板材料がＡの場合において、非晶
質ガラスの作業点温度が８００〜９００℃、含有率が５
〜３５ｖｏｌ％の範囲にある場合（試料Ｎｏ．２〜３、
８〜９）、２ＧＨｚ、６ＧＨｚにおける導電率は全て６
０％以上となり、基板反りは１００μｍ以下となった。
質ガラスの作業点温度が８００〜９００℃、含有率が５
〜３５ｖｏｌ％の範囲にある場合（試料Ｎｏ．２〜３、
８〜９）、２ＧＨｚ、６ＧＨｚにおける導電率は全て６
０％以上となり、基板反りは１００μｍ以下となった。
【００４３】これに対し、非晶質ガラスの作業点温度が
７８０℃の場合（試料Ｎｏ．１）、６ＧＨｚにおける導
電率が５９％と低下した。
７８０℃の場合（試料Ｎｏ．１）、６ＧＨｚにおける導
電率が５９％と低下した。
【００４４】また、非晶質ガラスの作業点温度が９３０
℃の場合（試料Ｎｏ．４）、６ＧＨｚにおける導電率が
５７％と低下した。
℃の場合（試料Ｎｏ．４）、６ＧＨｚにおける導電率が
５７％と低下した。
【００４５】また、結晶化ガラス、石英ガラスを用いた
場合（試料Ｎｏ．５〜６）、２ＧＨｚ、６ＧＨｚにおけ
る導電率は全て６０％未満となった。
場合（試料Ｎｏ．５〜６）、２ＧＨｚ、６ＧＨｚにおけ
る導電率は全て６０％未満となった。
【００４６】また、非晶質ガラスの含有率が３ｖｏｌ％
の場合（試料Ｎｏ．７）、基板反りは１５０μｍとなっ
た。
の場合（試料Ｎｏ．７）、基板反りは１５０μｍとなっ
た。
【００４７】また、非晶質ガラスの含有率が４０ｖｏｌ
％の場合（試料Ｎｏ．１０）、６ＧＨｚにおける導電率
が５５％となった。
％の場合（試料Ｎｏ．１０）、６ＧＨｚにおける導電率
が５５％となった。
【００４８】また、基板材料がＢの場合において、非晶
質ガラスの作業点温度が８００〜９００℃、含有率が５
〜３５ｖｏｌ％の範囲にある場合（試料Ｎｏ．１２〜１
３、１８〜１９）、２ＧＨｚ、６ＧＨｚにおける導電率
は全て６０％以上となり、基板反りは１００μｍ以下と
なった。
質ガラスの作業点温度が８００〜９００℃、含有率が５
〜３５ｖｏｌ％の範囲にある場合（試料Ｎｏ．１２〜１
３、１８〜１９）、２ＧＨｚ、６ＧＨｚにおける導電率
は全て６０％以上となり、基板反りは１００μｍ以下と
なった。
【００４９】これに対し、非晶質ガラスの作業点温度が
７８０℃の場合（試料Ｎｏ．１１）、６ＧＨｚにおける
導電率が５８％と低下した。
７８０℃の場合（試料Ｎｏ．１１）、６ＧＨｚにおける
導電率が５８％と低下した。
【００５０】また、非晶質ガラスの作業点温度が９３０
℃の場合（試料Ｎｏ．１４）、６ＧＨｚにおける導電率
が５９％と低下した。
℃の場合（試料Ｎｏ．１４）、６ＧＨｚにおける導電率
が５９％と低下した。
【００５１】また、結晶化ガラス、石英ガラスを用いた
場合（試料Ｎｏ．１５〜１６）、２ＧＨｚ、６ＧＨｚに
おける導電率は全て６０％未満となった。
場合（試料Ｎｏ．１５〜１６）、２ＧＨｚ、６ＧＨｚに
おける導電率は全て６０％未満となった。
【００５２】また、非晶質ガラスの含有率が３ｖｏｌ％
の場合（試料Ｎｏ．１７）、基板反りは１８０μｍとな
った。
の場合（試料Ｎｏ．１７）、基板反りは１８０μｍとな
った。
【００５３】また、非晶質ガラスの含有率が４０ｖｏｌ
％の場合（試料Ｎｏ．２０）、６ＧＨｚにおける導電率
が５８％となった。
％の場合（試料Ｎｏ．２０）、６ＧＨｚにおける導電率
が５８％となった。
【００５４】
【発明の効果】以上のように本発明によれば、導電性ペ
ーストは、非晶質ガラスフリットの作業点温度が、セラ
ミックグリーンシートの焼成温度より低いため、焼成工
程において、まず、ガラスフリットが軟化、流動する。
そしてガラスフリットの粘性が十分に低いため、内部配
線の主体である金属と基板との界面に移行し、その界面
を滑らかに接合することとなる。これにより、高周波領
域における内部配線の導電率が高い低温焼成多層基板を
提供することができる。
ーストは、非晶質ガラスフリットの作業点温度が、セラ
ミックグリーンシートの焼成温度より低いため、焼成工
程において、まず、ガラスフリットが軟化、流動する。
そしてガラスフリットの粘性が十分に低いため、内部配
線の主体である金属と基板との界面に移行し、その界面
を滑らかに接合することとなる。これにより、高周波領
域における内部配線の導電率が高い低温焼成多層基板を
提供することができる。
【図１】本発明に係る低温焼成セラミック回路基板の断
面図である。
面図である。
１０ 低温焼成セラミック回路基板 １ 基体（積層体） １ａ〜１ｄ ガラス−セラミック層（基板） ２ 表面配線 ３ 内部配線 ４ ビアホール導体 ５ 電子部品 ６ 半田
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4E351 AA07 BB01 BB24 BB31 CC12 CC22 CC31 DD05 DD20 DD52 EE02 EE03 EE09 EE12 GG03 4G055 AA08 AC09 BA22 5E346 AA12 AA15 AA38 AA43 CC18 CC39 DD02 DD34 EE24 EE27 FF18 GG06 GG09 HH11 5G301 DA03 DA11 DA12 DA33 DA36 DA37 DA42 DD01
Claims (1)
- 【請求項１】 Ａｇを主成分とする金属成分と非晶質ガ
ラスフリットとから成る導電性ペーストでビアホール導
体及び内部配線を形成したセラミックグリーンシートを
複数積層し、８５０〜１０５０℃で焼成する低温焼成セ
ラミック回路基板において、 前記非晶質ガラスフリットの作業点温度は、前記セラミ
ックグリーンシートの焼成温度より低い８００〜９００
℃の範囲であり、且つ前記非晶質ガラスフリットは、前
記導電性ペースト中に、固定分比で５〜３５ｖｏｌ％含
有されていることを特徴とする低温焼成セラミック回路
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000264460A JP2002076638A (ja) | 2000-08-31 | 2000-08-31 | 低温焼成セラミック回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000264460A JP2002076638A (ja) | 2000-08-31 | 2000-08-31 | 低温焼成セラミック回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002076638A true JP2002076638A (ja) | 2002-03-15 |
Family
ID=18751876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000264460A Pending JP2002076638A (ja) | 2000-08-31 | 2000-08-31 | 低温焼成セラミック回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002076638A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1684559A1 (en) * | 2003-11-14 | 2006-07-26 | Murata Manufacturing Co., Ltd. | Conductive paste and multilayer ceramic substrate |
| JP2008032753A (ja) * | 2002-08-07 | 2008-02-14 | Matsushita Electric Ind Co Ltd | 荷重センサ及びその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136566A (ja) * | 1991-06-17 | 1993-06-01 | E I Du Pont De Nemours & Co | 多層電子回路の製造方法 |
| JPH0782041A (ja) * | 1993-06-30 | 1995-03-28 | Tdk Corp | 多層セラミック部品の製造方法および多層セラミック部品 |
| JP2000165001A (ja) * | 1998-11-30 | 2000-06-16 | Kyocera Corp | 誘電体回路基板 |
-
2000
- 2000-08-31 JP JP2000264460A patent/JP2002076638A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136566A (ja) * | 1991-06-17 | 1993-06-01 | E I Du Pont De Nemours & Co | 多層電子回路の製造方法 |
| JPH0782041A (ja) * | 1993-06-30 | 1995-03-28 | Tdk Corp | 多層セラミック部品の製造方法および多層セラミック部品 |
| JP2000165001A (ja) * | 1998-11-30 | 2000-06-16 | Kyocera Corp | 誘電体回路基板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008032753A (ja) * | 2002-08-07 | 2008-02-14 | Matsushita Electric Ind Co Ltd | 荷重センサ及びその製造方法 |
| EP1684559A1 (en) * | 2003-11-14 | 2006-07-26 | Murata Manufacturing Co., Ltd. | Conductive paste and multilayer ceramic substrate |
| EP1684559A4 (en) * | 2003-11-14 | 2009-08-19 | Murata Manufacturing Co | Conductive Paste and Multi-Layered Ceramic Substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008251782A (ja) | セラミック配線基板およびその製造方法 | |
| JP2009206233A (ja) | セラミック基板の製造方法 | |
| JP2002076638A (ja) | 低温焼成セラミック回路基板 | |
| JP2002043757A (ja) | 多層基板及びその製造方法 | |
| JP3686687B2 (ja) | 低温焼成セラミック回路基板 | |
| JPH06224556A (ja) | 低温焼成多層基板 | |
| JP2005216998A (ja) | セラミック回路基板及びその製造方法 | |
| JP2000049431A (ja) | セラミック回路基板 | |
| JP3064047B2 (ja) | 多層セラミック回路基板 | |
| JP2001284754A (ja) | ガラスセラミック回路基板 | |
| JP2002299830A (ja) | 低温焼成セラミック回路基板 | |
| JP2002076609A (ja) | 回路基板 | |
| JP2005285957A (ja) | 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板。 | |
| JP3190111B2 (ja) | 多層配線基板および誘電体層材料 | |
| JPH11186727A (ja) | 配線基板およびその製造方法 | |
| JP2002198626A (ja) | 低温焼成セラミック回路基板の製造方法 | |
| JPH01166599A (ja) | 積層セラミック基板の製造方法 | |
| JP4502977B2 (ja) | 未焼結積層シート | |
| JP3493294B2 (ja) | 回路基板 | |
| JP4284371B2 (ja) | 積層ガラス−セラミック回路基板 | |
| JPH11135899A (ja) | セラミック回路基板 | |
| JP2001284489A (ja) | 積層回路基板 | |
| JP3638466B2 (ja) | 高周波用電子部品 | |
| JP3936164B2 (ja) | 高周波用低温焼結磁器組成物及びその製造方法 | |
| JP2002290037A (ja) | 回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070718 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100610 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101019 |