JP2002043730A - 集積回路パッケイジの実装方法および集積回路パッケイジ実装基板 - Google Patents
集積回路パッケイジの実装方法および集積回路パッケイジ実装基板Info
- Publication number
- JP2002043730A JP2002043730A JP2000222478A JP2000222478A JP2002043730A JP 2002043730 A JP2002043730 A JP 2002043730A JP 2000222478 A JP2000222478 A JP 2000222478A JP 2000222478 A JP2000222478 A JP 2000222478A JP 2002043730 A JP2002043730 A JP 2002043730A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- mounting
- integrated circuit
- circuit package
- mounting land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 変形したＩＣリードを実装ランドに接続する
方法等を提供する。 【解決手段】 集積回路パッケイジの変形していない第
１のリードおよび変形している第２のリードを、それぞ
れ基板上の第１および第２の実装ランドに接続する集積
回路パッケイジの実装方法において、実装ランド上に導
電材料を供給するステップでは、第２の実装ランドには
第１の実装ランドよりも多量の導電材料を供給し、導電
材料を溶融してリードと実装ランドとを接続するステッ
プでは、第１の実装ランド上で溶融した導電材料は、基
板に垂直な方向に第１の高さに延びて第１のリードと第
１の実装ランドを接続し、第２の実装ランド上で溶融し
た導電材料は、表面張力により第１の高さよりも高く延
びて第２のリードと第２の実装ランドを接続する、集積
回路パッケイジの実装方法を提供する。
方法等を提供する。 【解決手段】 集積回路パッケイジの変形していない第
１のリードおよび変形している第２のリードを、それぞ
れ基板上の第１および第２の実装ランドに接続する集積
回路パッケイジの実装方法において、実装ランド上に導
電材料を供給するステップでは、第２の実装ランドには
第１の実装ランドよりも多量の導電材料を供給し、導電
材料を溶融してリードと実装ランドとを接続するステッ
プでは、第１の実装ランド上で溶融した導電材料は、基
板に垂直な方向に第１の高さに延びて第１のリードと第
１の実装ランドを接続し、第２の実装ランド上で溶融し
た導電材料は、表面張力により第１の高さよりも高く延
びて第２のリードと第２の実装ランドを接続する、集積
回路パッケイジの実装方法を提供する。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路パッケイ
ジのＩＣリードと、基板の実装ランドとの接続に関す
る。
ジのＩＣリードと、基板の実装ランドとの接続に関す
る。
【０００２】
【従来の技術】基板の表面に実装するタイプの集積回路
パッケイジには、基板と接続する部分である複数のＩＣ
リードが設けられている。このＩＣリードと基板上の複
数の実装ランドとは、一般にはんだ等の溶融性導電材料
が利用されて電気的に確実に接続される。図４は、実装
ランド３２−ｎ（ｎ：整数）上に供給されたはんだ９２
−ｎ（ｎ：整数）と、対応する集積回路パッケイジ１０
のＩＣリード１２−ｎ（ｎ：整数）とを示す。接続プロ
セスは以下のように行われる。実装ランド３２−ｎ
（ｎ：整数）上に所定の印刷方式によりはんだ９２−ｎ
（ｎ：整数）が供給されると、次はＩＣリード１２−ｎ
（ｎ：整数）が位置決めされて載置される。そして、例
えばリフローソルダリングによりはんだを溶融させるこ
とにより、ＩＣリード１２−ｎ（ｎ：整数）と実装ラン
ド３２−ｎ（ｎ：整数）とが電気的に接続される。集積
回路パッケイジ１０が基板３０と接続されると、集積回
路パッケイジ１０は、引出配線３４−ｎ（ｎ：整数）を
介して基板３０の他の要素等と信号を授受できる。
パッケイジには、基板と接続する部分である複数のＩＣ
リードが設けられている。このＩＣリードと基板上の複
数の実装ランドとは、一般にはんだ等の溶融性導電材料
が利用されて電気的に確実に接続される。図４は、実装
ランド３２−ｎ（ｎ：整数）上に供給されたはんだ９２
−ｎ（ｎ：整数）と、対応する集積回路パッケイジ１０
のＩＣリード１２−ｎ（ｎ：整数）とを示す。接続プロ
セスは以下のように行われる。実装ランド３２−ｎ
（ｎ：整数）上に所定の印刷方式によりはんだ９２−ｎ
（ｎ：整数）が供給されると、次はＩＣリード１２−ｎ
（ｎ：整数）が位置決めされて載置される。そして、例
えばリフローソルダリングによりはんだを溶融させるこ
とにより、ＩＣリード１２−ｎ（ｎ：整数）と実装ラン
ド３２−ｎ（ｎ：整数）とが電気的に接続される。集積
回路パッケイジ１０が基板３０と接続されると、集積回
路パッケイジ１０は、引出配線３４−ｎ（ｎ：整数）を
介して基板３０の他の要素等と信号を授受できる。
【０００３】集積回路パッケイジ１０のＩＣリードは、
製造段階等の実装の前段階の取り扱いで変形することが
ある。特に、集積回路パッケイジ１０の端部に位置する
端部ＩＣリード１２−１は変形しやすいことが知られて
いる。図４には、変形した端部ＩＣリード１２−１が示
されている。この「変形」とは、例えばＩＣリードの一
部が上方に曲がり、基板に対して所定の平面的接触がな
い場合である。
製造段階等の実装の前段階の取り扱いで変形することが
ある。特に、集積回路パッケイジ１０の端部に位置する
端部ＩＣリード１２−１は変形しやすいことが知られて
いる。図４には、変形した端部ＩＣリード１２−１が示
されている。この「変形」とは、例えばＩＣリードの一
部が上方に曲がり、基板に対して所定の平面的接触がな
い場合である。
【０００４】
【発明が解決しようとする課題】従来、実装ランド３２
−ｎ（ｎ：整数）上に供給されるはんだ９２−ｎ（ｎ：
整数）の量は一定であるため、変形した端部ＩＣリード
１２−１を端部実装ランド３２−１との間には、充分な
はんだ付けが行えていなかった。図５は、はんだ９２−
１で接続された、変形した端部ＩＣリード１２−１と端
部実装ランド３２−１とを示す。端部ＩＣリード１２−
１が上方に変形しているので、端部ＩＣリード１２−１
とはんだ９２−１とは、接触しない、または一部でしか
接触しない場合がある。図５には、領域Ａでしか接触し
ていない状態が示されている。領域Ａが微小な領域であ
ればあるほど、多少の振動等で接続が途切れるおそれが
ある。これでは、十分なはんだ付けが行われているとは
いえない。また本来的に接触していない場合にははんだ
付けの目的が達成されない。このような基板は検査で不
良とされ、人間が端部ＩＣリード１２−１上にはんだを
さらに加え、溶融しなければならない。なお、例えば特
開平６−１６９１５３号公報には、端部パッドに、より
多くのはんだを供給する技術が開示されている。しか
し、この技術は端部パッドの面積が他のパッドの面積よ
りも大きい場合に適用される技術である。端部パッドの
面積が大きいとはんだの可動範囲が広がってしまうた
め、結局変形した端部ＩＣリードを十分強固に接続でき
ない。
−ｎ（ｎ：整数）上に供給されるはんだ９２−ｎ（ｎ：
整数）の量は一定であるため、変形した端部ＩＣリード
１２−１を端部実装ランド３２−１との間には、充分な
はんだ付けが行えていなかった。図５は、はんだ９２−
１で接続された、変形した端部ＩＣリード１２−１と端
部実装ランド３２−１とを示す。端部ＩＣリード１２−
１が上方に変形しているので、端部ＩＣリード１２−１
とはんだ９２−１とは、接触しない、または一部でしか
接触しない場合がある。図５には、領域Ａでしか接触し
ていない状態が示されている。領域Ａが微小な領域であ
ればあるほど、多少の振動等で接続が途切れるおそれが
ある。これでは、十分なはんだ付けが行われているとは
いえない。また本来的に接触していない場合にははんだ
付けの目的が達成されない。このような基板は検査で不
良とされ、人間が端部ＩＣリード１２−１上にはんだを
さらに加え、溶融しなければならない。なお、例えば特
開平６−１６９１５３号公報には、端部パッドに、より
多くのはんだを供給する技術が開示されている。しか
し、この技術は端部パッドの面積が他のパッドの面積よ
りも大きい場合に適用される技術である。端部パッドの
面積が大きいとはんだの可動範囲が広がってしまうた
め、結局変形した端部ＩＣリードを十分強固に接続でき
ない。
【０００５】本発明の目的は、変形したＩＣリードを実
装ランドに確実に接続する方法、およびその方法により
接続された集積回路パッケイジ実装基板を提供すること
である。
装ランドに確実に接続する方法、およびその方法により
接続された集積回路パッケイジ実装基板を提供すること
である。
【０００６】
【課題を解決するための手段】本発明の集積回路パッケ
イジの実装方法は、集積回路パッケイジの変形していな
い第１のリードおよび変形している第２のリードを、そ
れぞれ基板上の第１の実装ランドおよび第２の実装ラン
ドに接続する集積回路パッケイジの実装方法において、
実装ランド上に導電材料を供給するステップであって、
前記第２の実装ランドには、前記第１の実装ランドより
も多量の導電材料を供給するステップと、供給された導
電材料を溶融してリードと実装ランドとを接続するステ
ップであって、前記第１の実装ランド上で溶融した導電
材料は、前記基板に垂直な方向に第１の高さに延びて前
記第１のリードおよび前記第１の実装ランドを接続し、
前記第２の実装ランド上で溶融した導電材料は、表面張
力により前記第１の高さよりも高い第２の高さに延びて
前記第２のリードおよび前記第２の実装ランドを接続す
る、ステップとからなる、集積回路パッケイジの実装方
法であり、これにより上記目的が達成される。
イジの実装方法は、集積回路パッケイジの変形していな
い第１のリードおよび変形している第２のリードを、そ
れぞれ基板上の第１の実装ランドおよび第２の実装ラン
ドに接続する集積回路パッケイジの実装方法において、
実装ランド上に導電材料を供給するステップであって、
前記第２の実装ランドには、前記第１の実装ランドより
も多量の導電材料を供給するステップと、供給された導
電材料を溶融してリードと実装ランドとを接続するステ
ップであって、前記第１の実装ランド上で溶融した導電
材料は、前記基板に垂直な方向に第１の高さに延びて前
記第１のリードおよび前記第１の実装ランドを接続し、
前記第２の実装ランド上で溶融した導電材料は、表面張
力により前記第１の高さよりも高い第２の高さに延びて
前記第２のリードおよび前記第２の実装ランドを接続す
る、ステップとからなる、集積回路パッケイジの実装方
法であり、これにより上記目的が達成される。
【０００７】前記第２のリードは、前記集積回路パッケ
イジの複数のリードのうちの端に位置する端部リードで
あってもよい。
イジの複数のリードのうちの端に位置する端部リードで
あってもよい。
【０００８】第２の実装ランド上に導電材料を供給する
前記ステップは、前記第１の実装ランドの位置とは反対
側の位置に、より多くの導電材料を供給するステップで
あってもよい。
前記ステップは、前記第１の実装ランドの位置とは反対
側の位置に、より多くの導電材料を供給するステップで
あってもよい。
【０００９】本発明の集積回路パッケイジ実装基板は、
変形していない第１のリードおよび変形している第２の
リードを備えた集積回路パッケイジと、第１の実装ラン
ドおよび第２の実装ランドを備えた基板と、前記基板に
垂直な方向に第１の高さを有し、第１のリードおよび第
１の実装ランドを接続する、第１の実装ランド上の導電
材料と、第２のリードおよび第２の実装ランドを接続す
る、前記導電材料よりも多量の導電材料であって、溶融
時の表面張力により前記第１の高さよりも高い第２の高
さに延びた、前記第２の実装ランド上の導電材料とから
なる集積回路パッケイジ実装基板であり、これにより上
記目的が達成される。
変形していない第１のリードおよび変形している第２の
リードを備えた集積回路パッケイジと、第１の実装ラン
ドおよび第２の実装ランドを備えた基板と、前記基板に
垂直な方向に第１の高さを有し、第１のリードおよび第
１の実装ランドを接続する、第１の実装ランド上の導電
材料と、第２のリードおよび第２の実装ランドを接続す
る、前記導電材料よりも多量の導電材料であって、溶融
時の表面張力により前記第１の高さよりも高い第２の高
さに延びた、前記第２の実装ランド上の導電材料とから
なる集積回路パッケイジ実装基板であり、これにより上
記目的が達成される。
【００１０】前記第２のリードは、前記集積回路パッケ
イジの複数のリードのうちの端に位置する端部リードで
あってもよい。
イジの複数のリードのうちの端に位置する端部リードで
あってもよい。
【００１１】
【発明の実施の形態】以下、添付の図面を参照して、本
発明の実施の形態を説明する。
発明の実施の形態を説明する。
【００１２】図１は、本発明の集積回路パッケイジの実
装方法により製造された集積回路パッケイジ実装基板１
００を示す。図１の（ａ）は、集積回路パッケイジ実装
基板１００の斜視図である。集積回路パッケイジ実装基
板１００は、集積回路パッケイジ１０と基板３０とから
構成される。集積回路パッケイジ１０は、複数のＩＣリ
ード１２−ｎ（ｎ：整数）を有する。一方、基板３０
は、複数の実装ランド３２−ｎ（ｎ：整数）を有する。
集積回路パッケイジ実装基板１００は、集積回路パッケ
イジ１０のＩＣリード１２−ｎ（ｎ：整数）と、基板３
０の実装ランド３２−ｎ（ｎ：整数）とを、溶融性導電
材料（例えば、はんだ）２２−ｎ（ｎ：整数）を溶融
し、電気的にかつ物理的に強固に接続することにより製
造される。本明細書では、（はんだ等の導電材料で）電
気的にかつ物理的に強固に接続することを、以下単に
「接続する」という。なお、本願の図面では実装ランド
３２−ｎ（ｎ：整数）を立体的に描いているが、これは
便宜的な記載である。実装ランド３２−ｎ（ｎ：整数）
は、平面的な薄い金属箔等であってもよい。
装方法により製造された集積回路パッケイジ実装基板１
００を示す。図１の（ａ）は、集積回路パッケイジ実装
基板１００の斜視図である。集積回路パッケイジ実装基
板１００は、集積回路パッケイジ１０と基板３０とから
構成される。集積回路パッケイジ１０は、複数のＩＣリ
ード１２−ｎ（ｎ：整数）を有する。一方、基板３０
は、複数の実装ランド３２−ｎ（ｎ：整数）を有する。
集積回路パッケイジ実装基板１００は、集積回路パッケ
イジ１０のＩＣリード１２−ｎ（ｎ：整数）と、基板３
０の実装ランド３２−ｎ（ｎ：整数）とを、溶融性導電
材料（例えば、はんだ）２２−ｎ（ｎ：整数）を溶融
し、電気的にかつ物理的に強固に接続することにより製
造される。本明細書では、（はんだ等の導電材料で）電
気的にかつ物理的に強固に接続することを、以下単に
「接続する」という。なお、本願の図面では実装ランド
３２−ｎ（ｎ：整数）を立体的に描いているが、これは
便宜的な記載である。実装ランド３２−ｎ（ｎ：整数）
は、平面的な薄い金属箔等であってもよい。
【００１３】集積回路パッケイジ実装基板１００におい
て、集積回路パッケイジ１０の端部に位置する端部ＩＣ
リード１２−１は、変形していると特定されたＩＣリー
ドである。ここで「変形」とは、例えばＩＣリードの一
部が上方に曲がり、基板３０に対して、所定以上の接続
の信頼性を得るための平面的接触がない場合をいう。図
１の（ｂ）は、ＩＣリード１２−ｎ（ｎ：整数）を正面
に見た集積回路パッケイジ実装基板１００を示す。図示
されるように、集積回路パッケイジ実装基板１００で
は、端部実装ランド３２−１上のはんだ２２−１の量
は、非端部実装ランド３２−ｎ（ｎ：整数）上のはんだ
２２−ｎ（ｎ：整数）の量よりも多い。このようにする
理由は、はんだ２２−１が溶融した時に、その表面張力
により、非端部実装ランド３２−ｎ（ｎ：整数）上のは
んだ２２−ｎ（ｎ：整数）の高さよりも基板３０に垂直
な方向に高く延びるようにして、上方に変形した端部Ｉ
Ｃリード１２−１と確実に接続するためである。なお図
１では、集積回路パッケイジ１０の端部ＩＣリード１２
−１と、同じ並びの反対側の端部ＩＣリードも変形して
いるとして描かれているが、その数および位置は図示さ
れた場合に限られない。
て、集積回路パッケイジ１０の端部に位置する端部ＩＣ
リード１２−１は、変形していると特定されたＩＣリー
ドである。ここで「変形」とは、例えばＩＣリードの一
部が上方に曲がり、基板３０に対して、所定以上の接続
の信頼性を得るための平面的接触がない場合をいう。図
１の（ｂ）は、ＩＣリード１２−ｎ（ｎ：整数）を正面
に見た集積回路パッケイジ実装基板１００を示す。図示
されるように、集積回路パッケイジ実装基板１００で
は、端部実装ランド３２−１上のはんだ２２−１の量
は、非端部実装ランド３２−ｎ（ｎ：整数）上のはんだ
２２−ｎ（ｎ：整数）の量よりも多い。このようにする
理由は、はんだ２２−１が溶融した時に、その表面張力
により、非端部実装ランド３２−ｎ（ｎ：整数）上のは
んだ２２−ｎ（ｎ：整数）の高さよりも基板３０に垂直
な方向に高く延びるようにして、上方に変形した端部Ｉ
Ｃリード１２−１と確実に接続するためである。なお図
１では、集積回路パッケイジ１０の端部ＩＣリード１２
−１と、同じ並びの反対側の端部ＩＣリードも変形して
いるとして描かれているが、その数および位置は図示さ
れた場合に限られない。
【００１４】変形した端部ＩＣリード１２−１を含むＩ
Ｃリード１２−ｎ（ｎ：整数）を基板３０の実装ランド
３２−ｎ（ｎ：整数）に接続するための手順は、大き
く、はんだ供給プロセス（図２）と、はんだ溶融プロセ
ス（図３）とに分けられる。以下、これらのプロセスを
順に説明する。
Ｃリード１２−ｎ（ｎ：整数）を基板３０の実装ランド
３２−ｎ（ｎ：整数）に接続するための手順は、大き
く、はんだ供給プロセス（図２）と、はんだ溶融プロセ
ス（図３）とに分けられる。以下、これらのプロセスを
順に説明する。
【００１５】図２は、実装ランド３２−ｎ（ｎ：整数）
上に供給されたはんだ２２−ｎ（ｎ：整数）と、対応す
る集積回路パッケイジ１０のＩＣリード１２−ｎ（ｎ：
整数）とを示す。図示されるように、および図１の
（ｂ）を参照して説明したように、はんだ２２−ｎ
（ｎ：整数）のうち、変形した端部ＩＣリード１２−１
に対応するはんだ２２−１の量は、他のはんだ２２−ｎ
（ｎ：整数）よりも多い。
上に供給されたはんだ２２−ｎ（ｎ：整数）と、対応す
る集積回路パッケイジ１０のＩＣリード１２−ｎ（ｎ：
整数）とを示す。図示されるように、および図１の
（ｂ）を参照して説明したように、はんだ２２−ｎ
（ｎ：整数）のうち、変形した端部ＩＣリード１２−１
に対応するはんだ２２−１の量は、他のはんだ２２−ｎ
（ｎ：整数）よりも多い。
【００１６】はんだを供給する位置および供給する量の
調整は、所望の位置および大きさに孔があけられた薄板
（図示せず）を利用したはんだ印刷技術を利用すること
により実現できる。すなわち、はんだを供給したい実装
ランド３２−ｎ（ｎ：整数）に孔が重なるよう薄板の位
置を調整し、薄板の上にペースト状のはんだを載せた
後、そのペースト状のはんだをへら等でなでる。その結
果、孔からペースト状のはんだが押し出され、実装ラン
ド３２−ｎ（ｎ：整数）状にはんだが供給される。それ
ぞれの孔の大きさおよび位置を個々に調整することによ
り、任意の位置の実装ランドに所望の量のはんだを供給
できる。以上のようにして、図２に示すように、はんだ
２２−ｎ（ｎ：整数）の量が調整される。
調整は、所望の位置および大きさに孔があけられた薄板
（図示せず）を利用したはんだ印刷技術を利用すること
により実現できる。すなわち、はんだを供給したい実装
ランド３２−ｎ（ｎ：整数）に孔が重なるよう薄板の位
置を調整し、薄板の上にペースト状のはんだを載せた
後、そのペースト状のはんだをへら等でなでる。その結
果、孔からペースト状のはんだが押し出され、実装ラン
ド３２−ｎ（ｎ：整数）状にはんだが供給される。それ
ぞれの孔の大きさおよび位置を個々に調整することによ
り、任意の位置の実装ランドに所望の量のはんだを供給
できる。以上のようにして、図２に示すように、はんだ
２２−ｎ（ｎ：整数）の量が調整される。
【００１７】実装ランド３２−ｎ（ｎ：整数）上にはん
だ２２−ｎ（ｎ：整数）が供給されると、次はＩＣリー
ド１２−ｎ（ｎ：整数）が位置決めされて載置される。
そして、例えばリフローソルダリングによりはんだを溶
融させる。図３は、溶融したはんだ２２−１で接続され
た、変形した端部ＩＣリード１２−１と端部実装ランド
３２−１とを示す。上述のように、端部実装ランド３２
−１には比較的多くのはんだ２２−１が供給されている
ので、リフローソルダリングにより加熱処理すると、は
んだ２２−１は端部実装ランド３２−１上で溶融する。
溶融したはんだ２２−１は、その表面張力により端部実
装ランド３２−１から流れ出ることなく、かつ基板３０
に垂直な方向に所定の高さを有する状態になり、接続に
十分な面積で端部ＩＣリード１２−１と接する。このと
きの高さは、他の実装ランド３２−ｎ（ｎ：整数）で溶
融したはんだの高さよりも高い。そしてはんだ２２−１
が冷却されると、基板に垂直な方向に比較的高く延びた
状態で固まる。その結果、ＩＣリード１２−ｎ（ｎ：整
数）（図２）と実装ランド３２−ｎ（ｎ：整数）（図
２）とが電気的にかつ物理的に強固に接続される。な
お、ここでいう「物理的に強固に」とは、例えば、変形
したＩＣリード１２−１の下面全体のみならず、上面全
体を覆う程度にはんだ２２−１が変形したＩＣリード１
２−１に接触する場合を含んでもよい。再び図２を参照
して、非端部ＩＣリード１２−ｎ（ｎ：整数）と非端部
実装ランド３２−ｎ（ｎ：整数）との間も、一般的なは
んだ付けが行われ、相互が接続される。このようにはん
だ付けして集積回路パッケイジ１０と基板３０とを接続
することにより、集積回路パッケイジ１０は、引出配線
３４−ｎ（ｎ：整数）を介して基板３０の他の要素等と
信号を授受できる。
だ２２−ｎ（ｎ：整数）が供給されると、次はＩＣリー
ド１２−ｎ（ｎ：整数）が位置決めされて載置される。
そして、例えばリフローソルダリングによりはんだを溶
融させる。図３は、溶融したはんだ２２−１で接続され
た、変形した端部ＩＣリード１２−１と端部実装ランド
３２−１とを示す。上述のように、端部実装ランド３２
−１には比較的多くのはんだ２２−１が供給されている
ので、リフローソルダリングにより加熱処理すると、は
んだ２２−１は端部実装ランド３２−１上で溶融する。
溶融したはんだ２２−１は、その表面張力により端部実
装ランド３２−１から流れ出ることなく、かつ基板３０
に垂直な方向に所定の高さを有する状態になり、接続に
十分な面積で端部ＩＣリード１２−１と接する。このと
きの高さは、他の実装ランド３２−ｎ（ｎ：整数）で溶
融したはんだの高さよりも高い。そしてはんだ２２−１
が冷却されると、基板に垂直な方向に比較的高く延びた
状態で固まる。その結果、ＩＣリード１２−ｎ（ｎ：整
数）（図２）と実装ランド３２−ｎ（ｎ：整数）（図
２）とが電気的にかつ物理的に強固に接続される。な
お、ここでいう「物理的に強固に」とは、例えば、変形
したＩＣリード１２−１の下面全体のみならず、上面全
体を覆う程度にはんだ２２−１が変形したＩＣリード１
２−１に接触する場合を含んでもよい。再び図２を参照
して、非端部ＩＣリード１２−ｎ（ｎ：整数）と非端部
実装ランド３２−ｎ（ｎ：整数）との間も、一般的なは
んだ付けが行われ、相互が接続される。このようにはん
だ付けして集積回路パッケイジ１０と基板３０とを接続
することにより、集積回路パッケイジ１０は、引出配線
３４−ｎ（ｎ：整数）を介して基板３０の他の要素等と
信号を授受できる。
【００１８】以上、変形した端部ＩＣリード１２−１を
含むＩＣリード１２−ｎ（ｎ：整数）を基板３０の実装
ランド３２−ｎ（ｎ：整数）に接続するための手順を説
明した。なお、はんだを供給する位置については、ＩＣ
リード１２−ｎ（ｎ：整数）の間隔に応じて以下のよう
に調整する。端部ＩＣリード１２−１とその隣のＩＣリ
ード（１２−２）との間隔をａ1とし、ＩＣリード１２
−ｎと１２−（ｎ＋１）との間隔をａ2とする。間隔ａ1
およびａ2が比較的広い場合（例えば１ｍｍの場合）に
は、はんだを供給する間隔ｂ1およびｂ2の間には、特に
満たすべき関係は特になく、例えば、ｂ1＜ｂ2であって
もよい。一方、間隔ａ1および間隔ａ2が比較的狭い場合
（例えば０．３〜０．４ｍｍの場合）には、はんだを供
給する間隔ｂ1およびｂ2は、ｂ1＝ｂ2さらにはｂ1＞ｂ2
であることが好ましい。これは、本発明では端部実装ラ
ンド３２−１上に供給するはんだの量を比較的多くした
ので、隣のＩＣリードと電気的に接続されるはんだブリ
ッジが生じるおそれがあるからである。
含むＩＣリード１２−ｎ（ｎ：整数）を基板３０の実装
ランド３２−ｎ（ｎ：整数）に接続するための手順を説
明した。なお、はんだを供給する位置については、ＩＣ
リード１２−ｎ（ｎ：整数）の間隔に応じて以下のよう
に調整する。端部ＩＣリード１２−１とその隣のＩＣリ
ード（１２−２）との間隔をａ1とし、ＩＣリード１２
−ｎと１２−（ｎ＋１）との間隔をａ2とする。間隔ａ1
およびａ2が比較的広い場合（例えば１ｍｍの場合）に
は、はんだを供給する間隔ｂ1およびｂ2の間には、特に
満たすべき関係は特になく、例えば、ｂ1＜ｂ2であって
もよい。一方、間隔ａ1および間隔ａ2が比較的狭い場合
（例えば０．３〜０．４ｍｍの場合）には、はんだを供
給する間隔ｂ1およびｂ2は、ｂ1＝ｂ2さらにはｂ1＞ｂ2
であることが好ましい。これは、本発明では端部実装ラ
ンド３２−１上に供給するはんだの量を比較的多くした
ので、隣のＩＣリードと電気的に接続されるはんだブリ
ッジが生じるおそれがあるからである。
【００１９】微細化されたＩＣリード１２−ｎ（ｎ：整
数）をはんだ付けする場合には、例えば、端部実装ラン
ド３２−１上の隣の実装ランド３２−２とは反対側の位
置に、より多くのはんだ２２−１を供給すればよい。こ
れにより、はんだ印刷を行った時点でのはんだブリッジ
発生の可能性が低く抑えられる。さらに、リフローソル
ダリングによるはんだ溶融させた後においてもはんだブ
リッジ発生の可能性は低く抑えられる。その理由は以下
のとおりである。端部ＩＣリード１２−１が例えば上方
に変形している場合、端部ＩＣリード１２−１の下面全
体と端部実装ランド３２−１との間を接続するはんだ２
２−１の量は、変形していないＩＣリード１２−ｎ
（ｎ：整数）とそれと対応する実装ランド３２−ｎ
（ｎ：整数）との間を接続するはんだ２２−ｎ（ｎ：整
数）の量よりも多く必要となる。したがってはんだ２２
−１を多く供給しても、はんだ２２−１は端部ＩＣリー
ド１２−１の下面全体と端部実装ランド３２−１との間
を接続するのに利用され、はんだブリッジを発生させる
ほど過剰な量ではない。供給するはんだ２２−１の量
は、ＩＣリードの変形の程度および溶融後にはんだブリ
ッジが生じない範囲で適宜変更すればよい。
数）をはんだ付けする場合には、例えば、端部実装ラン
ド３２−１上の隣の実装ランド３２−２とは反対側の位
置に、より多くのはんだ２２−１を供給すればよい。こ
れにより、はんだ印刷を行った時点でのはんだブリッジ
発生の可能性が低く抑えられる。さらに、リフローソル
ダリングによるはんだ溶融させた後においてもはんだブ
リッジ発生の可能性は低く抑えられる。その理由は以下
のとおりである。端部ＩＣリード１２−１が例えば上方
に変形している場合、端部ＩＣリード１２−１の下面全
体と端部実装ランド３２−１との間を接続するはんだ２
２−１の量は、変形していないＩＣリード１２−ｎ
（ｎ：整数）とそれと対応する実装ランド３２−ｎ
（ｎ：整数）との間を接続するはんだ２２−ｎ（ｎ：整
数）の量よりも多く必要となる。したがってはんだ２２
−１を多く供給しても、はんだ２２−１は端部ＩＣリー
ド１２−１の下面全体と端部実装ランド３２−１との間
を接続するのに利用され、はんだブリッジを発生させる
ほど過剰な量ではない。供給するはんだ２２−１の量
は、ＩＣリードの変形の程度および溶融後にはんだブリ
ッジが生じない範囲で適宜変更すればよい。
【００２０】なお、はんだブリッジが生じないようにす
る方策として、実装ランド間にはんだ流出防止用の微小
な壁を設けてもよい。微小な壁は、例えば実装ランド間
に、はんだをはじくソルダーレジストを厚めに塗布する
ことにより、また適当な絶縁材料を配置することにより
得ることができる。はんだ印刷を行う前であれば、微小
な壁の高さは、はんだ印刷ができる程度にする必要があ
る。はんだ印刷用の孔があけられた薄板（図示せず）が
微小な壁につかえてしまい、はんだ印刷ができなくなる
からである。
る方策として、実装ランド間にはんだ流出防止用の微小
な壁を設けてもよい。微小な壁は、例えば実装ランド間
に、はんだをはじくソルダーレジストを厚めに塗布する
ことにより、また適当な絶縁材料を配置することにより
得ることができる。はんだ印刷を行う前であれば、微小
な壁の高さは、はんだ印刷ができる程度にする必要があ
る。はんだ印刷用の孔があけられた薄板（図示せず）が
微小な壁につかえてしまい、はんだ印刷ができなくなる
からである。
【００２１】以上、本発明の実施の形態を説明した。本
発明では、変形したＩＣリードは端部ＩＣリード１２−
１であるとしたが、必ずしも端部ＩＣリードに限られ
ず、非端部ＩＣリードであってもよい。
発明では、変形したＩＣリードは端部ＩＣリード１２−
１であるとしたが、必ずしも端部ＩＣリードに限られ
ず、非端部ＩＣリードであってもよい。
【００２２】
【発明の効果】本発明によれば、変形したＩＣリードを
はんだ付けする際に、より多くのはんだを実装ランドに
供給する。これにより、溶融時の表面張力により、他の
実装ランドのはんだよりも基板に垂直な方向に高く延び
たはんだが得られ、それにより変形したＩＣリードを実
装ランドに強固に接続できる。
はんだ付けする際に、より多くのはんだを実装ランドに
供給する。これにより、溶融時の表面張力により、他の
実装ランドのはんだよりも基板に垂直な方向に高く延び
たはんだが得られ、それにより変形したＩＣリードを実
装ランドに強固に接続できる。
【００２３】変形したＩＣリードを端部リードとするこ
とで、従来から変形の生じやすい端部リードと実装ラン
ドとが強固に接続できる。
とで、従来から変形の生じやすい端部リードと実装ラン
ドとが強固に接続できる。
【００２４】変形した端部ＩＣリードと接続される実装
ランド上に、隣の実装ランドの位置とは反対側の位置
に、より多くの導電材料を供給することで、はんだ供給
を行った時点およびリフローソルダリングによるはんだ
溶融させた後において、はんだブリッジ発生の可能性は
低く抑えられる。
ランド上に、隣の実装ランドの位置とは反対側の位置
に、より多くの導電材料を供給することで、はんだ供給
を行った時点およびリフローソルダリングによるはんだ
溶融させた後において、はんだブリッジ発生の可能性は
低く抑えられる。
【図１】 本発明の集積回路パッケイジの実装方法によ
り製造された集積回路パッケイジ実装基板を示す。
り製造された集積回路パッケイジ実装基板を示す。
【図２】 実装ランド上に供給されたはんだと、対応す
る集積回路パッケイジのＩＣリードとを示す。
る集積回路パッケイジのＩＣリードとを示す。
【図３】 溶融したはんだで接続された、変形した端部
ＩＣリードと端部実装ランドとを示す。
ＩＣリードと端部実装ランドとを示す。
【図４】 実装ランド上に供給されたはんだと、対応す
る集積回路パッケイジのＩＣリードとを示す。
る集積回路パッケイジのＩＣリードとを示す。
【図５】 はんだで接続された、変形した端部ＩＣリー
ドと端部実装ランドとを示す。
ドと端部実装ランドとを示す。
１０ 集積回路パッケイジ、 １２−１ 端部ＩＣリー
ド、 １２−ｎ 非端部ＩＣリード、 ２２−１ はん
だ、 ２２−ｎ はんだ、 ３２−１ 端部実装ラン
ド、 ３２−ｎ 実装ランド、 ３０ 基板、 １００
集積回路パッケイジ実装基板
ド、 １２−ｎ 非端部ＩＣリード、 ２２−１ はん
だ、 ２２−ｎ はんだ、 ３２−１ 端部実装ラン
ド、 ３２−ｎ 実装ランド、 ３０ 基板、 １００
集積回路パッケイジ実装基板
Claims (5)
- 【請求項１】 集積回路パッケイジの変形していない第
１のリードおよび変形している第２のリードを、それぞ
れ基板上の第１の実装ランドおよび第２の実装ランドに
接続する集積回路パッケイジの実装方法において、 実装ランド上に導電材料を供給するステップであって、
前記第２の実装ランドには、前記第１の実装ランドより
も多量の導電材料を供給するステップと、 供給された導電材料を溶融してリードと実装ランドとを
接続するステップであって、前記第１の実装ランド上で
溶融した導電材料は、前記基板に垂直な方向に第１の高
さに延びて前記第１のリードおよび前記第１の実装ラン
ドを接続し、前記第２の実装ランド上で溶融した導電材
料は、表面張力により前記第１の高さよりも高い第２の
高さに延びて前記第２のリードおよび前記第２の実装ラ
ンドを接続するステップとからなる、集積回路パッケイ
ジの実装方法。 - 【請求項２】 前記第２のリードは、前記集積回路パッ
ケイジの複数のリードのうちの端に位置する端部リード
である、請求項１に記載の集積回路パッケイジの実装方
法。 - 【請求項３】 第２の実装ランド上に導電材料を供給す
る前記ステップは、前記第１の実装ランドの位置とは反
対側の位置に、より多くの導電材料を供給するステップ
である、請求項２に記載の集積回路パッケイジの実装方
法。 - 【請求項４】 変形していない第１のリードおよび変形
している第２のリードを備えた集積回路パッケイジと、 第１の実装ランドおよび第２の実装ランドを備えた基板
と、 前記基板に垂直な方向に第１の高さを有し、第１のリー
ドおよび第１の実装ランドを接続する、第１の実装ラン
ド上の導電材料と、 第２のリードおよび第２の実装ランドを接続する、前記
導電材料よりも多量の導電材料であって、溶融時の表面
張力により前記第１の高さよりも高い第２の高さに延び
た、前記第２の実装ランド上の導電材料とからなる、集
積回路パッケイジ実装基板。 - 【請求項５】 前記第２のリードは、前記集積回路パッ
ケイジの複数のリードのうちの端に位置する端部リード
である、請求項４に記載の集積回路パッケイジ実装基
板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000222478A JP2002043730A (ja) | 2000-07-24 | 2000-07-24 | 集積回路パッケイジの実装方法および集積回路パッケイジ実装基板 |
| US09/772,891 US6441477B2 (en) | 2000-07-24 | 2001-01-31 | Substrate mounting an integrated circuit package with a deformed lead |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000222478A JP2002043730A (ja) | 2000-07-24 | 2000-07-24 | 集積回路パッケイジの実装方法および集積回路パッケイジ実装基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002043730A true JP2002043730A (ja) | 2002-02-08 |
Family
ID=18716713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000222478A Pending JP2002043730A (ja) | 2000-07-24 | 2000-07-24 | 集積回路パッケイジの実装方法および集積回路パッケイジ実装基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6441477B2 (ja) |
| JP (1) | JP2002043730A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005103093A (ja) * | 2003-09-30 | 2005-04-21 | Olympus Corp | 挿入形状検出プローブ |
| US7850605B2 (en) | 2003-09-30 | 2010-12-14 | Olympus Corporation | Inserting shape detecting probe |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8638535B2 (en) * | 2011-01-10 | 2014-01-28 | Hamilton Sundstrand Corporation | Vertical mount transient voltage suppressor array |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5041901A (en) * | 1989-05-10 | 1991-08-20 | Hitachi, Ltd. | Lead frame and semiconductor device using the same |
| JPH0831681B2 (ja) | 1990-05-09 | 1996-03-27 | 富士通株式会社 | プリント基板 |
| JPH0563132A (ja) * | 1991-09-03 | 1993-03-12 | Mitsubishi Electric Corp | 半導体パツケージにおけるリード形状 |
| US5291375A (en) * | 1991-09-30 | 1994-03-01 | Kabushiki Kaisha Toshiba | Printed circuit board and electric device configured to facilitate bonding |
| JPH05343593A (ja) * | 1992-06-11 | 1993-12-24 | Nec Corp | 接続端子 |
| JPH06169153A (ja) | 1992-11-30 | 1994-06-14 | Ibiden Co Ltd | プリント配線板 |
| JPH06232317A (ja) * | 1993-01-29 | 1994-08-19 | Toshiba Corp | 多端子電子部品とその製造方法 |
| US5367124A (en) * | 1993-06-28 | 1994-11-22 | International Business Machines Corporation | Compliant lead for surface mounting a chip package to a substrate |
| US5455446A (en) * | 1994-06-30 | 1995-10-03 | Motorola, Inc. | Leaded semiconductor package having temperature controlled lead length |
| US5708056A (en) * | 1995-12-04 | 1998-01-13 | Delco Electronics Corporation | Hot melt epoxy encapsulation material |
| JP3130784B2 (ja) * | 1995-12-28 | 2001-01-31 | アルプス電気株式会社 | 電子部品の端子構造 |
-
2000
- 2000-07-24 JP JP2000222478A patent/JP2002043730A/ja active Pending
-
2001
- 2001-01-31 US US09/772,891 patent/US6441477B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005103093A (ja) * | 2003-09-30 | 2005-04-21 | Olympus Corp | 挿入形状検出プローブ |
| US7850605B2 (en) | 2003-09-30 | 2010-12-14 | Olympus Corporation | Inserting shape detecting probe |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020008313A1 (en) | 2002-01-24 |
| US6441477B2 (en) | 2002-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210329793A1 (en) | Method for producing a circuit board arrangement, and circuit board arrangement | |
| JPH10313089A (ja) | 電子部品およびその実装構造 | |
| US11244892B2 (en) | Solder mask for thermal pad of a printed circuit board to provide reliable solder contact to an integrated circuit | |
| JP2002043730A (ja) | 集積回路パッケイジの実装方法および集積回路パッケイジ実装基板 | |
| JPH11163044A (ja) | プリント配線板および電子部品実装方法 | |
| JP2003243818A (ja) | 半導体電子部品の実装方法 | |
| JPH07106745A (ja) | プリント配線板及びパッドへの半田皮膜形成方法 | |
| JP3152482B2 (ja) | 電子部品実装における半田形成方法 | |
| JPH05206627A (ja) | リード接続用電極及びリード・電極の接続方法 | |
| JP3341616B2 (ja) | 半田バンプの形成方法 | |
| JP2571833B2 (ja) | 表面実装部品のリードの半田付け方法 | |
| JPH03125468A (ja) | 半導体集積回路装置の実装方法およびそれに用いる半導体集積回路装置 | |
| JPH03194994A (ja) | 表面装着用ｉｃパッケージの半田接続方法 | |
| JP3239071B2 (ja) | ボール・グリッド・アレイ（ｂｇａ）とその製造方法および電子装置 | |
| JPH06152092A (ja) | 表面実装型基板アセンブリ | |
| JP2002184791A (ja) | 半導体デバイス | |
| JP2000151056A (ja) | パッケージ | |
| JP3528919B2 (ja) | ボールグリッドアレイ集積回路実装方法 | |
| JPH06334322A (ja) | リフローはんだ付け方法およびメタルマスク | |
| JPH04243187A (ja) | プリント基板 | |
| JPH06204653A (ja) | 配線基板およびそのはんだ付け方法 | |
| JPH11233928A (ja) | 部品実装方法 | |
| JPH04368196A (ja) | プリント基板 | |
| JPH04271190A (ja) | 表面実装型半導体装置の実装方法 | |
| JPH0918104A (ja) | プリント基板 |