JP2001519096A - トレンチ分離 - Google Patents

トレンチ分離

Info

Publication number
JP2001519096A
JP2001519096A JP54555998A JP54555998A JP2001519096A JP 2001519096 A JP2001519096 A JP 2001519096A JP 54555998 A JP54555998 A JP 54555998A JP 54555998 A JP54555998 A JP 54555998A JP 2001519096 A JP2001519096 A JP 2001519096A
Authority
JP
Japan
Prior art keywords
trench
island
trenches
insulating
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP54555998A
Other languages
English (en)
Inventor
ソデルバルグ,アンデルス,カール,シバート
オグレン,ニルス,オラ
スヨデイン,エルンスト,ハカン
ザックリッソン,オロフ,ミカエル
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン(パブル) filed Critical テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
Publication of JP2001519096A publication Critical patent/JP2001519096A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/763Polycrystalline semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 材料のアイランド(7)にトレンチ構造を備えた絶縁手段が設けられ、前記トレンチ構造は第2の絶縁トレンチ(4’)により取り囲まれた第1の絶縁トレンチ(4)を備え、かつ前記第1と第2の絶縁トレンチは少なくとも2つの横結合トレンチ(9)により相互に接続されている。

Description

【発明の詳細な説明】 トレンチ分離 発明の技術分野 本発明は、絶縁トレンチ、及びこのようなトレンチを製作する方法に関する。 関連技術の説明 集積回路における複数の素子を互いに分離させるために、再充填トレンチ構造 (refilled trench structure)が開発された。その ようなトレンチを形成する方法として、シリコン層を通って下層の埋め込み絶縁 酸化物層までエッチングする方法や、シリコン基板を通って、横方向に絶縁すべ き層に対して逆型のドーピングを有する下層のシリコン層までエッチングする方 法等の、異なる多くの方法が存在する。このようなトレンチを作成する方法は、 ウォルフ(Wolf,S.)による「VLSI世代のシリコン・プロセス(Si licon Processing for the VLSI Era)第2 巻」、45〜56頁、ISBN−0−961672−4−5、1990、米国ラ ティス出版(Lattice Press)に示されている。 複数の素子を分離するためにトレンチを使用することによる問題は、小さなト レンチ幅が、材料中の異物粒子又は欠陥に対してトレンチを脆弱にすることであ り、いずれも望ましい電気的な絶縁を短絡させる恐れがある。これは、特に、素 子が長い総トレンチ長を有する場合に救済することが困難である。トレンチ構造 による他の問題は、トレンチ内及び周辺の材料における異なる熱特性が、トレン チ材料又は周辺のシリコンに機械的なストレスを発生させ得るということである 。トレンチ構造による更なる問題は、これらの製造中に、複数のトレンチにまた がって複数の段差がしばしば形成されることである。これらの段差は、次のプロ セスにおいて導電物質を望ましくない領域に閉じこめる恐れがあり、また短絡回 路を発生させる恐れがある。このような好ましくない導電物質の一例は、トレン チ縁部(エッジ)に残留している複数のポリシリコン・ストリング(ひも状の残 留物)であり、これらは素子周辺のどこへでも発生し得る。これらのストリング は、 トレンチと交差してこれらのストリングと接触状態となる2つの導体間に短絡回 路を発生させる恐れがある。 概要 本発明の目的は、複数の導体の間の短絡に対する危険性が低く、かつ材料にお ける異物粒子及び欠陥に関する許容度がより大きなトレンチ構造を提供すること である。 本発明によれば、これは、セグメント構造を有するトレンチ構造により達成さ れる。 本発明により形成されたトレンチ形成は、多数の効果を有する。第1の効果は 、2つの欠陥又は異物粒子が互いに接近して発生するときにのみ、短絡回路が発 生し得ることである。その危険性は、素子を完全に取り囲む簡単なトレンチに2 つの欠陥又は異物粒子が発生する危険性よりもかなり低い。 他の効果は、トレンチにより取り囲まれたシリコン・アイランド(島状の領域 )の長さの減少が、次のプロセス及び使用中に発生する機械的なストレスを解放 させるのに寄与することである。 更なる効果は、導電性の残留物、例えば後プロセス工程で取り残されたポリシ リコン・ストリングが、絶縁されたデバイスを覆い、トレンチと交差する複数の 導体を短絡させる危険性を減少させることである。 更なる効果は、本発明により形成したトレンチの熱的絶縁が単一トレンチのも のより大きく、従って本発明により形成したトレンチによって取り囲まれた素子 に対する熱伝導が減少されることである。 図面の簡単な説明 本発明は、以下、次の図に示す実施例により説明される。 図1aは、従来技術によるトレンチ構造の平面図である。 図1bは、図1a内の線I−Iに沿った断面の拡大図を示す。 図2aは、本発明による第1の実施例のトレンチ構造の平面図を示す。 図2bは、図2aに示す線II−IIに沿ったトレンチ構造の拡大断面図を示 す。 図3aは、本発明による第2の実施例のトレンチ構造の平面図を示す。 図3bは、図3aのトレンチ構造の部分拡大図を示す。 図4は、本発明による第3の実施例のトレンチ構造を示す。 実施例の詳細な説明 図1に示す従来技術のトレンチ構造において、半導体デバイスを作成するウェ ーハ1は、例えばドープド・シリコンの層2(例えばn型ドープド・シリコン) を、例えばドープド・シリコン(この場合はp型シリコン)により逆にドーピン グされた層3上に有する。このウェーハは、連続する又は閉ループ・トレンチ4 を有する。このトレンチ4は、ウェーハ1の上面から層2を通って層3に延在す るU字状の断面を有する。トレンチ4は、例えば酸化シリコンからなる絶縁壁5 と、トレンチ壁5間のポリシリコン6の充填物とを有する。トレンチ4は、n型 ドープド・シリコンのアイランド7と、残りのn型ドープド・シリコンとの間の 境界に沿って延在し、このアイランド7を残りのn型のドープド・シリコン2か ら絶縁する。このアイランド7は、抵抗、コンデンサ、ダイオード、トランジス タ及び他のバイポーラ素子のような1以上の素子(図示なし)用の基礎として使 用され得る。トレンチ4をブリッジさせる材料中の導電性の異物粒子又は欠陥( 簡単のために、以下、異物粒子と呼ぶ)8が存在する場合に、アイランド7は層 2と望ましくない電気的な接触状態となり、アイランド7上に又はこれにより形 成される素子(又は複数の素子)の機能に悪影響を及ぼす。 図2a及び2bは、本発明による一実施例のトレンチ構造を示す。この実施例 において、第1の閉ループ・トレンチ4は、第2の閉ループ・トレンチ4’によ り取り囲まれ、例えばn型のドープド・シリコン2’のアイランド、即ち、スラ イスによりトレンチ4’から分離されている。本発明は、シリコンに基づく素子 に限定されるものではなく、任意の材料に使用するために必要により適応されて もよい。更に、シリコン層が、例えば酸化シリコンからなる絶縁基板上に設けら るシリコン・オン・インシュレータ(SOI)技術のような、他の製造プロセス に使用するように適応されてもよい。トレンチ4、4’は、例えば酸化シリコン からなる絶縁壁5と、絶縁壁5間のポリシリコン6の充填物とを有する。絶縁壁 5の材料は、窒化シリコン、酸化シリコン、多孔性シリコン、サファイヤ、酸化 アルミニウム、窒化アルミニウム、ダイヤモンド、水晶、その他の材料及びその 組み合わせのような適当な材料であってもよく、絶縁壁5間にポリシリコン以外 の材料がある場合や、何ら材料が存在しない場合も考えられる。第2のトレンチ 4’は、トレンチ4と同一の方法により構築され、トレンチ4とほぼ同時に形成 される。n型ドープド・シリコン2’のスライス中に形成され、この例ではトレ ンチ4の周辺に規則的な所定の間隔で配置された中間横トレンチ9により、第2 のトレンチ4’が第1のトレンチ4に結合される。更に、不規則な間隔の横トレ ンチ9を有することも勿論可能である。連鎖状構造にある横トレンチ9によって 結合されたこのような2本のトレンチ4、4’の構成により、アイランド7とn 型の層2’のスライスとの間のトレンチ4をブリッジするための1以上の異物粒 子8’、及び、スライス2’と層2との間のトレンチ4’をブリッジするための 1以上の異物粒子8”を必要とするばかりでなく、これらの異物粒子8’、8” が、アイランド7が層2と電気的に接触するに至る前に、隣接する2本の横トレ ンチ9間に存在しなければならない。これが発生する危険性は、単一粒子が単一 トレンチをブリッジする危険性よりも実質的に小さい。 横トレンチ9の最適数は、予測される異物粒子のサイズ及びこれがどの程度頻 繁に発生するかによる。ごくまれな異物粒子では、2本の横トレンチのみを備え るだけで十分とすることができる。異物粒子の形状にあるコンタミネーションの 危険性が増加するときは、横トレンチ9の数を増加させることが望ましいものと なる。 更に、連鎖状の構造を形成するリンクは、細長のリンクである必要はなく、円 形、卵形、台形等のような適当な形状が可能である。リンクの側面を形成するト レンチ4、4’の典型的な長さは、1〜3マイクロメータの幅の場合、15〜5 0マイクロメータであってもよい。2本のトレンチ間の距離は、典型的には、3 〜50マイクロメータであってもよい。 トレンチ構造が連続的なトレンチから形成されている例によって本発明を説明 したが、勿論、本発明は、基板の縁部に沿って延在していないトレンチ構造によ り、基板の縁部近傍に搭載された素子を保護することも考えられる。 図3aは、トレンチ縁部に沿って残留するポリシリコン13のような残留導電 材料がトレンチと交差して、導体間を短絡させる恐れがある問題を解消できる本 発明の一実施例を示す。図3bは図3aの部分拡大図である。図3a及び3bに おいて、ポリシリコン13は、表示されていないトレンチの周辺上に実線により 表されている。異なる電位にある導体11、11’が、共にトレンチ構造4、4 ’と交差している。酸化していないポリシリコンがトレンチの縁部に残留してい るときは、これが導体11、11’間の導体として作用して、アイランド7を短 絡させる。これを防止するために、導体11、11’が結合するトレンチ4の各 部分でトレンチ4に破断(break)12を形成する。各破断12は、トレン チ4、4’間に形成されたアイランド18’のうちの1つに延在している。同様 に、導体11、11’が結合するトレンチ4’の各部分において、トレンチ4’ に破断12’が形成される。各破断12’は、トレンチ4、4’間に形成された アイランド18”のうちの1つに達している。各破断12、12’は、トレンチ を作成するために使用されたマスクにギャップを残すことにより作成されるので 、トレンチ4、4’の形成中に酸化され、ポリシリコンの堆積により被覆され、 次いでエッチ・バックされた元のn型シリコンが、絶縁酸化膜と共に残される。 通常、平坦面に段差が存在するトレンチの縁部に、ポリストリング(即ち、長く 連続したポリシリコン)が形成される。しかしながら、縁部、特に破断がトレン チと会合する箇所に発生する凸形のコーナー(かど)16’が、加速されたポリ シリコンのエッチングを発生させることが解った。これは、望ましくないポリシ リコンをエッチング・バックする通常のプロセス中で、コーナー又はその近傍に 存在するポリストリングは、エッチングされることにより自動的に破壊されるこ とを意味する。これは、トレンチの境界の外側のポリストリングがトレンチの境 界の内側のポリストリングと電気的に接触するのを阻止する。従って、破断12 、12’は導電材料のストリングにおける絶縁のための破断を形成し、これによ って導体11、11’が互いに絶縁されることを保証する。導体11、11’が 絶縁されることを保証するために、各トレンチ4は少なくとも2個所の破断12 を有する必要がある。各対の破断12、12’は、導体11、11’間で連続す る導電パスが存在しないように、導体11又は11’の相対する2つの側に配置 される必要がある。換言すれば、一方の破断は、そのパスがアイランド7の周辺 のほぼ全てに達する導体11、11’間の長いパスに存在する必要があり、 かつ他方の破断は、導体11、11’間の最短パスに存在する必要がある。 本発明の他の実施例(図示なし)では、図3a及び図3bに示すように互い違 いの4個所の破断12、12’を設ける代わりに、同時に両トレンチ4、4’と 交差して延在する2つの長い破断を形成していると見えるように、4個所の破断 を揃えることが考えられる。 図4に示すように、本発明は、更に、保護されるべき素子の周辺に配列された 、増大したサイズの3トレンチ構造4、4’、4”により実現されてもよい。 本発明は、以上説明下実施例に限定されるものではなく、3トレンチ構造以上 を含むこともできる。これらのトレンチ構造は、横トレンチにより全て相互接続 されてもよく、又はその代わりに、各グループが他のグループに相互接続されて いない複数のグループとなるように相互接続されてもよい。 本発明によるトレンチ構造を完全に電気的に分離するのを実現するために、ト レンチ4、4’、9間に形成したアイランド2’が活性な導体11、11’と電 気的に接触しないように設計させることが好ましいが、アースに対する接続を設 けることを必要とすることもある。従って、ウェーハ1のプロセス中に使用され るマスクは、アイランド2’と活性の導体11、11’との間にコンタクト・ホ ールを設ける必要はない。 電気的な絶縁が改善されると共に、本発明によるトレンチ構造は、そのいずれ の側においても素子間の熱絶縁性を高める。 更に、横トレンチを設けることによりストレスを解放するための多重パスが得 られる。このことは、ストレスが解放される前に、ストレスがより短いパスに伝 搬する際に発生するストレス損傷の危険性を減少させる。 絶縁材料は、窒化シリコン、酸化シリコン、多孔性シリコン、サファイヤ、酸 化アルミニウム、窒化アルミニウム、ダイヤモンド、水晶、その他の材料、及び その組み合わせのような適当な材料であっても良い。 本発明の更に他の実施例によれば、トレンチ構造は、シリコンを基礎とする、 又は他の半導体を基礎とする基板を取り囲み、かつ埋め込み分離層まで延在して 基板周辺に完全な電気的分離を形成する。この埋め込み分離層は、勿論、トレン チ構造に使用されるものを含む適当な絶縁材料から形成されてもよい。
【手続補正書】特許法第184条の8第1項 【提出日】平成11年3月11日(1999.3.11) 【補正内容】 請求の範囲 1. 周辺材料(2)から材料のアイランド(7)を絶縁する方法であって、前 記アイランド(7)と前記周辺材料(2)との間の境界は、2以上の導体(11 、11’)により交差され、前記アイランド(7)と前記周辺材料(2)との間 に少なくとも2つの絶縁トレンチ(4、4’)を形成し、かつ少なくとも2つの 位置で横トレンチ(9)を絶縁することにより、前記トレンチのうちの第1のト レンチ(4)を前記トレンチのうちの第2のトレンチ(4’)に接続し、これに より前記周辺材料(2)のアイランド(2’)がトレンチ(4、4’、9)間に 形成される前記方法において、各トレンチ(4、4’)の各部分に前記導体(1 1、11’)の複数の対を分離させる破断(12、12’)を形成することを特 徴とする前記方法。 2. 絶縁トレンチ構造(4、4’)により周辺材料(2)から絶縁された材料 のアイランド(7)であって、前記トレンチ構造(4、4’)は2以上の導体( 11、11’)により交差され、前記トレンチ構造(4、4’)は絶縁材料(6 )を含む少なくとも2つのトレンチ(4、4’)を備え、前記トレンチのうちの 第1のトレンチ(4)は前記トレンチのうちの第2のトレンチ(4’)により取 り囲まれ、前記第2のトレンチ(4’)は少なくとも2つの位置で横トレンチ( 9)を絶縁することにより前記第1のトレンチ(4)に接続され、これにより前 記周辺材料(2)のアイランド(2’)がトレンチ(4、4’、9)間に形成さ れる前記アイランド(7)において、前記トレンチ構造(4、4’)が前記導体 (11、11’)の複数の対を分離させる破断(12、12’)を各トレンチ( 4、4’)の各部分に更に備えていることを特徴とする前記アイランド(7)。 3. 前記導体(11、11’)は、前記周辺材料(2)の前記アイランド(2 ’)から電気的に絶縁されていることを特徴とする請求項2記載の材料のアイラ ンド(7)。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),OA(BF,BJ,CF ,CG,CI,CM,GA,GN,ML,MR,NE, SN,TD,TG),AP(GH,GM,KE,LS,M W,SD,SZ,UG,ZW),EA(AM,AZ,BY ,KG,KZ,MD,RU,TJ,TM),AL,AM ,AT,AU,AZ,BA,BB,BG,BR,BY, CA,CH,CN,CU,CZ,DE,DK,EE,E S,FI,GB,GE,GH,GM,GW,HU,ID ,IL,IS,JP,KE,KG,KP,KR,KZ, LC,LK,LR,LS,LT,LU,LV,MD,M G,MK,MN,MW,MX,NO,NZ,PL,PT ,RO,RU,SD,SE,SG,SI,SK,SL, TJ,TM,TR,TT,UA,UG,UZ,VN,Y U,ZW (72)発明者 スヨデイン,エルンスト,ハカン スウェーデン国,クニブスタ,スタファン スベーゲン 30 (72)発明者 ザックリッソン,オロフ,ミカエル スウェーデン国,リムボ,ロブビク 8593

Claims (1)

  1. 【特許請求の範囲】 1. 周辺材料(2)から材料のアイランド(7)を絶縁する方法において、 前記アイランド(7)と前記周辺材料(2)との間の境界に沿って複数の絶縁 トレンチ(4、4’)を形成する工程であって、各前記絶縁トレンチ(4)が少 なくとも2位置で横トレンチ(9)を絶縁することにより他の前記絶縁トレンチ (4’)に接続され、前記周辺材料(2)のアイランド(2’)がトレンチ(4 、4’、9)間に形成されていることにより特徴付けられた方法。 2. 周辺材料(2)から材料のアイランド(7)を絶縁する方法であって、前 記アイランド(7)と前記周辺材料(2)との間の境界が2以上の導体(11、 11’)により交差されている方法において、 前記アイランド(7)と前記周辺材料(2)との間に複数の絶縁トレンチ(4 、4’)を形成する工程であって、第1の前記絶縁トレンチ(4)は少なくとも 2位置で横トレンチ(9)を絶縁することにより第2の前記絶縁トレンチ(4’ )に接続され、前記周辺材料(2)のアイランド(2’)がトレンチ(4、4’ 、9)間に形成されている工程と、 一対の導体(11、11’)を分離する各トレンチ(4、4’)の各部分に破 断(12、12’)を形成する工程と、により特徴付けられた方法。 3. トレンチ構造(4、4’)により周辺材料(2)から絶縁された材料のア イランド(7)において、前記トレンチ構造(4、4’)は、絶縁材料(6)を 含む複数のトレンチ構造(4、4’)を備え、前記アイランド(4)に最も近い 第1のトレンチは、絶縁材料(6)を含む第2のトレンチ(4’)により取り囲 まれ、前記第2のトレンチ(4’)は、少なくとも2位置で横トレンチ(9)を 絶縁することにより前記第1のトレンチ(4)に接続され、前記周辺材料(2) のアイランド(2’)は、トレンチ(4、4’、9)間に形成されていることを 特徴とするアイランド(7)。 4. 絶縁トレンチ構造(4、4’)により周辺材料(2)から絶縁された材料 のアイランド(7)であって、前記トレンチ構造(4、4’)が2以上の導体( 11、11’)により交差されているアイランド(7)において、 複数のトレンチ構造(4、4’)は、絶縁材料(6)を含む複数のトレンチ( 4、4’)を備え、第1のトレンチ(4)は、絶縁材料(6)を含む第2のトレ ンチ(4’)により取り囲まれ、前記第2のトレンチ(4’)は、少なくとも2 位置で横トレンチ(9)を絶縁することにより、前記第1のトレンチ(4)に接 続され、前記周辺材料(2)のアイランド(2’)は、トレンチ(4、4’、9 )間に形成され、かつ前記トレンチ構造(4、4’)は、一対の導体(11、1 1’)を分離する各トレンチ(4、4’)の各部分に破断(12、12’)を更 に備えていることを特徴とするアイランド(7)。 5. 前記トレンチ(4、4’)の数は、2のみであることを特徴とする請求項 3又は4記載のアイランド(7)。 6. 前記トレンチ(4、4’)の数は、2より大きいことを特徴とする請求項 3又は4記載のアイランド(7)。 7. トレンチ(4、4’)は、少なくとも2位置でこれに隣接する各トレンチ (4、4’)に対して横トレンチ(9)を絶縁することにより接続されているこ とを特徴とする請求項3、4又は6記載のアイランド(7)。 8. トレンチ(4、4’)は、絶縁横トレンチ(9)により、少なくとも2位 置でこれに隣接する唯一のトレンチ(4、4’)に接続されていることを特徴と する請求項3、4又は6記載のアイランド(7)。 9. 前記素子(7)は、バイポーラ素子であることを特徴とする請求項3〜8 のいずれか1項記載のアイランド(7)。 10.シリコン基板又はアイソレータ上の埋め込み分離層を備えていることを特 徴とする請求項3〜9のいずれか1記載のアイランド(7)。 11.前記アイランド(2’)が前記導体(11、11’)と電気的に接触して いないことを特徴とする請求項4〜10のいずれか1項記載のアイランド(7) 。
JP54555998A 1997-03-26 1998-03-20 トレンチ分離 Abandoned JP2001519096A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9701126A SE511826C2 (sv) 1997-03-26 1997-03-26 Dikesisolering
SE9701126-6 1997-03-26
PCT/SE1998/000508 WO1998043292A1 (en) 1997-03-26 1998-03-20 Trench isolation

Publications (1)

Publication Number Publication Date
JP2001519096A true JP2001519096A (ja) 2001-10-16

Family

ID=20406333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54555998A Abandoned JP2001519096A (ja) 1997-03-26 1998-03-20 トレンチ分離

Country Status (10)

Country Link
US (1) US5977609A (ja)
EP (1) EP1018155A1 (ja)
JP (1) JP2001519096A (ja)
KR (1) KR100374456B1 (ja)
CN (1) CN1113406C (ja)
AU (1) AU6753698A (ja)
CA (1) CA2285273A1 (ja)
SE (1) SE511826C2 (ja)
TW (1) TW404000B (ja)
WO (1) WO1998043292A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9000554B2 (en) 2013-08-29 2015-04-07 Mitsubishi Electric Corporation Semiconductor device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573565B2 (en) * 1999-07-28 2003-06-03 International Business Machines Corporation Method and structure for providing improved thermal conduction for silicon semiconductor devices
EP1213762A1 (fr) * 2000-12-05 2002-06-12 Koninklijke Philips Electronics N.V. Dispositif d'isolation d'un élement électrique
JP2007220718A (ja) * 2006-02-14 2007-08-30 Toyota Motor Corp 半導体基板、その製造方法、および半導体装置
FR2901407A1 (fr) * 2006-05-18 2007-11-23 Commissariat Energie Atomique Circuit integre sur substrat du type semiconducteur sur isolant, a evacuation laterale de la chaleur
US8809966B2 (en) 2008-03-12 2014-08-19 Infineon Technologies Ag Semiconductor device
US8866255B2 (en) 2008-03-12 2014-10-21 Infineon Technologies Austria Ag Semiconductor device with staggered oxide-filled trenches at edge region
JP5489791B2 (ja) 2010-03-10 2014-05-14 三菱電機株式会社 電力用半導体装置の製造方法
US20160247879A1 (en) * 2015-02-23 2016-08-25 Polar Semiconductor, Llc Trench semiconductor device layout configurations
WO2019187789A1 (ja) * 2018-03-27 2019-10-03 パナソニック株式会社 窒化物半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01185936A (ja) * 1988-01-21 1989-07-25 Fujitsu Ltd 半導体装置
GB2226445B (en) * 1988-07-06 1992-07-15 Plessey Co Plc Silicon integrated circuit
US5561073A (en) * 1992-03-13 1996-10-01 Jerome; Rick C. Method of fabricating an isolation trench for analog bipolar devices in harsh environments
KR950021600A (ko) * 1993-12-09 1995-07-26 가나이 쯔또무 반도체 집적회로장치 및 그 제조방법
JPH07297273A (ja) * 1994-04-20 1995-11-10 Hitachi Ltd 半導体集積回路装置
US5614750A (en) * 1995-06-29 1997-03-25 Northern Telecom Limited Buried layer contact for an integrated circuit structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9000554B2 (en) 2013-08-29 2015-04-07 Mitsubishi Electric Corporation Semiconductor device

Also Published As

Publication number Publication date
CA2285273A1 (en) 1998-10-01
KR100374456B1 (ko) 2003-03-04
CN1113406C (zh) 2003-07-02
TW404000B (en) 2000-09-01
CN1257608A (zh) 2000-06-21
SE511826C2 (sv) 1999-12-06
SE9701126D0 (sv) 1997-03-26
AU6753698A (en) 1998-10-20
WO1998043292A1 (en) 1998-10-01
EP1018155A1 (en) 2000-07-12
US5977609A (en) 1999-11-02
SE9701126L (sv) 1998-09-27
KR20010005592A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
KR100482385B1 (ko) 크랙정지부형성방법
US7115505B2 (en) Methods for electrically isolating portions of wafers
KR20060119855A (ko) 저유전 절연체를 위한 크랙 스탑
EP1291907A3 (en) Method of making high-voltage semiconductor devices
JPH0648707B2 (ja) 半導体構造及びその製造方法
US8138497B2 (en) Test structure for detecting via contact shorting in shallow trench isolation regions
US6844223B2 (en) Semiconductor device having silicon on insulator and fabricating method therefor
JP2001519096A (ja) トレンチ分離
US7651921B2 (en) Semiconductor device having a frontside contact and vertical trench isolation and method of fabricating same
US20030075776A1 (en) Integrated circuit and manufacturing method thereof
CN107204366A (zh) 制造具有晶体管单元的半导体器件的方法以及半导体器件
TWI282600B (en) Fabricating method of semiconductor device
JP4062517B2 (ja) 半導体装置及びその製造方法
JP2003174082A (ja) 半導体装置およびその製造方法
JPS59186342A (ja) 半導体装置の製造方法
JPH11251522A (ja) 集積回路装置及び半導体チップの頂部表面に導体相互接続を形成する方法
JP2004047806A (ja) 半導体装置および半導体装置の製造方法
JP2007243174A (ja) 基板から離間した単結晶半導体膜部分の形成
TW437073B (en) Method for filtering dislocation in merged SOI-DRAM chips
US20030067020A1 (en) Semiconductor device
CN115206804A (zh) 环栅场效应晶体管及其底部介质隔离的制备方法、电子设备
CN115064442A (zh) 鳍式场效应晶体管及其底部介质隔离的制备方法、电子设备
JPS639948A (ja) 半導体装置
JPS6095939A (ja) 半導体集積回路の製造方法
JPH02214135A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041222

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20070116