CN115206804A - 环栅场效应晶体管及其底部介质隔离的制备方法、电子设备 - Google Patents

环栅场效应晶体管及其底部介质隔离的制备方法、电子设备 Download PDF

Info

Publication number
CN115206804A
CN115206804A CN202210582243.5A CN202210582243A CN115206804A CN 115206804 A CN115206804 A CN 115206804A CN 202210582243 A CN202210582243 A CN 202210582243A CN 115206804 A CN115206804 A CN 115206804A
Authority
CN
China
Prior art keywords
substrate
mask layer
fin
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210582243.5A
Other languages
English (en)
Inventor
杨静雯
陈鲲
刘桃
汪大伟
孙新
黄自强
潘哲成
徐敏
张卫
吴春蕾
王晨
徐赛生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Fudan University
Priority to CN202210582243.5A priority Critical patent/CN115206804A/zh
Publication of CN115206804A publication Critical patent/CN115206804A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种GAA底部介质隔离的制备方法，用于对环栅场效应晶体管的衬底与鳍片之间进行隔离，以此抑制和消除沟道底部的寄生沟道泄漏电流以及寄生电容，该方法包括：S1：提供一衬底，并在衬底上形成鳍片；S2：在所述鳍片上淀积第一掩模层，所述第一掩模层包裹所述鳍片的顶面和侧面；S3：以所述第一掩模层为掩模，对所述衬底进行刻蚀，以在所述鳍片下方的衬底中形成一目标区域；S4：对所述目标区域进行热氧化处理，使得所述目标区域以及目标区域下方的部分衬底形成氧化隔离层。

Description

环栅场效应晶体管及其底部介质隔离的制备方法、电子设备
技术领域
本发明涉及领域半导体领域，尤其涉及一种环栅场效应晶体管及其底部介质隔离的制备方法、电子设备。
背景技术
环栅场效应晶体管(GAA)在可微缩性、高密度、高性能和低功耗方面更具优势。
随着环栅场效应晶体管(GAA)尺寸的微缩，不仅是纳米线沟道或者纳米片沟道，其长度越来越短，此外,环栅场效应晶体管(GAA)底部有栅叠层，由此产生的寄生沟道变得不能忽视，寄生沟道产生的漏电流会造成环栅器件的亚阈值摆幅增大，漏致源端势垒降低效应变得严重，开关比减小，且寄生沟道产生的寄生电容也会对器件乃至电路造成不利影响。
发明内容
本发明提供一种环栅场效应晶体管及其底部介质隔离的制备方法、电子设备，以解决泄漏通道产生漏电以及寄生电容的问题。
根据本发明的第一方面，提供了一种GAA底部介质隔离的制备方法，用于对环栅场效应晶体管的衬底与鳍片之间进行隔离，该方法包括：
S1：提供一衬底，并在衬底上形成鳍片；
S2：在所述鳍片上淀积第一掩模层，所述第一掩模层包裹所述鳍片的顶面和侧面；
S3：以所述第一掩模层为掩模，对所述衬底进行刻蚀，以在所述鳍片下方的衬底中形成一目标区域；
S4：对所述目标区域进行热氧化处理，使得所述目标区域以及目标区域下方的部分衬底形成氧化隔离层。
可选的，步骤S1中的在衬底上形成鳍片具体包括：
S11：在所述衬底上形成第二掩模层，所述第二掩模层的形状的匹配于所述鳍片；
S12：以所述第二掩膜层为掩模，对所述衬底进行刻蚀，形成所述鳍片。
可选的，所述第一掩模层以及所述第二掩模层均为氮化硅。
可选的，步骤S2具体包括：
S21：在所述衬底上淀积第三掩模层，所述第三掩模层覆盖所述鳍片的顶面、所述鳍片的侧面以及相邻鳍片之间的衬底；
S22：对所述第三掩模层进行刻蚀，形成第一掩模层，所述第一掩模层仅覆盖所述鳍片的顶面和侧面，露出相邻鳍片之间的衬底。
可选的，所述目标区域的厚度为70nm-90nm。
可选的，步骤S4中的热氧化处理的工艺条件为：在750摄氏度以下通氧气。
可选的，步骤S4中的所述目标区域下方的部分衬底指的是目标区域下方 3nm-20nm范围内的衬底。
可选的，所述氧化隔离层为二氧化硅。
可选的，步骤S4之后包括：
S5：在目标区域下方的部分衬底超出所述目标区域的部分填充氧化隔离层，以使得相邻鳍片之间形成浅沟槽隔离。
根据本发明的第二方面，提供了一种环栅场效应晶体管的器件制备方法，包括：第一方面所述的GAA底部介质隔离的制备方法。
根据本发明的第三方面，提供了一种环栅场效应晶体管，采用第二方面所述的器件制备方法制备而成。
根据本发明的第四方面，提供了一种电子设备，包括第三方面所述的环栅场效应晶体管。
本发明提供的环栅场效应晶体管的底部介质隔离的制备方法，通过在利用掩模层对鳍片进行包裹的情况下，对鳍片下方衬底的目标区域进行热氧化处理，从而在目标区域以及目标区域下方的部分衬底形成氧化隔离层，从而使得一方面通过该氧化隔离层能够抑制鳍片底部泄露通道的关态漏电和体寄生电容；另一方面由于鳍片在热氧化处理的过程中被掩模层包裹，从而可防止在热氧化过程中鳍片的氧化，实现了鳍片的完整性。
且在优选的实施方式中，掩膜层的材料均采用氮化硅，能够在热氧化的过程中始终保持稳定，进而保护内部的鳍片不被氧化。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例中GAA底部介质隔离的制备方法的流程图一；
图2是本发明一实施例中GAA底部介质隔离的制备方法的流程图二；
图3是本发明一实施例中GAA底部介质隔离的制备方法的流程图三；
图4是本发明一实施例中GAA底部介质隔离的制备过程中的GAA结构示意图一；
图5是本发明一实施例中GAA底部介质隔离的制备过程中的GAA结构示意图二；
图6是本发明一实施例中GAA底部介质隔离的制备过程中的GAA结构示意图三；
图7是本发明一实施例中GAA底部介质隔离的制备过程中的GAA结构示意图四；
图8是本发明一实施例中GAA底部介质隔离的制备过程中的GAA结构示意图五；
图9是本发明一实施例中GAA底部介质隔离的制备过程中的GAA结构示意图六；
附图标记说明：
1-衬底；
101-目标区域；
102-目标区域下方的部分衬底；
2-鳍片；
301-第一掩模层；
302-第二掩模层；
303-第三掩模层；
4-氧化隔离层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明说明书的描述中，需要理解的是，术语“上部”、“下部”、“上端”、“下端”、“下表面”、“上表面”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明说明书的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
在本发明的描述中，“多个”的含义是多个，例如两个，三个，四个等，除非另有明确具体的限定。
在本发明说明书的描述中，除非另有明确的规定和限定，术语“连接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
请参考图1-图9，本发明提供了一种GAA底部介质隔离的制备方法，用于对环栅场效应晶体管的衬底1与鳍片2之间进行隔离，如图1所示，该方法包括S1-S4，具体如下：
S1：提供一衬底1，并在衬底1上形成鳍片2；
其中，在本发明的一个实施例中，如图2所示，步骤S1具体包括：
S11：在所述衬底1上形成第二掩模层302，所述第二掩模层302的形状的匹配于所述鳍片2；
S12：以所述第二掩膜层302为掩模，对所述衬底进行刻蚀，形成所述鳍片2，该步骤完成后的器件结构如图4所示。
S2：在所述鳍片2上淀积第一掩模层301，所述第一掩模层301包裹所述鳍片2的顶面和侧面；
其中，在本发明的一个实施例中，如图3所示，步骤S2具体包括：
S21：在所述衬底1上淀积第三掩模层303，所述第三掩模层303覆盖所述鳍片2的顶面、所述鳍片2的侧面以及相邻鳍片之间的衬底，该步骤完成后的器件结构如图5所示；
S22：对所述第三掩模层303进行刻蚀，形成第一掩模层301，所述第一掩模层301仅覆盖所述鳍片2的顶面和侧面，露出相邻鳍片之间的衬底，该步骤完成后的器件结构如图6所示。
其中的步骤S21中的淀积，可以为各向同性淀积，得到图5中的第三掩模层303，例如化学气相淀积(Chemical Vapor Deposition，简称CVD)、等离子体增强化学气相淀积(Plasma Enhanced Chemical Vapor Deposition，简称 PECVD)等，可以根据具体的生产工艺以及实际需求选择适合的淀积方法。
S3：以所述第一掩模层301为掩模，对所述衬底1进行刻蚀，以在所述鳍片2下方的衬底中形成一目标区域101，如图7所示；
S4：对所述目标区域101进行热氧化处理，使得所述目标区域101以及目标区域下方的部分衬底102形成氧化隔离层4，如图8、图9所示。
一种优选的实施方式中，所述目标区域的厚度为70nm-90nm，例如80nm。
当然，本发明并不以此为限，所述目标区域的其他厚度范围均在本发明发保护范围之内。
另一种优选的实施方式中，步骤S4中的热氧化处理的工艺条件为：在 750摄氏度以下通氧气。
当然，本发明并不以此为限，所述热氧化处理的其他工艺条件均在本发明发保护范围之内，只需把所述目标区域101和目标区域下方的部分衬底102 形成氧化隔离层即可。
其他优选的实施方式中，步骤S4中的所述目标区域下方的部分衬底指的是目标区域下方3nm-20nm范围内的衬底。
当然，本发明并不以此为限，所所述目标区域下方的部分衬底的厚度范围均在本发明发保护范围之内。
其中，以上方案中所提到的厚度均为立体坐标系中X方向的厚度。
关于氧化隔离层的材料，一种举例中，所述氧化隔离层为二氧化硅。
关于鳍片的材料，一种举例中，所述鳍片的材料采用硅和锗化硅的外延叠层。
一种优选的实施例中，把所述鳍片中锗化硅层去掉，进而形成硅沟道。
另一种优选的实施例中，把所述鳍片中硅层去掉，进一步形成锗化硅沟道。
其中，以上实施例中的硅沟道/锗化硅沟道底部的寄生沟道会产生关态漏电、栅漏电以及寄生电容。
具体的实施例中，在制备开始之前，所述环栅场效应晶体管的衬底材料采用硅，在衬底上形成的鳍片的材料采用硅和锗化硅的外延叠层；在制备掩膜层的过程中，掩膜层的材料采用氮化硅，所述环栅场效应晶体管的衬底的材料为硅，鳍片的材料为硅和锗化硅的外延叠层；热氧化处理，掩膜层的材料仍为氮化硅，但部分衬底被氧化为二氧化硅，剩余衬底的材料仍为硅。
其他的实施例中，所述鳍片的数量为若干个，所述若干鳍片之间通过所述氧化隔离层隔离。
以上方案中，通过在利用掩模层对鳍片进行包裹的情况下，对鳍片下方衬底的目标区域进行热氧化处理，从而在目标区域以及目标区域下方的部分衬底形成氧化隔离层，从而使得一方面通过该氧化隔离层能够抑制沟道底部的泄露通道的关态漏电、栅漏电和体寄生电容；另一方面由于鳍片在热氧化处理的过程中被掩模层包裹，从而可防止在热氧化过程中鳍片的氧化，实现了鳍片的完整性。
其中，步骤S4之后还包括：
S5：在目标区域下方的部分衬底102超出所述目标区域102的部分填充氧化隔离层4，以使得相邻鳍片之间形成浅沟槽隔离。
具体的实施例中，在热氧化处理完成后，用二氧化硅填充所述目标区域 102，以使得所述氧化隔离层4的宽度一致，最后去除包裹所述鳍片的所述第一掩膜层；去除第一掩模层之后的器件结构示意图如图9所示。
以上方案中，在制备GAA底部介质隔离的过程中通过热氧化处理的方式形成氧化层隔离，从而做出底部介质隔离，实现了抑制沟道底部的泄露通道的关态漏电、栅漏电和体寄生电容，进而，消除漏电流造成环栅器件的亚阈值摆幅增大、漏致源端势垒降低效应变得严重以及开关比减小等问题。
本发明实施例还提供一种环栅场效应晶体管的器件制备方法，包括：以上所述的GAA底部介质隔离的制备方法。
本发明实施例还提供一种环栅场效应晶体管，采用以上所述的器件制备方法制备而成。
本发明实施例还提供一种电子设备，包括以上所述的环栅场效应晶体管在本说明书的描述中，参考术语“一种实施方式”、“一种实施例”、“具体实施过程”、“一种举例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (12)

1.一种GAA底部介质隔离的制备方法，用于对环栅场效应晶体管的衬底与鳍片之间进行隔离，其特征在于，该方法包括：
S1：提供一衬底，并在衬底上形成鳍片；
S2：在所述鳍片上淀积第一掩模层，所述第一掩模层包裹所述鳍片的顶面和侧面；
S3：以所述第一掩模层为掩模，对所述衬底进行刻蚀，以在所述鳍片下方的衬底中形成一目标区域；
S4：对所述目标区域进行热氧化处理，使得所述目标区域以及目标区域下方的部分衬底形成氧化隔离层。
2.根据权利要求1所述的GAA底部介质隔离的制备方法，其特征在于，步骤S1中的在衬底上形成鳍片具体包括：
S11：在所述衬底上形成第二掩模层，所述第二掩模层的形状的匹配于所述鳍片；
S12：以所述第二掩膜层为掩模，对所述衬底进行刻蚀，形成所述鳍片。
3.根据权利要求2所述的GAA底部介质隔离的制备方法，其特征在于，所述第一掩模层以及所述第二掩模层均为氮化硅。
4.根据权利要求3所述的GAA底部介质隔离的制备方法，其特征在于，步骤S2具体包括：
S21：在所述衬底上淀积第三掩模层，所述第三掩模层覆盖所述鳍片的顶面、所述鳍片的侧面以及相邻鳍片之间的衬底；
S22：对所述第三掩模层进行刻蚀，形成第一掩模层，所述第一掩模层仅覆盖所述鳍片的顶面和侧面，露出相邻鳍片之间的衬底。
5.根据权利要求4所述的GAA底部介质隔离的制备方法，其特征在于，所述目标区域的厚度为70nm-90nm。
6.根据权利要求5所述的GAA底部介质隔离的制备方法，其特征在于，步骤S4中的热氧化处理的工艺条件为：在750摄氏度以下通氧气。
7.根据权利要求6所述的GAA底部介质隔离的制备方法，其特征在于，步骤S4中的所述目标区域下方的部分衬底指的是目标区域下方3nm-20nm范围内的衬底。
8.根据权利要求1所述的GAA底部介质隔离的制备方法，其特征在于，所述氧化隔离层为二氧化硅。
9.根据权利要求1-8任一项所述的GAA底部介质隔离的制备方法，其特征在于，步骤S4之后包括：
S5：在目标区域下方的部分衬底超出所述目标区域的部分填充氧化隔离层，以使得相邻鳍片之间形成浅沟槽隔离。
10.一种环栅场效应晶体管的器件制备方法，其特征在于，包括：权利要求1至9任一项所述的GAA底部介质隔离的制备方法。
11.一种环栅场效应晶体管，其特征在于，采用权利要求10所述的器件制备方法制备而成。
12.一种电子设备，其特征在于，包括权利要求11所述的环栅场效应晶体管。
CN202210582243.5A 2022-05-26 2022-05-26 环栅场效应晶体管及其底部介质隔离的制备方法、电子设备 Pending CN115206804A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210582243.5A CN115206804A (zh) 2022-05-26 2022-05-26 环栅场效应晶体管及其底部介质隔离的制备方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210582243.5A CN115206804A (zh) 2022-05-26 2022-05-26 环栅场效应晶体管及其底部介质隔离的制备方法、电子设备

Publications (1)

Publication Number Publication Date
CN115206804A true CN115206804A (zh) 2022-10-18

Family

ID=83576668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210582243.5A Pending CN115206804A (zh) 2022-05-26 2022-05-26 环栅场效应晶体管及其底部介质隔离的制备方法、电子设备

Country Status (1)

Country Link
CN (1) CN115206804A (zh)

Similar Documents

Publication Publication Date Title
CN104157688B (zh) 具有槽屏蔽电极结构的半导体器件
US10991509B2 (en) Capacitor
US20020149031A1 (en) Semiconductor device having gate all around type transistor and method of forming the same
US20190027475A1 (en) Semiconductor device
TWI741172B (zh) 半導體結構及其製備方法
TWI743825B (zh) 具有奈米線電容栓塞的半導體元件及其製備方法
KR20160114391A (ko) 스트레서를 갖는 반도체 소자 및 그 제조 방법
US20050037593A1 (en) Process for producing an integrated electronic circuit comprising superposed components and integrated electronic circuit thus obtained
TWI803350B (zh) 半導體結構及其製作方法
WO2015098244A1 (ja) 半導体装置及び半導体装置の製造方法
US20230223476A1 (en) Semiconductor device
WO2022088788A1 (zh) 半导体结构的形成方法以及半导体结构
TW202228298A (zh) 半導體裝置
KR20230125772A (ko) 자기 정렬 격리부를 가지는 나노 와이어/시트 디바이스, 제조 방법 및 전자 기기
JP2024522411A (ja) ナノシート・デバイス用の厚膜ゲート酸化物デバイス選択
WO2022148067A1 (zh) 半导体结构及其制作方法
US9960168B2 (en) Capacitor strap connection structure and fabrication method
TWI726692B (zh) 半導體裝置及其製造方法
US11177215B2 (en) Integrated circuit device
KR20210121948A (ko) 2차원 물질기반 배선 도전층 콘택구조, 이를 포함하는 전자소자 및 그 제조방법
CN115206804A (zh) 环栅场效应晶体管及其底部介质隔离的制备方法、电子设备
CN111916398B (zh) 一种半导体器件的制造方法
TWI814272B (zh) 半導體元件及其形成方法
CN111710718B (zh) 一种环栅半导体器件及制作方法、电子设备
CN115064442A (zh) 鳍式场效应晶体管及其底部介质隔离的制备方法、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination