CN1257608A - 槽隔离 - Google Patents

槽隔离 Download PDF

Info

Publication number
CN1257608A
CN1257608A CN98805411A CN98805411A CN1257608A CN 1257608 A CN1257608 A CN 1257608A CN 98805411 A CN98805411 A CN 98805411A CN 98805411 A CN98805411 A CN 98805411A CN 1257608 A CN1257608 A CN 1257608A
Authority
CN
China
Prior art keywords
groove
island
insulation
peripheral
positions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98805411A
Other languages
English (en)
Other versions
CN1113406C (zh
Inventor
A·K·S·瑟德贝里
N·O·厄格伦
E·H·舍丁
O·M·扎克里森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1257608A publication Critical patent/CN1257608A/zh
Application granted granted Critical
Publication of CN1113406C publication Critical patent/CN1113406C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

材料岛(7)具有包含槽结构的绝缘装置,其中槽结构包括由第二绝缘槽(4’)环绕的第一绝缘槽(4),槽由至少两个横向连接槽(9)连接在一起。

Description

槽隔离
本发明涉及隔离槽和制备这种槽的方法。
为了在集成电路中隔离各个元件，已经开发出回填槽结构。存在多种制备这种槽的不同方法，这种槽可以透过硅层一直刻蚀到下埋藏绝缘氧化层，或透过硅衬底刻蚀到掺杂类型与横向绝缘层相反的下硅层。制备这种槽的方法见Wolf，S.，“Silicon Processing for theVLSI Era Volume II”，pp45-56，ISBN-O-961672-4-5，1990，Lattice Press USA。
利用槽隔离元件的问题是槽的宽度较小使槽容易受到外部颗粒或材料中的杂质的影响，这两种情况均可能使预期电绝缘的电路短路。这在槽的长度很大的情况下尤其难以克服。槽结构的另一个问题是槽内部和周围的材料的热学特性不同将在槽材料或外围硅中产生机械应力。槽结构的另一个问题是在制备过程中常常在槽上形成台阶。这些台阶有可能在后续工艺中将导电材料浮获在不期望的区域，导致短路。这种不期望导电材料的一个实例是保留在槽边缘、并且一直环绕元件的多晶硅带。这些带在跨越槽、并与带接触的两个导体之间形成短路。
本发明的目的是制备一种可以降低短路跨接导体的风险、对外部颗粒和材料中的杂质具有更高的容限的槽结构。
根据本发明，其目的是通过具有分段结构的槽结构实现的。
根据本发明制备的槽结构具有多个优点。一个优点是短路只能在两个杂质或外部颗粒彼此靠得很近时才发生。这种风险比两个杂质或外部颗粒出现在完全环绕元件的单槽中的风险小得多。
另一个优点是减小槽环绕的硅岛的长度有助于释放在后续工艺和使用中产生的机械应力。
进一步的优点是减低了导电残留物，例如多晶硅带在后工艺步骤中残留在绝缘器件周围，并引发跨越槽的导体短路的风险。
另一个优点是根据本发明的槽结构的热绝缘优于单槽，因此降低了传导到根据本发明的槽结构所环绕的元件上的热。
本发明通过在下图中示出的示例性实施方案进行描述，其中：
图1a示出现有技术槽结构的平面图；
图1b示出沿图1a中的线I-I得到的剖面的放大视图；
图2a示出本发明槽结构的一个实施方案的平面图；
图2b示出沿图2a所示的槽结构中的线II-II得到的剖面的放大视图；
图3a示出本发明槽结构的第二实施方案的平面图；
图3b示出图3a中的部分槽结构的放大视图；
图4示出本发明槽结构的第三实施方案。
在图1所示的现有技术槽结构中，制作半导体器件的晶片1具有覆盖在反型掺杂硅层3(这里是p-型硅)之上的由例如掺杂硅(例如n-型掺杂硅)构成的层2。晶片具有连续的或闭环的槽4。槽4具有由晶片1的上表面透过层2延伸到层3的U型截面。槽4具有由例如氧化硅制成的绝缘壁5和位于槽壁5之间的多晶硅填料6。槽4沿n-型掺杂硅岛7和n-型掺杂硅2的剩余部分之间的边界延伸，并将硅岛7与n-型掺杂硅2的剩余部分隔离开。硅岛7可以用来制作一个或多个元件(未示出)，例如电阻、电容、二极管、晶体管和其它双极型元件。在导电的外部颗粒或材料中的杂质(为了简化描述，从现在起统称为外部颗粒)8跨过槽4的情况下，硅岛7将与层2发生不期望的电接触，制作在硅岛7之上或由硅岛7制作的任何元件的功能都将受到负面影响。
图2a和2b示出本发明槽结构的实施方案。在该实施方案中，第一闭环槽4由第二闭环槽4’包围，并由例如n-型掺杂硅2’构成的硅岛或硅片与之隔离。本发明并不是限于基于硅的元件，而是可以按照需要使用任何材料。还有可能使之用于其它制备工艺，例如在由例如氧化硅制作的绝缘衬底上提供硅层的绝缘体基外延硅(SOI)技术。槽4、4’具有由例如氧化硅制成的绝缘壁5和位于槽壁5之间的多晶硅填料6。绝缘壁5的材料可以是任何适宜的材料，例如氮化硅、氧化硅、多孔硅、蓝宝石、氧化铝、氮化铝、金刚石、石英、其它绝缘材料及其组合，可以想象得到除多晶硅之外的材料或者没有材料出现在绝缘壁5之间。第二槽4’是按照与槽4相同的方式构造的，并且是与槽4同时制成的。槽4’通过中间的横向槽9连接到第一槽4，其中槽9制作在n-型掺杂硅片2中，并且在本例中是环绕着槽4的四周按照预定的标准间隔间隔开的。自然地，还有可能具有非标准间隔开的横向槽9。利用这种通过横向槽9将两个槽4、4’连接成链形结构的配置，在硅岛7与层2发生电接触之前，为了跨接硅岛7和n-型硅片2’之间的槽4，不仅需要一个或多个外部颗粒8’，以及为了跨接片2’和层2之间的槽4’，不仅需要一个或多个外部颗粒8”，而且要求这些外部颗粒8’、8”必需出现在两个相邻横向槽9之间。发生这种情况的风险显然小于单个颗粒就能跨接单个槽的情况下的风险。
横向槽9的最佳数目决定于外部颗粒的预期尺寸及其出现频率。在外部颗粒极少的情况下，只有两个横向槽就足够了。随着以外部颗粒形式发生污染的风险的增加，增加横向槽9的数目是合理的。
此外，形成链形结构的连接并不一定必需是长条形连接，而可以是任何适宜的形状，例如圆形、椭圆形、正方形、梯形等。对于构成连接的侧边的槽4，4’的典型长度是15-50微米，宽度是1-3微米。两个槽之间的典型距离是3-50微米。
尽管已经通过实例说明了本发明，其中槽结构由连续槽制成，当然可以想象得到的是安置在衬底边缘附近的元件将受到不沿衬底边缘延伸的槽结构的保护。
图3a示出本发明的一个实施方案，其中剩余导电材料例如多晶硅13沿槽边缘滞留可能使跨越槽的导体之间发生短路的问题得到解决。图3b是图3a的局部放大图。在图3a和3b中，多晶硅13用阴影槽四周的实线表示。导体11，11’在不同的电压下，均跨越槽结构4，4’。如果沿槽边缘残留未氧化的多晶硅，那么它们将起到导体11，11’之间的导体的作用，硅岛7将被短路。为了防止这种情况发生，在与导体11，11’相接的槽4的各个部分中、在槽4中制作缺口12。每个缺口12延伸到制作在槽4，4’之间的多个硅岛18’中的一个。类似地，在与导体11，11’相接的槽4’的各个部分中、在槽4’中制作缺口12’。每个缺口12’延伸到制作在槽4，4’之间的多个硅岛18”中的一个。这些缺口12，12’的制作方法如下，在用于制作槽的掩膜中留一个缝隙，使得在制作槽4，4’的过程中经过氧化、以多晶硅淀积层涂敷、接着进行回刻的初始n-型掺杂硅保留下来，其中硅上带有氧化物绝缘层。通常在平面表面上具有台阶的槽边缘将会形成多晶硅带(即，连续长度的多晶硅)。然而，已经发现，角，特别是在缺口与槽相遇时出现的凸角16’使多晶硅的刻蚀加快。这意味着，在回刻不需要的多晶硅的常规工艺中，出现在角上或其附近的任何多晶硅带将自动地通过刻蚀而断开。这防止了槽外侧的带电气连接到槽内侧的多晶硅带。因此，缺口12，12’在任何导电材料带中形成绝缘缺口，由此确保导体11，11’彼此绝缘。为了确保导体11，11’相互绝缘，每个槽4必需至少具有两个缺口12，每个槽4’必需至少具有两个缺口12。每对缺口12，12’必需位于导体11或11’的相对边上，使得导体11，11’之间没有连续的导电通路。换句话说，一个缺口必需在导体11，11’之间的长通路上，该通路环绕硅岛7几乎一周，另一个缺口必需位于导体11，11’之间的最短通路上。
在本发明的另一个实施方案中，没有示出，具有的四个缺口不象图3a和3b所示的那样是交错开的，可以想象得到的是四个缺口是对准的，形成两个同时跨越槽4，4’而延伸的加长缺口。
如图4所示，本发明还可以利用环绕受保护元件的增大尺寸的3槽结构4，4’，4”实现。
本发明不限于上述的实施方案，而且可以包含的3个以上槽的结构。这些槽结构可以通过横向槽完全互连在一起，或者互连成多个组，其中每一组不与其它组互连。
为了实现本发明槽结构具有的完全电隔离的优点，优选的是制作在槽4，4’，9之间的硅岛2’应当不与任何有效导体11，11’发生电接触，尽管这种电接触对于使它们接地是必需的。因此，在晶片1的工艺中使用的掩膜在硅岛2’和任何有效导体11，11’之间不应具有任何触点孔。
除了提供了更好的电绝缘之外，本发明的槽结构还提高了位于槽两侧的元件之间的热绝缘。
此外，横向槽的存在倍增了应力释放的通路。降低了由于应力在被释放之前沿较短的路径传播而引起应力损伤的风险。
绝缘材料可以是任何适宜的材料，例如氮化硅、氧化硅、多孔硅、蓝宝石、氧化铝、氮化铝、金刚石、石英、其它绝缘材料及其组合。
根据本发明的进一步实施方案，槽结构环绕基于硅或其它半导体材料的衬底，并向下延伸到埋藏绝缘层，形成环绕衬底的完全电隔离。埋藏绝缘层可以自然地由任何适宜的绝缘材料构成，包括用于槽结构的材料。

Claims (11)

1.将材料岛(7)与外围材料(2)隔离的方法，其特征步骤是：
沿岛(7)和外围材料(2)之间的边界制作多个绝缘槽(4，4’)，其中每个绝缘槽(4)至少在两个位置上通过绝缘横向槽(9)连接到另一个绝缘槽(4’)，由此在槽(4，4’，9)之间形成外围材料(2)构成的岛(2’)。
2.将材料岛(7)与外围材料(2)隔离的方法，其中岛(7)和外围材料(2)之间的边界由两个或多个导体(11，11’)跨越，其特征步骤是：
在岛(7)和外围材料(2)之间制作多个绝缘槽(4，4’)，其中第一绝缘槽(4)至少在两个位置上通过绝缘横向槽(9)连接到第二绝缘槽(4’)，由此在槽(4，4’，9)之间形成外围材料(2)构成的岛(2’)；和
在每个槽(4，4’)的每个部分中制作将一对导体(11，11’)隔离开的缺口(12，12’)。
3.利用绝缘槽结构(4，4’)与外围材料(2)隔离的材料岛(7)，其中槽结构(4，4’)包括多个包含绝缘材料(6)的槽(4，4’)，最靠近岛(4)的第一槽由包含绝缘材料(6)的第二槽(4’)环绕，第二槽(4’)至少在两个位置上通过绝缘横向槽(9)连接到第一槽(4)，由此外围材料(2)构成的岛(2’)制作在槽(4，4’，9)之间。
4.利用绝缘槽结构(4，4’)与外围材料(2)隔离的材料岛(7)，其中槽结构(4，4’)由两个或多个导体(11，11’)跨越，槽结构(4，4’)包括多个包含绝缘材料(6)的槽(4，4’)，第一槽由包含绝缘材料(6)的第二槽(4’)环绕，第二槽(4’)至少在两个位置上通过绝缘横向槽(9)连接到第一槽(4)，由此外围材料(2)构成的岛(2’)制作在槽(4，4’，9)之间；槽结构(4，4’)还包括在每个槽(4，4’)的每一部分中将一对导体(11，11’)隔离开的缺口(12，12’)。
5.权利要求3或4的材料岛(7)，其中槽(4，4’)的数目只是两个。
6.权利要求3或4的材料岛(7)，其中槽(4，4’)的数目多于两个。
7.权利要求3、4或6的材料岛(7)，其中槽(4，4’)至少在两个位置上通过绝缘横向槽(9)连接到每个与之紧邻的槽(4，4’)。
8.权利要求3、4或6的材料岛(7)，其中槽(4，4’)至少在两个位置上通过绝缘横向槽(9)连接到唯一一个与之紧邻的槽(4，4’)。
9.权利要求3-8的材料岛(7)，其中元件(7)是双极型元件。
10.权利要求3-9中任何一个的材料岛(7)，其中它包括在硅衬底或绝缘体上的埋藏绝缘层。
11.权利要求4-10中任何一个的材料岛(7)，其中岛(2’)不与导体(11，11’)电接触。
CN98805411A 1997-03-26 1998-03-20 半导体元件之间的隔离槽结构及其制备方法 Expired - Fee Related CN1113406C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE97011266 1997-03-26
SE9701126A SE511826C2 (sv) 1997-03-26 1997-03-26 Dikesisolering

Publications (2)

Publication Number Publication Date
CN1257608A true CN1257608A (zh) 2000-06-21
CN1113406C CN1113406C (zh) 2003-07-02

Family

ID=20406333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98805411A Expired - Fee Related CN1113406C (zh) 1997-03-26 1998-03-20 半导体元件之间的隔离槽结构及其制备方法

Country Status (10)

Country Link
US (1) US5977609A (zh)
EP (1) EP1018155A1 (zh)
JP (1) JP2001519096A (zh)
KR (1) KR100374456B1 (zh)
CN (1) CN1113406C (zh)
AU (1) AU6753698A (zh)
CA (1) CA2285273A1 (zh)
SE (1) SE511826C2 (zh)
TW (1) TW404000B (zh)
WO (1) WO1998043292A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194688A (zh) * 2010-03-10 2011-09-21 三菱电机株式会社 功率用半导体装置及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573565B2 (en) * 1999-07-28 2003-06-03 International Business Machines Corporation Method and structure for providing improved thermal conduction for silicon semiconductor devices
EP1213762A1 (fr) * 2000-12-05 2002-06-12 Koninklijke Philips Electronics N.V. Dispositif d'isolation d'un élement électrique
JP2007220718A (ja) * 2006-02-14 2007-08-30 Toyota Motor Corp 半導体基板、その製造方法、および半導体装置
FR2901407A1 (fr) * 2006-05-18 2007-11-23 Commissariat Energie Atomique Circuit integre sur substrat du type semiconducteur sur isolant, a evacuation laterale de la chaleur
US8866255B2 (en) 2008-03-12 2014-10-21 Infineon Technologies Austria Ag Semiconductor device with staggered oxide-filled trenches at edge region
US8809966B2 (en) 2008-03-12 2014-08-19 Infineon Technologies Ag Semiconductor device
JP6115408B2 (ja) 2013-08-29 2017-04-19 三菱電機株式会社 半導体装置
US20160247879A1 (en) * 2015-02-23 2016-08-25 Polar Semiconductor, Llc Trench semiconductor device layout configurations
WO2019187789A1 (ja) * 2018-03-27 2019-10-03 パナソニック株式会社 窒化物半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01185936A (ja) * 1988-01-21 1989-07-25 Fujitsu Ltd 半導体装置
GB2226445B (en) * 1988-07-06 1992-07-15 Plessey Co Plc Silicon integrated circuit
US5561073A (en) * 1992-03-13 1996-10-01 Jerome; Rick C. Method of fabricating an isolation trench for analog bipolar devices in harsh environments
KR950021600A (ko) * 1993-12-09 1995-07-26 가나이 쯔또무 반도체 집적회로장치 및 그 제조방법
JPH07297273A (ja) * 1994-04-20 1995-11-10 Hitachi Ltd 半導体集積回路装置
US5614750A (en) * 1995-06-29 1997-03-25 Northern Telecom Limited Buried layer contact for an integrated circuit structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194688A (zh) * 2010-03-10 2011-09-21 三菱电机株式会社 功率用半导体装置及其制造方法
US8450183B2 (en) 2010-03-10 2013-05-28 Mitsubishi Electric Corporation Power semiconductor device and method of manufacturing the same
CN102194688B (zh) * 2010-03-10 2013-11-20 三菱电机株式会社 功率用半导体装置及其制造方法

Also Published As

Publication number Publication date
KR20010005592A (ko) 2001-01-15
US5977609A (en) 1999-11-02
SE9701126L (sv) 1998-09-27
SE511826C2 (sv) 1999-12-06
CN1113406C (zh) 2003-07-02
KR100374456B1 (ko) 2003-03-04
SE9701126D0 (sv) 1997-03-26
EP1018155A1 (en) 2000-07-12
AU6753698A (en) 1998-10-20
TW404000B (en) 2000-09-01
WO1998043292A1 (en) 1998-10-01
CA2285273A1 (en) 1998-10-01
JP2001519096A (ja) 2001-10-16

Similar Documents

Publication Publication Date Title
CN107452712B (zh) 半导体结构
EP0671767A2 (en) Semiconductor antifuse structure and method
US8471363B2 (en) Semiconductor device and method of manufacturing the same
KR101831219B1 (ko) 수직 핀 다이오드의 제조방법
CN1113406C (zh) 半导体元件之间的隔离槽结构及其制备方法
CN107785273A (zh) 半导体器件及其制造方法
KR100486273B1 (ko) 스토리지 전극을 포함하는 반도체 소자 및 그 제조 방법
US20050013090A1 (en) Capacitor and method for producing a capacitor
CN109962052B (zh) 包括着落垫的半导体器件
CN109638010B (zh) 射频切换装置以及其制作方法
CN1419298A (zh) 非对称高电压金属氧化物半导体元件
KR100297380B1 (ko) 반도체장치
US20230129233A1 (en) Semiconductor devices
CN105637639A (zh) 提供具有缺陷的减少的外延光子装置的方法及所得结构
JPS63168032A (ja) 集積回路分離方法
KR960030380A (ko) 집적 회로 구조 및 이의 제조 방법
CN114005880B (zh) 一种功率半导体器件及其制作方法
CN115148732A (zh) 半导体结构和半导体结构的形成方法
US20070290226A1 (en) Method for producing a semiconductor arrangement, semiconductor arrangement and its application
KR20240138825A (ko) 반도체 장치
CN115148733A (zh) 半导体结构和半导体结构的形成方法
CN117915658A (zh) 半导体器件及其制作方法
CN114446989A (zh) 存储器结构、其制作方法、三维存储器及存储系统
CN117153975A (zh) 一种提升esd良率的led芯片及其制备方法
KR20240139288A (ko) 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: ELLISON TELEPHONE CO., LTD.

Effective date: 20040827

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20040827

Address after: Munich, Germany

Patentee after: Infennian Technologies AG

Address before: Stockholm

Patentee before: Ericsson Telephone AB

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee