CN117153975A - 一种提升esd良率的led芯片及其制备方法 - Google Patents

一种提升esd良率的led芯片及其制备方法 Download PDF

Info

Publication number
CN117153975A
CN117153975A CN202311218603.4A CN202311218603A CN117153975A CN 117153975 A CN117153975 A CN 117153975A CN 202311218603 A CN202311218603 A CN 202311218603A CN 117153975 A CN117153975 A CN 117153975A
Authority
CN
China
Prior art keywords
layer
type
led chip
type semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311218603.4A
Other languages
English (en)
Inventor
张亚
张星星
迟博
陈越
林潇雄
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202311218603.4A priority Critical patent/CN117153975A/zh
Publication of CN117153975A publication Critical patent/CN117153975A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种提升ESD良率的LED芯片及其制备方法，涉及半导体器件技术领域，LED芯片包括衬底以及外延层，该外延层包括依次层叠于衬底上的缓冲层、N型半导体层、量子阱层与P型半导体层；其中，N型半导体层之上的至少部分经刻蚀形成Mesa台阶，在Mesa台阶区域，N型半导体层上设有N型电流阻挡层，以及与N型半导体层电性连接的N型电极层，N型电极层包括N型焊盘层以及N型电流扩散部；LED芯片还包括绝缘层，绝缘层覆盖N型电流扩散部及其所处的N型区域。本发明旨在提升LED芯片的ESD良率，从而解决现有技术中LED芯片因透明导电层边缘易出现ESD爆点导致LED芯片的ESD良率较低的技术问题。

Description

一种提升ESD良率的LED芯片及其制备方法
技术领域
本发明涉及半导体器件技术领域，具体涉及一种提升ESD良率的LED芯片及其制备方法。
背景技术
正装LED芯片的N型电极与P型电极分布在芯片的同一侧，在制作N型电极层时，需要对外延层进行刻蚀以暴露出N型半导体层，形成Mesa台阶，以在Mesa台阶之上制作N型电极层，而P型半导体层的电流扩散主要通过在P型半导体层上的透明导电层进行电流扩散，且透明导电层沿着N型区域的边沿分布。
现有透明导电层在制作过程中的透明导电层图形为湿法刻蚀得到，透明导电层图形的边缘通常为具有一定角度的斜坡，且斜坡角度较小，当斜坡拖尾较长时，容易在透明导电层的边缘出现ESD异常，即在透明导电层的边缘出现ESD爆点，从而降低了LED芯片的ESD良率。
发明内容
针对现有技术的不足，本发明的目的在于提供一种提升ESD良率的LED芯片及其制备方法，旨在提升LED芯片的ESD良率，从而解决现有技术中LED芯片因透明导电层边缘易出现ESD爆点导致LED芯片的ESD良率较低的技术问题。
本发明的第一方面在于提供一种提升ESD良率的LED芯片，所述LED芯片包括衬底以及外延层，所述外延层包括依次层叠于所述衬底上的缓冲层、N型半导体层、量子阱层与P型半导体层；
其中，所述N型半导体层之上的至少部分经刻蚀形成Mesa台阶，在所述Mesa台阶区域，所述N型半导体层上设有N型电流阻挡层，以及与所述N型半导体层电性连接的N型电极层，所述N型电极层包括N型焊盘层以及N型电流扩散部；
所述LED芯片还包括绝缘层，所述绝缘层覆盖所述N型电流扩散部及所述N型半导体层的至少部分表面。
根据上述技术方案的一方面，所述LED芯片还包括透明导电层，所述透明导电层设于所述P型半导体层与所述绝缘层之上。
根据上述技术方案的一方面，所述透明导电层的材料包括氧化铟锡或氧化铟锌。
根据上述技术方案的一方面，所述绝缘层的材料包括SiO2。
根据上述技术方案的一方面，所述LED芯片还包括：
P型电极层，所述P型电极层层叠于所述P型半导体层、P型电流阻挡层与所述透明导电层之上；
其中，所述P型电极层包括P型焊盘层与P型电流扩散部。
根据上述技术方案的一方面，所述LED芯片还包括：
保护层，所述保护层覆盖于芯片的表面，且暴露出所述N型焊盘层与所述P型焊盘层。
本发明的第二发明在于提供一种提升ESD良率的LED芯片的制备方法，所述制备方法用于制备上述技术方案当中所述的LED芯片，所述制备方法包括：
提供一衬底，对所述衬底进行图形化制作，得到PSS衬底；
在所述PSS衬底上制作外延层；其中，所述外延层包括缓冲层、N型半导体层、量子阱层与P型半导体层；
对所述P型半导体层与所述量子阱层进行刻蚀，暴露出所述N型半导体层的表面，形成Mesa台阶；
在所述Mesa台阶内、所述N型半导体层之上制作N型电流阻挡层与N型电极层；其中，所述N型电极层包括N型焊盘层与N型电流扩散部；
在所述N型电流扩散部及所述N型半导体层之上制作绝缘层，使所述绝缘层覆盖于所述N型电流扩散层及所述N型半导体层的至少部分表面。
根据上述技术方案的一方面，在所述N型电流扩散部及所述N型半导体层之上制作绝缘层，使所述绝缘层覆盖于所述N型电流扩散层及所述N型半导体层的至少部分表面的步骤之后，所述方法还包括：
在所述P型半导体层与所述绝缘层之上制作透明导电层；
在所述P型半导体层、所述P型电流阻挡层与所述透明导电层之上制作P型电极层；其中，所述P型电极层包括P型焊盘层与P型电流扩散部；
在芯片表面制作暴露出所述N型焊盘层与所述P型焊盘层的保护层，得到LED芯片。
根据上述技术方案的一方面，所述绝缘层的材料包括SiO2。
与现有技术相比，采用本发明所示的提升ESD良率的LED芯片及其制备方法，有益效果在于：
通过在N型电极层中N型电流扩散部及其所处的N型区域设置绝缘层，绝缘层将N型电流扩散部及其所处的N型区域覆盖，然后将透明导电层直接沉积于其上，只需要将透明导电层挖出N-焊盘的mesa区域即可，能够极大的减小透明导电层的周长，从而可以极大的降低ESD失效于透明导电层边缘的概率，因此本发明当中所示LED芯片通过在N型电流扩散部及其所处N型区域之上制作绝缘层，减小透明导电层的周长，从而能够有效提升LED芯片的ESD良率及其芯片能力。
附图说明
本发明的上述与/或附加的方面与优点从结合下面附图对实施例的描述中将变得明显与容易理解，其中：
图1为本发明一实施例当中所示提升ESD良率的LED芯片的结构示意图；
图2为本发明一实施例当中所示提升ESD良率的LED芯片的制备方法的流程示意图。
附图元器件符号说明：
衬底101、PSS结构102、N型半导体层103、N型电流阻挡层1031、量子阱层104、P型半导体层105、P型电流阻挡层106、N型电极层107、透明导电层108、P型电极层109、保护层110、绝缘层201。
具体实施方式
为使本发明的目的、特征与优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参阅图1，本发明的第一方面在于提供一种提升ESD良率的LED芯片，所述LED芯片包括衬底101以及外延层，所述外延层包括依次层叠于所述衬底101上的缓冲层、N型半导体层103、量子阱层104与P型半导体层105；
其中，所述N型半导体层103之上的至少部分经刻蚀形成Mesa台阶，在所述Mesa台阶区域，所述N型半导体层103上设有N型电流阻挡层1031，以及与所述N型半导体层103电性连接的N型电极层107，所述N型电极层107包括N型焊盘层以及N型电流扩散部；
所述LED芯片还包括绝缘层201，所述绝缘层201覆盖所述N型电流扩散部及所述N型半导体层的至少部分表面。
进一步的，所述LED芯片还包括透明导电层108，所述透明导电层108设于所述P型半导体层105与所述绝缘层201之上。
进一步的，所述透明导电层108由氧化铟锡或氧化铟锌制成。
进一步的，所述绝缘层201由SiO2制成。
进一步的，所述LED芯片还包括：
P型电极层109，所述P型电极层109层叠于所述P型半导体层105、P型电流阻挡层106与所述透明导电层108之上；
其中，所述P型电极层109包括P型焊盘层与P型电流扩散部。
进一步的，所述LED芯片还包括：
保护层110，所述保护层110覆盖于芯片的表面，且暴露出所述N型焊盘层与所述P型焊盘层。
请参阅图2，本发明的第二方面在于提供一种提升ESD良率的LED芯片的制备方法，所述制备方法用于制备上述技术方案当中所述的LED芯片，所述制备方法包括：
提供一衬底101，对所述衬底101进行图形化制作，得到PSS衬底101；
在所述PSS衬底101上制作外延层；其中，所述外延层包括缓冲层、N型半导体层103、量子阱层104与P型半导体层105；
对所述P型半导体层105与所述量子阱层104进行刻蚀，暴露出所述N型半导体层103的表面，形成Mesa台阶；
在所述Mesa台阶内、所述N型半导体层103之上制作N型电流阻挡层1031与N型电极层107；其中，所述N型电极层107包括N型焊盘层与N型电流扩散部；
在所述N型电流扩散部及所述N型半导体层之上制作绝缘层201，使所述绝缘层201覆盖于所述N型电流扩散层及所述N型半导体层的至少部分表面。
进一步的，在所述N型电流扩散部及其所处的N型区域之上制作绝缘层201，使所述绝缘层201覆盖于所述N型电流扩散层及其所处的N型区域的步骤之后，所述方法还包括：
在所述P型半导体层105与所述绝缘层201之上制作透明导电层108；
在所述P型半导体层105、P型电流阻挡层106与所述透明导电层108之上制作P型电极层109；其中，所述P型电极层109包括P型焊盘层与P型电流扩散部；
在芯片表面制作暴露出所述N型焊盘层与所述P型焊盘层的保护层110，得到LED芯片。
进一步的，所述绝缘层201由SiO2制成。
与现有技术相比，采用本发明所示的提升ESD良率的LED芯片及其制备方法，有益效果在于：
通过在N型电极层中N型电流扩散部及其所处的N型区域设置绝缘层，绝缘层将N型电流扩散部及其所处的N型区域覆盖，然后将透明导电层直接沉积于其上，只需要将透明导电层挖出N-焊盘的mesa区域即可，能够极大的减小透明导电层的周长，从而可以极大的降低ESD失效于透明导电层边缘的概率，因此本发明当中所示LED芯片通过在N型电流扩散部及其所处N型区域之上制作绝缘层，减小透明导电层的周长，从而能够有效提升LED芯片的ESD良率及其芯片能力。
实施例一
请参阅图1，本发明的第一实施例提供了一种提升ESD良率的LED芯片，该LED芯片包括衬底101、外延层以及芯片结构，其中，该衬底101为具有PSS结构102的PSS衬底101，即图形化衬底101，该外延层为氮化镓外延叠层，即外延层的材料体系为氮化镓，而外延层包括依次层叠于衬底101之上的缓冲层（图未示）、N型半导体层103、量子阱层104与P型半导体层105。
在本实施例当中，外延层的至少部分经过刻蚀以形成Mesa台阶，具体是将N型半导体层103之上的量子阱层104与P型半导体层105的至少部分材料经过刻蚀去除，暴露出N型半导体层103的表面，形成Mesa台阶，该Mesa台阶又称Mesa台面，制作Mesa台阶的主要目的是在该Mesa台阶之上制作与N型半导体层103连接的N型电极层107，为N型电极层107的制作提供了基础，从而便于N型半导体层103通过N型电极层107与电路相连。
具体而言，在N型半导体层103之上设有N型电流阻挡层1031以及上述的N型电极层107，该N型电流阻挡层1031设于N型半导体层103之上，而N型电极层107包括N型焊盘层与N型电流扩散部，N型电极层107中的N型焊盘层与N型电流扩散部用于将N型电流阻挡层1031覆盖，且至少部分与N型半导体层103接触。
由于P型半导体层105主要通过透明导电层108进行电流扩散，因此在P型半导体层105上设有P型电流阻挡层106与透明导电层108，通过对透明导电层108与P型电流阻挡层106进行开孔，暴露出P型半导体层105的至少部分表面，即可在透明导电层108与P型电流阻挡层106之上制作出与P型半导体层105连接的P型电极层109。
同样的，该P型电极层109包括P型焊盘层与P型电流扩散部，该P型电极层109用于与透明导电层108电性连接。
为了降低透明导电层108的周长,降低ESD失效于透明导电层108边缘的概率，在本实施例当中，在N型电极层107所处的N型区域，在N型电流扩散部及N型半导体层的至少部分表面之上设有绝缘层201，该绝缘层201覆盖于N型电极层107的N型电流扩散部及N型半导体层的至少部分表面，则在制作透明导电层108时，只需要沿着N型焊盘层光刻出透明导电层108图形即可，按照该透明导电层108图形制作透明导电层108，该透明导电层108用于增加LED芯片的电流横向扩展能力，且能够极大的减小透明导电层108的周长，进而可以极大的降低ESD失效于透明导电层108边缘的概率，从而提升LED芯片的ESD良率以及芯片能力。
在本实施例当中，绝缘层201由SiO2材料制成，其中，Si原子导电系数较低，具有十分明显的绝缘系数。
在本实施例当中，透明导电层108由铟锡氧化物制成，具体由氧化铟锡制成，即ITO材料。
并且，在本实施例当中，在LED芯片的表面，即制作有芯片结构的外延层的表面设有保护层110，该保护层110覆盖于LED芯片的表面，且暴露出LED芯片的电极结构，即保护层110覆盖于LED芯片的表面但却能够暴露出N型焊盘层与P型焊盘层，从而通过裸露的N型焊盘层与P型焊盘层实现LED芯片与电路的电性连接，且保护层110能够有效防护LED芯片不被机械划伤与酸性物质侵袭，有利于提升LED芯片的使用寿命。
其中，保护层110由SiO2材料经过烘烤制成，烘烤后的保护层110其机械强度较高，从而实现对LED芯片的防护。
请参阅图2，本实施例当中所示的提升ESD良率的LED芯片，采用如下制备方法进行制备，该制备方法包括步骤S11-S15：
步骤S11，提供一衬底101，对所述衬底101进行图形化制作，得到PSS衬底101。
步骤S12，在所述PSS衬底101上制作外延层；其中，所述外延层包括缓冲层、N型半导体层103、量子阱层104与P型半导体层105。
步骤S13，对所述P型半导体层105与所述量子阱层104进行刻蚀，暴露出所述N型半导体层103的表面，形成Mesa台阶。
步骤S14，在所述Mesa台阶内、所述N型半导体层103之上制作N型电流阻挡层1031与N型电极层107；其中，所述N型电极层107包括N型焊盘层与N型电流扩散部。
具体而言，在Mesa台阶内的N型半导体层103之上制作N型电流阻挡层1031以及N型电极层107，其中电流阻挡层设于N型半导体层103之上，而N型电极层107覆盖于电流阻挡层之上，且N型电极层107的至少部分与N型半导体层103接触。
步骤S15，在所述N型电流扩散部及所述N型半导体层103之上制作绝缘层201，使所述绝缘层201覆盖于所述N型电流扩散层及所述N型半导体层103的至少部分表面。
在本实施例当中，该绝缘层201由SiO2材料制成，由于在N型电流扩散部及所述N型半导体层103的至少部分表面覆盖有绝缘层201，在进行后期透明导电层108的制作时，透明导电层108只需要按照N型焊盘层光刻出透明导电层108图形即可，极大的减小了透明导电层108的周长，进入极大的降低了ESD失效于透明导电层108边缘的概率，有利于提升LED芯片的ESD良率及其芯片能力。
具体而言，在制作绝缘层时，首先将LED晶圆放置于PECVD设备的反应腔中，设置反应功率为50W-1000W，以及加热温度为250℃-330℃，并向反应室内通入N2以作为载气，通入SiH4与N2O作为反应气，且SiH4与N2O的通入比例为1:3-1:15，进行反应得到覆盖于N型电流扩散层的绝缘层，该绝缘层的厚度为2KÅ-5KÅ。
然而，作为LED芯片，其不仅需要在N型半导体层103上制作N型电极层107，还需要在P型半导体层105上制作P型电极层109，本实施例当中在N型电流扩散部及所述N型半导体层之上制作绝缘层201之后，还包括步骤S16-S18：
步骤S16，在所述P型半导体层105与所述绝缘层201之上制作透明导电层108。
在本实施例当中，透明导电层108由铟锡氧化物沉积制成，具体为氧化铟锡，即ITO材料。
步骤S17，在所述P型半导体层105、P型电流阻挡层106与所述透明导电层108之上制作P型电极层109；其中，所述P型电极层109包括P型焊盘层与P型电流扩散部。
步骤S18，在芯片表面制作暴露出所述N型焊盘层与所述P型焊盘层的保护层110，得到LED芯片。
综上，采用本实施例当中所示制备方法制备的LED芯片，相较于传统正装LED芯片，其有益效果在于；
通过在N型电极层107中N型电流扩散部及其所处的N型区域设置绝缘层201，绝缘层201将N型电流扩散部及其所处的N型区域覆盖，则在制作电流阻挡层时只需要沿着N型焊盘层光刻出透明导电层108图形即可，按照该透明导电层108图形制作透明导电层108，能够极大的减小透明导电层108的周长，从而可以极大的降低ESD失效于透明导电层108边缘的概率，因此本实施例当中所示LED芯片通过在N型电流扩散部及其所处N型区域之上制作绝缘层201，减小透明导电层108的周长，从而能够有效提升LED芯片的ESD良率及其芯片能力。
实施例二
本发明的第二实施例同样提供了一种提升ESD良率的LED芯片，该LED芯片的结构与第一实施例当中所示的LED芯片的结构基本相似，不同之处在于：
本实施例当中，绝缘层201由Si3N4材料制成。
实施例三
本发明的第二实施例同样提供了一种提升ESD良率的LED芯片，该LED芯片的结构与第一实施例当中所示的LED芯片的结构基本相似，不同之处在于：
本实施例当中，透明导电层108由氧化铟锌制成，即透明导电层108由IZO材料制成。
实施例四
本发明的第二实施例同样提供了一种提升ESD良率的LED芯片，该LED芯片的结构与第一实施例当中所示的LED芯片的结构基本相似，不同之处在于：
本实施例当中，绝缘层201由Si3N4材料制成。
以及，透明导电层108由氧化铟锌制成，即透明导电层108由IZO材料制成。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体与详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形与改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种提升ESD良率的LED芯片，其特征在于，所述LED芯片包括衬底以及外延层，所述外延层包括依次层叠于所述衬底上的缓冲层、N型半导体层、量子阱层与P型半导体层；
其中，所述N型半导体层之上的至少部分经刻蚀形成Mesa台阶，在所述Mesa台阶区域，所述N型半导体层上设有N型电流阻挡层，以及与所述N型半导体层电性连接的N型电极层，所述N型电极层包括N型焊盘层以及N型电流扩散部；
所述LED芯片还包括绝缘层，所述绝缘层覆盖所述N型电流扩散部及所述N型半导体层的至少部分表面。
2.根据权利要求1所述的提升ESD良率的LED芯片，其特征在于，所述LED芯片还包括透明导电层，所述透明导电层设于所述P型半导体层与所述绝缘层之上。
3.根据权利要求2所述的提升ESD良率的LED芯片，其特征在于，所述透明导电层的材料包括氧化铟锡或氧化铟锌。
4.根据权利要求2所述的提升ESD良率的LED芯片，其特征在于，所述绝缘层的材料包括SiO2。
5.根据权利要求1所述的提升ESD良率的LED芯片，其特征在于，所述LED芯片还包括：
P型电极层，所述P型电极层层叠于所述P型半导体层、P型电流阻挡层与所述透明导电层之上；
其中，所述P型电极层包括P型焊盘层与P型电流扩散部。
6.根据权利要求1所述的提升ESD良率的LED芯片，其特征在于，所述LED芯片还包括：
保护层，所述保护层覆盖于芯片的表面，且暴露出所述N型焊盘层与所述P型焊盘层。
7.一种提升ESD良率的LED芯片的制备方法，其特征在于，所述制备方法用于制备权利要求1-6任一项所述的LED芯片，所述制备方法包括：
提供一衬底，对所述衬底进行图形化制作，得到PSS衬底；
在所述PSS衬底上制作外延层；其中，所述外延层包括缓冲层、N型半导体层、量子阱层与P型半导体层；
对所述P型半导体层与所述量子阱层进行刻蚀，暴露出所述N型半导体层的表面，形成Mesa台阶；
在所述Mesa台阶内、所述N型半导体层之上制作N型电流阻挡层与N型电极层；其中，所述N型电极层包括N型焊盘层与N型电流扩散部；
在所述N型电流扩散部及所述N型半导体层之上制作绝缘层，使所述绝缘层覆盖于所述N型电流扩散层及所述N型半导体层的至少部分表面。
8.根据权利要求7所述的提升ESD良率的LED芯片的制备方法，其特征在于，在所述N型电流扩散部及所述N型半导体层之上制作绝缘层，使所述绝缘层覆盖于所述N型电流扩散层及所述N型半导体层的至少部分表面的步骤之后，所述方法还包括：
在所述P型半导体层与所述绝缘层之上制作透明导电层；
在所述P型半导体层、所述P型电流阻挡层与所述透明导电层之上制作P型电极层；其中，所述P型电极层包括P型焊盘层与P型电流扩散部；
在芯片表面制作暴露出所述N型焊盘层与所述P型焊盘层的保护层，得到LED芯片。
9.根据权利要求7或8所述的提升ESD良率的LED芯片的制备方法，其特征在于，所述绝缘层的材料包括SiO2。
CN202311218603.4A 2023-09-21 2023-09-21 一种提升esd良率的led芯片及其制备方法 Pending CN117153975A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311218603.4A CN117153975A (zh) 2023-09-21 2023-09-21 一种提升esd良率的led芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311218603.4A CN117153975A (zh) 2023-09-21 2023-09-21 一种提升esd良率的led芯片及其制备方法

Publications (1)

Publication Number Publication Date
CN117153975A true CN117153975A (zh) 2023-12-01

Family

ID=88908031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311218603.4A Pending CN117153975A (zh) 2023-09-21 2023-09-21 一种提升esd良率的led芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN117153975A (zh)

Similar Documents

Publication Publication Date Title
CN102047454B (zh) 发光器件及其制造方法
CN102106001B (zh) 发光器件及其制造方法
CN100580963C (zh) 具有氧化铟锡层的发光二极管及其制造方法
US8026576B2 (en) Wiring board
JP2007165903A (ja) 集積型薄膜太陽電池及びその製造方法
CN101855733A (zh) 发光器件及其制造方法
US20100270578A1 (en) Light Emitting Diode Chip with Overvoltage Protection
US11804496B2 (en) Transistor device, manufacturing method thereof, display substrate and display device
CN102916099A (zh) 发光二极管与其制造方法
CN103579447A (zh) 一种倒装结构发光二极管及其制备方法
CN107146813A (zh) 半导体装置
CN102067340B (zh) 具有在p-型层内钝化的半导体发光器件
CN113270522A (zh) 一种微发光二极管芯片、其制作方法及显示装置
US20070065959A1 (en) Method for manufacturing light-emitting diode
JP2005531127A (ja) ＳｉＣＯＩ基板を備えたショットキーパワーダイオード、およびその製造方法
CN108110099B (zh) 一种led芯片及其制作方法
CN100379030C (zh) 具有电容器的单片集成soi电路
CN1113406C (zh) 半导体元件之间的隔离槽结构及其制备方法
CN117153975A (zh) 一种提升esd良率的led芯片及其制备方法
CN116960252A (zh) 一种led芯片及其制备方法
CN115602775A (zh) 一种倒装高压发光二极管芯片及其制备方法
CN101807641B (zh) 半导体发光器件
CN112242406A (zh) 阵列基板及其制作方法、显示装置
CN206650101U (zh) 一种led芯片及汽车车灯
CN102646768B (zh) 发光元件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination