JP2005531127A - ＳｉＣＯＩ基板を備えたショットキーパワーダイオード、およびその製造方法 - Google Patents

ＳｉＣＯＩ基板を備えたショットキーパワーダイオード、およびその製造方法 Download PDF

Info

Publication number
JP2005531127A
JP2005531127A JP2003575425A JP2003575425A JP2005531127A JP 2005531127 A JP2005531127 A JP 2005531127A JP 2003575425 A JP2003575425 A JP 2003575425A JP 2003575425 A JP2003575425 A JP 2003575425A JP 2005531127 A JP2005531127 A JP 2005531127A
Authority
JP
Japan
Prior art keywords
layer
silicon carbide
manufacturing
power
junction device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003575425A
Other languages
English (en)
Other versions
JP4593115B2 (ja
Inventor
テムプリエル，フランセス
バイロン，シエリー
ダニエル，ニコラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2005531127A publication Critical patent/JP2005531127A/ja
Application granted granted Critical
Publication of JP4593115B2 publication Critical patent/JP4593115B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8126—Thin film MESFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本発明は、埋め込み絶縁層（１４）により固体キャリア（１２）から絶縁されたシリコンカーバイドの層（１６）を有するＳｉＣＯＩ型の基板（１０）を備えるパワージャンクションデバイスに関し、この装置は、第１の金属層（４０）とシリコンカーバイドの表面層（１６）との間に少なくとも１つのショットキー接触部を有し、第１の金属層（３０）がアノードを構成する。

Description

本発明は、パワージャンクションデバイス、およびその製造方法に関する。
ここで、パワージャンクション（電力接合）とは、１アンペア又は数アンペアのオーダーの高電流が通過可能であり、且つ数百ボルトの逆電圧を受けられる接合を意味する。特に、本発明は、２００ボルト〜１５００ボルトの範囲の電圧で稼動可能であるダイオードを製造することを目的とする。
本発明は、パワーエレクトロニクスの分野、特に、集積化パワーエレクトロニクスの分野での応用を見出すものである。
現在、数多くのパワーエレクトロニクスデバイスが２００ボルト〜１５００ボルトの電圧範囲で稼動し、バイポーラ・シリコンダイオードを用いている。しかしながら、シリコンダイオードの主な欠点は、相当なスイッチング損失があることである。このような損失は、少数キャリアの使用に基づいた、かかるバイポーラダイオードの物理的動作原理によるものである。
同様な応用例では、シリコンカーバイド（ＳｉＣ）を用いてショットキー型ダイオードが作製可能となされている。これらのダイオードは、シリコンから作られたものと匹敵する静電性能を有する。さらに、シリコンカーバイド系のショットキーダイオードは、切換損失がない。この利点は、少数キャリアが存在しないことに由来している。このため、３００ボルト〜１５００ボルトのオーダーの動作電圧を有するシリコンカーバイド・ダイオードがある。
しかしながら、シリコンカーバイドを利用してこの材料に基づいてダイオードを開発することは、シリコンカーバイドが非常に高価であるため、未だ敬遠されている。シリコンカーバイド基板のコストは、この基板上に形成した構成部品コストの半分に及ぶ可能性があることが推定されている。
さらに、シリコンカーバイド基板は、通常、限られた直径のウェーハの形態でしか入手できない。この直径は、一般に２ないし３インチ（約５．１ないし７．６ｃｍ）である。かかる小さな直径のシリコンカーバイド基板は、シリコン技術に特有の装置や製造ラインと両立し得ない。事実、シリコンウェーハは、より大径で入手可能である。このため、特別な装置を用いる必要からシリコンカーバイド系構成部品の値段が更に高騰することになる。
また、装置の集積化を考慮する限り、関連する先行技術には、特許文献１及び特許文献２により示されたものがある。これらは、ＳＯＩ型の基板上に切換装置を製造する方法を示しており、本発明の目標とする応用例において許容される集積化及び電力基準を満足するものではない。
米国特許第６２２９１７９号 米国特許第６１２７７０３号
本発明の目的は、背景技術の項目の説明に関連して上述した限界を有しない、パワージャンクションデバイス、及びその製造方法を提供することである。
特に、シリコン基板の製造工程に適応した従来の製造ライン上で製造することが可能なこの種の装置を提供することを目的とする。
さらに、高価でない装置及び製造方法を提供することを目的とする。
最後に、２００ボルト〜１５００ボルトの範囲の逆耐電圧で且つ１Ａ〜１０Ａの順電流の下で動作可能な信頼性の高い装置を提供することを目的とする。
これらの目的を実現するために、本発明は、より正確には、次のようなパワージャンクションデバイスに関する。すなわち、絶縁体の埋め込み層により固体基体から絶縁されたシリコンカーバイドの層を有するＳｉＣＯＩ基板を備え、アノードを構成する第１の金属層とシリコンカーバイドの表面層との間に少なくとも１つのショットキー接触部を有するものである。
本発明の観点からいえば、パワージャンクションデバイスを、パワーダイオードとして使用することができる接合部を備える装置として解釈する。しかしながら、本装置は、必ずしもダイオードに限定される必要はない。また、本装置は、１つ以上のスイッチと、可能であれば、同一の基板に一体化された関連する制御手段とを備えても良い。
本発明により、特に、ＳｉＣＯＩ基板を用いることにより、パワージャンクションデバイスを製造するコストを実質的に削減することができる。この理由の１つには、ＳｉＣＯＩ基板が固体シリコンカーバイド基板よりも高価でないことがある。さらに、ＳｉＣＯＩ基板としては、シリコンウェーハ工程に特有の器具に両立する直径を有するものが入手可能である。
本発明の一特徴によれば、本装置は、ショットキー接合を形成する金属層がシリコンカーバイド層の１つの側面と接触し、その側面がこの層の主面に対して外角を形成するように構成すると良い。
シリコンカーバイド層の側面により形成される角度によれば、第１の金属層と半導体ＳｉＣ層との間の接触を最適化することができる。この角度はまた、逆耐電圧に影響を及ぼす。さらに、この層に平行なシリコンカーバイド層の電気伝導により、結晶質の欠陥による脆弱化の危険性をかなり減らすことができる。これらの脆弱化、例えば、微小空洞は、実際、層に対して横方向に伝導性に主に影響する。
特に実施形態では、シリコンカーバイド層の主面に対して、埋め込み絶縁層と接触させて測定した角度は、２０°〜８０°の間の値、好ましくは４５°に近い値であると良い。
本発明の他の特徴によれば、本装置は、シリコンカーバイド層を被覆する絶縁体の表面層を有しても良い。この場合、アノードを形成する第１の金属層は、シリコンカーバイド層の側面と隣接する絶縁体の表面層の１つの側面を少なくとも部分的に覆って延設されている。また、絶縁層は、有利なことに、シリコンカーバイド層の側面に隣接すると、ショットキー接触周りの電界減少により保護を構成するのに良好な相手先となりうる。また、絶縁層は、この目的のために、シリコンカーバイド層の側面により形成された傾斜に隣接する、またはそれと一致するように調整された傾斜を持つことができる。
この特性によって、本装置の耐電圧を増加することができる。
上述したように、本装置は、複数のダイオード、またはダイオードと他の構成部品との組み合わせを備えることができる。特に、本装置は、少なくとも１つのパワーダイオードと、少なくとも１つのトランジスタとを備え、トランジスタがシリコンカーバイド層に形成されたチャネルを有するように構成されても良い。
本装置の１つの特徴によれば、アノード形成金属層、言い換えれば、シリコンカーバイド層とショットキー接触する金属層は、シリコン中の基板の固体部分まで延設していると良い。このため、基板の固体部分は、アノード用の“裏面”接触点を提供するのに用いることができる。事実、基板のシリコンカーバイド層を支持する表面とは反対側の一面は、アノード接触点を形成し且つ本装置の包装を容易にするため、金属を被覆しても良い。
加えて、接合アノードを基板に接続することで、逆耐電圧を増加することができる。
本発明の１つの特徴によれば、本装置は、第１のアノード金属層と、加えてシリコンカーバイド層とオーミック接触する第２のカソード金属層とを備えても良い。これら第１及び第２の金属層は、櫛状形成部をそれぞれ備え、第１及び第２の金属層の櫛状形成部が互いにかみ合う。
このように、互いにかみ合う櫛の形態をなす金属層の部分構造によれば、より高強度な順方向電流を得ることができる。
また、本発明は、上述したＳｉＣＯＩ基板上に接続装置を製造する製造方法に関する。この製造方法は、次の工程を有する。すなわち、
ａ）シリコンカーバイド層の埋め込み絶縁層とは反対側の一表面にオーミック接触点を形成し、
ｂ）シリコンカーバイド層上に少なくとも１つの側方側面が表に出るように、オーミック接触を含む領域の外側でシリコンカーバイド層を局所的にエッチングし、
ｃ）次いで、側方側面上にショットキー接触部を形成する。
ここで、工程ａ）とｂ）の順番は、逆にすることも可能である。
本製造方法の工程ｂ）で行われる局所的なエッチングは、縦方向側面に傾斜を付与するため、リソグラフィ・マスクと、リソグラフィ・マスクに対する限られた選択性を有するリソグラフィ剤とを用いるエッチングであることが好ましい。
本発明の他の特徴及び効果は、添付図面を参照しながら下記の説明から明らかになるであろう。なお、この説明は、単に例示にすぎず、なんら技術範囲を限定するものではない。
以下の説明では、複数図面を相互に参照しやすくするため、異なる図面中の同一、類似、又は等価な部材については、同じ参照符号を付して特定するものとする。さらに、図面を明確にするために、全ての部材は、一定の縮尺で表さないものとする。最後に、本説明では、図面中に特定数の数値やパラメータが示してある。しかし、これらの数値やパラメータは、本発明を実施する上で必須なものではなく、実施する上で特に好ましい状態を単に示しているにすぎないものである。
図１は、ＳｉＣＯＩ（ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ ｏｎ ｉｎｓｕｌａｎｔ：絶縁体上のシリコンカーバイド）基板１０を示している。この基板は、特に、“Ｓｍａｒｔ Ｃｕｔ”と示される既知な切断技術を実行することにより製造することができる。図示された実施例では、この基板は、機械的な基体を構成するシリコンからなる厚い層１２を含む。この層は、酸化シリコンからなる埋め込み絶縁層１４、及び単結晶のシリコンカーバイドからなる表面層１６により、この順で被覆される。シリコンは、他の材料で置き換えても良く、絶縁層の場合も同様である。後者としては、例えば、Ｓｉ３Ｎ４が挙げられる。
特に、ここで示す実施例では、シリコンからなる層１２は、厚さ１００μｍ〜５００μｍであり、ｎ型不純物がドープされている。ドーピングは、特に、基板を背面コンタクトとして用いる予定である場合、電流が流れるのに十分となるように選択される。この点については、更に後述する。
酸化シリコンの埋め込み層の機能は、本装置の異なる活性部分間の電気絶縁をとることがその１つである。その層の厚さは、逆耐電圧条件の関数として調整される。例えば、１μｍの厚さで約２００ボルトの電圧に耐えうるとすれば、その厚さは、１μｍ〜５μｍとなる。
単結晶ＳｉＣの表面層は、０．１μｍ〜３μｍの厚さである。この層は、不純物濃度を１０１５ｃｍ−３〜５．１０１７ｃｍ−３のオーダーで、ｐ型、又はｎ型不純物がドープされている。
図２は、オーミック接触の製造での第１の段階を示している。この段階は、シリコンカーバイド層中にドープ領域２０を形成する工程を含む。ドープ領域は、シリコンカーバイド層１６と同じタイプの電気伝導度を有するが、より高濃度の不純物を含む。例えば、窒素注入を用いるとｎ＋型ドープとなり、続いて金属の堆積を伴って良好なオーミック接触を形成することができる。ドープ領域の横方向の拡張は、酸化シリコンの注入マスク２２により決定され、通常のフォトリソグラフィ技術により形成されている。ドープ領域の深さ方向の拡張は、１００ｎｍ〜２００ｎｍのオーダーである。それは、注入エネルギーにより決定される。
そして、ドープ種の活性化を意図として注入アニールを行った後、注入マスク２２を取り除く。
次の段階では、図２に示すように、シリコンカーバイド層１６の表面に、酸化シリコン、窒化シリコンなどの誘電体材料の絶縁体からなる層２４を堆積する工程を含む。この層の堆積は、良好な誘電特性を付与するため、優先的に高温下で行う。例えば、化学気相成長法（ＣＶＤ）により３μｍ厚の酸化シリコン層を得ることができる。
絶縁体層２４は、孔２６を設け且つシリコンカーバイド層のドープ領域２０の一部を露出するように、エッチングにより形付けられる。リソグラフィ剤は、孔径を正確に制御するために、優先的にＣＨ３やＳＦ５のフッ素化プラズマ材料である。さらに、これらは、点線及び破線により外形を示したマスクにより設定される。
図中から分かるように、孔２６は、ドープ領域の下方にある範囲を有しており、しかも、このドープ領域の中央部と一致する。これにより、ドープ領域の境界部分を設けることができ、この境界部分が絶縁体層２４により被覆される。境界部分は、dで示された拡張部分とともに、後述するカソード端子の金属層とドープ領域の縁部との間の距離を設定している。この手段により、カソード電界を減少させ、そのため装置の耐電圧を増加させることができる。
図４に、カソード端子の形成を示す。基板上には、ドープ領域２０と接触しオーミック接触を形成するように、Ｗ，Ｎｉ，Ｔｉなどの金属からなる層３０を堆積する。ここで示した実施例では、厚さ５０ｎｍ〜５００ｎｍのタングステンからなる層をカソードスパッタリングにより堆積する。その後、これを、図示しないマスクに従って、カソード端子の形状を決めるように、ウェット工程又はプラズマによりエッチングする。そして、材料によって９００℃〜１３００℃のオーダーの温度で加熱処理を２分間施し、オーミック接触をアニール処理するようにする。なお、この処理は、マスクを除去した後で行う。
次に、アノード端子の形成に関して説明する。この処理の第１の段階は、図５に示すように、シリコンカーバイド層１６の新たな別の一部を露出するように、絶縁体層２４をエッチングする工程を含む。このエッチングの際中、絶縁層２４の一部は、破線で示したマスクにより保護され維持されている。エッチングパラメータ、特に、エッチング選択性は、好ましくは、絶縁体層の主面の平面に対して２０°〜８０°の角度αの傾斜を有するエッチング側面３４を絶縁体層２４に付与するように調整される。
次いで、リソグラフィ・マスクを取り外す。
絶縁体層２４のエッチングの後、シリコンカーバイドの下層にもまた、エッチング処理を施しても良い。このエッチングは、図６に示すように、絶縁体層の残留部分をリソグラフィ・マスクとして用いて行う。
ここで、絶縁体層２４に対する選択性を制御するために、再度、エッチングパラメータを調整し、これにより、また主面に対してある角度を形成するシリコンカーバイド層１６の縦方向側面３６が表に出る。このβで示された角度は、好ましくは、２０°〜８０°であり、例えば、４５°であると良い。エッチングは、絶縁体層に対する選択性を改良するために多少の酸素が混入されたＳＦ６などのフッ素化プラズマ材料を用いて行う。多少顕著な選択性を持たせれば、より急勾配な又はより勾配の少ない傾斜を縦方向側面３６に形成することができる。このとき、エッチングは、埋め込み絶縁体層１４上にバリアーを覆って行う。なお、簡略化のため、角度αは、このエッチング際中で変更されないものとする。
このように、絶縁層２４及びシリコンカーバイド層１４の縦方向側面３４及び３６に傾斜α及びβを設けることで、シリコンカーバイド層上に金属のショットキー接合を容易に形成することができる。また、これらの傾斜は、装置のスペース要件及び電気特性に影響する。
ここで、穏やかな傾斜、言い換えれば小さい角度であれば、シリコンカーバイド層１６上に形成された接合表面を増加することができ、その結果、接合の耐電圧を増加することができる。しかしながら、穏やかな傾斜は、基板表面上の構成部品のスペース要求を厳しくしてしまう。逆に、鋭角な傾斜であれば、技術的に困難であるという点を犠牲にするがスペースの節約が可能となる。
図７は、ショットキー接合の形成を示している。金属層、好ましくは、チタン又はニッケルを含む接合層４０を、特に、シリコンカーバイド層１６の縦方向側面３６を被覆するように、基板上に堆積する。その金属層は、厚さが５０ｎｍ〜３００ｎｍのオーダーであり、露出面全体に対してスパッタリング又は蒸着により堆積され、その後、図示しないマスクに従ってエッチングにより形付けられる。
接合層は、数層の副層で形成されていても良い。特に実施例では、接合層は、Ｔｉ金属層、ＴｉＮ中間層、及びＡｌ表面層からこの順で構成することができる。これらの層については、明確なため、図中では詳細を示さないものとする。
Ｔｉ金属層は、それ自身でシリコンカーバイド層との接合を形成する。Ａｌ層の機能は、金属化の抵抗を下げ、またこれによって許容可能な直列電流密度を増やすことである。さらに、アルミニウムは、装置をハウジング内に載置する際に、アルミニウムにも外部接続線を溶接することを容易にする。上述した層は、図７に示すように、カソード端子を形成する第１の金属層３０を被覆することもできる。図中では、接合層４０がカソード端子のオーミック接触層３０を正に被覆しているが、カソード端子周りにはみ出しても良いし、より簡単な構成には、カソード端子の層３０を被覆していなくても良い。
接合層４０は、異なる機能の幾つかの部分を有する。第１の部分４１は、シリコンカーバイド層１６に接触している。上述したように、この部分は、ショットキー接合機能を発揮する。
第２の部分４２は、絶縁体からなる表面層２４を部分的に被覆し、特にこの層の横表面３４を被覆する。この第２の部分は、フィールドプレートの機能を有する。言い換えれば、その目的は、強電界臨界領域をショットキー接合の縁から絶縁体の表面層２４の厚部へと移動させることである。前述したように、シリコンカーバイド層１６は、絶縁体の表面層２４をリソグラフィ・マスクとして利用することによりエッチングされる。したがって、これら層の横表面は、自己整合される。
参照番号４３で示す接合層の第３の部分は、シリコンカーバイド層１６のエッチング際中に露出した埋め込み絶縁層１４の一部の上に載っている。また、前述したように、この埋め込み層は、エッチングバリアーとして用いられる。第３の部分４３は、構成部品を外部と接続するのに良好な相手先となる。
層１６及び２４の縦方向側面３４及び３６により形成された角α及びβがそれほど急勾配でない場合、接合層４０により均一な塗膜を得ることができる。
図８は、本装置のパッシベーションを含む最終段階を示している。ポリイミドなどの材料、又は他の絶縁材料のパッシベーション層５０は、前述した部分を覆うように本装置に堆積される。この層は、例えば、水平旋回器により、２μｍ〜２０μｍのオーダーの厚さで堆積することができる。またこれにより、構成部品の表面を平坦にすることができる。軸５２及び軸５４は、アノード及びカソードにアクセスするものであり、アルミニウム線によりハウジングに接続可能となるようにこの層に設けることができる。
図８に係る装置では、アノード及びカソードの接触点は、パッシベーション層５０を支持する表面の場合、同一表面上となる。便宜上、この表面を“前面”と称する。また、シリコン厚層１２により形成される反対側の表面を“裏面”と称する。
以下、裏面にアノード接触点を有する装置の変形例について、次の図面を参照して説明する。
図９は、図６及び図７に示す段階の間に生じるエッチング段階を示している。この段階では、シリコンの厚層にアクセスする開口部６０が埋め込み絶縁層１４を通してエッチングされる。ウェット工程又はプラズマにより得られた開口部は、シリコンカーバイド層１６のエッチング中に予め露出した埋め込み絶縁層１４の一部に局在化する。この開口部の位置は、点線及び破線として外形を図示したマスクにより設定される。
図１０は、続けて形成された金属接合層４０が一部４４を有し、この一部がシリコン層１２とオーミック接触するように、アクセス用の開口部６０に延びている様子を示している。図９及び図１０から明らかなように、エッチングはまた、緩やかな傾斜の逃げ面を得るように埋め込み絶縁層１４にも施される。傾斜は、例えば、３０°〜７０°である。これにより、金属接合層４０の良好な連続性が得られる。
図１１は、構成部品を調整する最終段階を示している。パッシベーション層５０が前面を覆い、カソード端子用のアクセス軸５２が設けられている。
構成部品の裏面には、シリコン層１２を覆う金属化層６０が設けられていることにも留意されたい。これは、例えば、Ｔｉ層、Ｎｉ層、そしてＡｕ層の順番でこれらからなる３重層である。かかる構造によれば、優れた接触点を設けることができ、以後ハウジングに装置を接着するのを容易とする。なお、図８を参照して説明した開口部５４は、意味がなくなる。上述の製造工程では、第１及び第２の金属層は、特に、一般的にはオーミック接触層及び接合層は、これら層上に特定の設計を施すように形付けることができる。なお、これは、特に、図４、図７及び図１０に示した段階中で行うことができる。
図１２は、これら層の特定の構造を示している。アノード形成接合層４０と第１のカソード形成金属層３０は、中間領域６６に亘って延設されており、この領域でこれらの層が互いにかみ合った櫛構造をなしている。かかる構造によれば、分極状態の順方向電流を増加することができる。
以上で示した製造方法に係るダイオードの製造によれば、異なる構成部品間の絶縁を自動的に得ることができる。実例として、図１３は、同一基板１０上に形成された２つのダイオードの断面図を示している。第１のダイオードは、全体を図示したが、参照記号１ａで識別されるものであり、第２のダイオードは、その半分だけを図示したが、参照番号１ｂで識別されるものである。また、２つのダイオードのアノード端子及びカソード端子を識別するために、金属層の参照番号３０及び４０の後に、ダイオード１ａ及び１ｂに対応する文字ａ及びｂを付与する。なお、これら層の対象に対しては、既に記載した説明を参照すると良い。２つのダイオード間の中間領域７０では、パッシベーション層５０が埋め込み絶縁層１４と直接接触している。これは、シリコンカーバイド層を埋め込み絶縁層上にバリアーを設けた状態でエッチングしたことにより生じる。このようにして、領域７０は、構成部品間に完全な電気的絶縁をもたらす。また、接合層４０ａ及び４０ｂ、又は金属コンタクト層３０ａ及び３０ｂの調整工程中は、構成部品間のあらゆる接続を得ることができる。実際、これらの層は、同一基板上に形成された構成部品の全てについて付随するように各々エッチングされる。このため、１つ以上のダイオードを直列又は並列に接続することができる。
本発明に係る装置は、ダイオードとは離れて、特に電界効果トランジスタなどの他の構成部品を備えても良い。このことは、かかるトランジスタを同一基板上に一体化する可能性を表している図１４に示されている。トランジスタは、参照番号８０、８２、及び８４のそれぞれにより識別されるゲート、ソース、及びドレインの各端子を備える。ソース８２及びドレイン８４の製造方法は、ダイオードのオーミック接触端子の製造方法と同じである。言い換えれば、金属コンタクト層３０がシリコンカーバイド層１６のドープ領域２０に接触する。このため、前述の説明をまた参照することができる。まず、絶縁体の表面層２４に開口部を形成し、その後、その中に金属コンタクト層３０を堆積することにより、ゲートが得られる。特に、用いた工程がショットキーダイオード用として前述したものである場合、言い換えれば、ＭＥＳＦＥＴトランジスタとショットキーダイオードの両方を得ることを希望する場合、開口部は、フレア側面を伴って形成することができる。しかしながら、フレア側面は、トランジスタの動作には必ずしも必要ではない。絶縁体層２４に形成されたゲートの開口部は、バリアーを用いてエッチングすることによりシリコンカーバイド層上に設ける。このようなゲート８０を形成するように形付けられた層部３０は、シリコンカーバイド層の主面上にあるが、その縦方向側面の１つにはない。ゲートは、ショットキー接合を形成する。ここで、シリコンカーバイド層１６は、トランジスタのチャネルを構成する。
本発明に係る装置を製造するのに用いることができるＳｉＣＯＩ基板の部分断面図である。 本発明に係る装置のカソードを製造する工程を示す、図１で示した基板の部分断面図である。 本発明に係る装置のカソードを製造する工程を示す、図１で示した基板の部分断面図である。 本発明に係る装置のカソードを製造する工程を示す、図１で示した基板の部分断面図である。 本発明に係る装置のアノードを製造する工程を示す、図４で示した装置の部分断面図である。 本発明に係る装置のアノードを製造する工程を示す、図４で示した装置の部分断面図である。 本発明に係る装置のアノードを製造する工程を示す、図４で示した装置の部分断面図である。 調整工程を示す、図７で示した基板の部分断面図である。 図５〜図８に示す工程の変形として、本発明に係る装置のアノードを製造する工程を示す、図４で示した装置の部分断面図である。 図５〜図８に示す工程の変形として、本発明に係る装置のアノードを製造する工程を示す、図４で示した装置の部分断面図である。 図５〜図８に示す工程の変形として、本発明に係る装置のアノードを製造する工程を示す、図４で示した装置の部分断面図である。 本発明の装置の主たる表面を示す図である。 本発明に係る装置の部分断面図であり、係る装置の実施形態について異なる特徴を示す部分断面図である。 本発明に係る装置の部分断面図であり、係る装置の実施形態について、異なる特徴を示す部分断面図である。
符号の説明
１０ 基板
１２ 固体キャリア
１４ 埋め込み層
１６ シリコンカーバイド層
２０ ドープ領域
２４ 表面層
３０，４０ 金属層
３４，３６ 逃げ面

Claims (16)

  1. 絶縁体の埋め込み層（１４）により固体基体（１２）から絶縁されたシリコンカーバイドの層（１６）を有するＳｉＣＯＩ型の基板（１０）を備え、アノードを構成する第１の金属層（４０）とシリコンカーバイドの表面層（１６）との間に少なくとも１つのショットキーコンタクトを有することを特徴とするパワージャンクションデバイス。
  2. 請求項１に記載のパワージャンクションデバイスであって、
    前記第１の金属層（４０）は、前記シリコンカーバイド層（１６）の側面（３６）と接触し、前記側面は、前記層の主面に対して角（β）を形成することを特徴とするパワージャンクションデバイス。
  3. 請求項２に記載のパワージャンクションデバイスであって、
    前記角度（β）は、前記埋め込み絶縁層（１４）と接触する主面に対して測定され、２０°〜８０°の間の値、好ましくは４５°に近い値であることを特徴とするパワージャンクションデバイス。
  4. 請求項２に記載のパワージャンクションデバイスであって、
    前記シリコンカーバイド層を被覆する絶縁体の表面層を備え、前記アノード形成金属層（４０）は、前記シリコンカーバイド層（１６）を被覆し且つ該シリコンカーバイド層の前記側面（３６）に隣接する絶縁体の表面層（２４）の１つの側面（３４）を少なくとも部分的に覆って伸長することを特徴とするパワージャンクションデバイス。
  5. 請求項１に記載のパワージャンクションデバイスであって、
    前記シリコンカーバイド層とオーミック接触し、カソードを形成する第２の金属層（３０）を備えることを特徴とするパワージャンクションデバイス。
  6. 請求項１に記載のパワージャンクションデバイスであって、
    前記アノードを形成する前記第１の金属層（４０）は、固体のシリコン基体まで延設されることを特徴とするパワージャンクションデバイス。
  7. 請求項１に記載のパワージャンクションデバイスであって、
    少なくとも１つのパワーダイオードと少なくとも１つのトランジスタとを備え、前記トランジスタは、前記シリコンカーバイド層に形成されたチャネルを有することを特徴とするパワージャンクションデバイス。
  8. 請求項１に記載のパワージャンクションデバイスであって、
    直列又は並列に接続された複数のパワーダイオードを備えることを特徴とするパワージャンクションデバイス。
  9. 請求項５に記載のパワージャンクションデバイスであって、
    前記第１及び第２の金属層は、櫛状部をそれぞれ備え、前記第１及び第２の金属層の前記櫛状部が互いにかみ合うことを特徴とするパワージャンクションデバイス。
  10. 絶縁体の埋め込み層（１４）により固体シリコン基体（１２）から絶縁されたシリコンカーバイドの層（１６）を有するＳｉＣＯＩ基板上に、パワーダイオードを製造するパワーダイオード製造方法であって、
    ａ）前記シリコンカーバイド層の前記埋め込み絶縁層とは反対側の一表面にオーミック接触点を形成し、
    ｂ）前記シリコンカーバイド層（１６）上に少なくとも１つの縦方向側面（３６）が表に出るように、前記オーミック接触の領域の外側で前記シリコンカーバイド層を局所的にエッチングし、
    ｃ）次いで、前記縦方向側面上にショットキー接触部を形成する
    ステップを含むことを特徴とするパワーダイオードの製造方法。
  11. 請求項１０に記載のパワーダイオードの製造方法であって、
    前記局所的なエッチングは、前記側方逃げ面に傾斜を付与するため、リソグラフィ・マスクと、前記リソグラフィ・マスクに対する特定の選択性を有するリソグラフィ剤とを用いてエッチングするようにしたことを特徴とするパワーダイオードの製造方法。
  12. 請求項１０に記載のパワーダイオードの製造方法であって、
    前記ステップａ）は、前記シリコンカーバイド層上に絶縁体の表面層（２４）を形成することを含むことを特徴とするパワーダイオードの製造方法。
  13. 請求項１０に記載のパワーダイオードの製造方法であって、
    前記絶縁体の表面層（２４）は、前記ステップｂ）でリソグラフィ・マスクとして用いられることを特徴とするパワーダイオードの製造方法。
  14. 請求項１０に記載のパワーダイオードの製造方法であって、
    前記ショットキー接触部は、金属層（４０）と前記シリコンカーバイド層（１６）との間に形成され、前記金属層（４０）は、前記絶縁体の表面層（２４）を部分的に覆って延設されていることを特徴とするパワーダイオードの製造方法。
  15. 請求項１０に記載のパワーダイオードの製造方法であって、
    前記ショットキー接触部は、金属層（４０）と前記シリコンカーバイド層（１６）との間に形成され、前記金属層（４０）は、前記埋め込み絶縁層（１４）に予め設けた開口部を通して前記固体基体（１２）まで延設されていることを特徴とするパワーダイオードの製造方法。
  16. 請求項１０に記載のパワーダイオードの製造方法であって、
    オーミック接触点を形成する前記ステップは、前記シリコンカーバイド層にドープ領域（２０）を形成し、その後、金属層（３０）と前記ドープ領域の周辺との間にずらし部分（ｄ）を設けることにより、前記金属層（３０）を前記ドープ領域の中央部に接触させて堆積することを特徴とするパワーダイオードの製造方法。
JP2003575425A 2002-03-14 2003-03-12 ＳｉＣＯＩ基板を備えたショットキーパワーダイオード、およびその製造方法 Expired - Lifetime JP4593115B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0203165A FR2837322B1 (fr) 2002-03-14 2002-03-14 DIODE SCHOTTKY DE PUISSANCE A SUBSTRAT SiCOI, ET PROCEDE DE REALISATION D'UN TELLE DIODE
PCT/FR2003/000787 WO2003077321A2 (fr) 2002-03-14 2003-03-12 Diode schottky de puissance a substrat sicoi, et procede de realisation d'une telle diode

Publications (2)

Publication Number Publication Date
JP2005531127A true JP2005531127A (ja) 2005-10-13
JP4593115B2 JP4593115B2 (ja) 2010-12-08

Family

ID=27772110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003575425A Expired - Lifetime JP4593115B2 (ja) 2002-03-14 2003-03-12 ＳｉＣＯＩ基板を備えたショットキーパワーダイオード、およびその製造方法

Country Status (7)

Country Link
US (1) US7166894B2 (ja)
EP (1) EP1483793B1 (ja)
JP (1) JP4593115B2 (ja)
AT (1) ATE522932T1 (ja)
AU (1) AU2003233372A1 (ja)
FR (1) FR2837322B1 (ja)
WO (1) WO2003077321A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008190961A (ja) * 2007-02-02 2008-08-21 Hitachi Metals Ltd ピエゾ抵抗型加速度センサー
KR20150040632A (ko) * 2013-10-07 2015-04-15 엘지이노텍 주식회사 반도체 소자
JP2020013845A (ja) * 2018-07-17 2020-01-23 三菱電機株式会社 ＳｉＣ−ＳＯＩデバイスおよびその製造方法
JP2021506143A (ja) * 2017-12-11 2021-02-18 プラグマティック プリンティング エルティーディーＰｒａｇｍａｔｉｃ Ｐｒｉｎｔｉｎｇ Ｌｔｄ ショットキー・ダイオード

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026650B2 (en) * 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
US9515135B2 (en) * 2003-01-15 2016-12-06 Cree, Inc. Edge termination structures for silicon carbide devices
KR101123094B1 (ko) * 2004-10-13 2012-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 에칭 방법 및 반도체장치의 제조방법
WO2008038537A1 (fr) * 2006-09-28 2008-04-03 Hitachi Metals, Ltd. Détecteur d'accélération
WO2008148095A1 (en) * 2007-05-25 2008-12-04 Astralux, Inc. Hybrid silicon/non-silicon electronic device with heat spreader
JP2009076866A (ja) * 2007-08-31 2009-04-09 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
US8518811B2 (en) * 2011-04-08 2013-08-27 Infineon Technologies Ag Schottky diodes having metal gate electrodes and methods of formation thereof
US10971580B2 (en) * 2016-12-15 2021-04-06 Griffith University Silicon carbide schottky diodes with tapered negative charge density
US10615292B2 (en) * 2018-03-27 2020-04-07 Hong Kong Applied Science And Technology Research Institute Co., Ltd. High voltage silicon carbide Schottky diode flip chip array

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS519383A (ja) * 1974-07-11 1976-01-26 Sony Corp Handotaisochi
JPS5640677U (ja) * 1979-09-07 1981-04-15
US20010054715A1 (en) * 1999-12-24 2001-12-27 Emmanuel Collard Schottky diode on a silicon carbide substrate
JP2002502119A (ja) * 1998-01-28 2002-01-22 コミツサリア タ レネルジー アトミーク 半導体オン絶縁体特にＳｉＣＯＩ構造を製造する方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1111688A (fr) 1954-09-22 1956-03-02 Vase à fleurs
US4045248A (en) * 1973-06-26 1977-08-30 U.S. Philips Corporation Making Schottky barrier devices
DE3219606A1 (de) * 1982-05-25 1983-12-01 Siemens AG, 1000 Berlin und 8000 München Schottky-leistungsdiode
JPS6173345A (ja) * 1984-09-19 1986-04-15 Toshiba Corp 半導体装置
JPS6423569A (en) * 1987-07-20 1989-01-26 Matsushita Electronics Corp Schottky barrier semiconductor
JPH067594B2 (ja) * 1987-11-20 1994-01-26 富士通株式会社 半導体基板の製造方法
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
AU1531797A (en) * 1996-01-24 1997-08-20 Cree Research, Inc. Mesa schottky diode with guard ring
US5898210A (en) * 1996-06-14 1999-04-27 The United States Of America As Represented By The Secretary Of The Army Semiconductor diode with high turn on and breakdown voltages
US5880491A (en) * 1997-01-31 1999-03-09 The United States Of America As Represented By The Secretary Of The Air Force SiC/111-V-nitride heterostructures on SiC/SiO2 /Si for optoelectronic devices
US6784489B1 (en) * 1997-03-28 2004-08-31 Stmicroelectronics, Inc. Method of operating a vertical DMOS transistor with schottky diode body structure
DE19723176C1 (de) 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
JPH1174498A (ja) * 1997-08-29 1999-03-16 N T T Electron Kk 半導体集積装置
DE19954866A1 (de) * 1999-11-15 2001-05-31 Infineon Technologies Ag Verfahren zur Behandlung einer durch Epitaxie hergestellten Oberfläche eines SiC-Halbleiterkörpers und danach hergestellten Schottkykontakt
US6903373B1 (en) * 1999-11-23 2005-06-07 Agere Systems Inc. SiC MOSFET for use as a power switch and a method of manufacturing the same
US6566680B1 (en) * 2001-01-30 2003-05-20 Advanced Micro Devices, Inc. Semiconductor-on-insulator (SOI) tunneling junction transistor
US6509613B1 (en) * 2001-05-04 2003-01-21 Advanced Micro Devices, Inc. Self-aligned floating body control for SOI device through leakage enhanced buried oxide
US6566158B2 (en) * 2001-08-17 2003-05-20 Rosemount Aerospace Inc. Method of preparing a semiconductor using ion implantation in a SiC layer
US6689669B2 (en) * 2001-11-03 2004-02-10 Kulite Semiconductor Products, Inc. High temperature sensors utilizing doping controlled, dielectrically isolated beta silicon carbide (SiC) sensing elements on a specifically selected high temperature force collecting membrane
US6656811B2 (en) * 2001-12-21 2003-12-02 Texas Instruments Incorporated Carbide emitter mask etch stop
US6764907B2 (en) * 2002-02-19 2004-07-20 Bart J. Van Zeghbroeck Method of fabricating self-aligned silicon carbide semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS519383A (ja) * 1974-07-11 1976-01-26 Sony Corp Handotaisochi
JPS5640677U (ja) * 1979-09-07 1981-04-15
JP2002502119A (ja) * 1998-01-28 2002-01-22 コミツサリア タ レネルジー アトミーク 半導体オン絶縁体特にＳｉＣＯＩ構造を製造する方法
US20010054715A1 (en) * 1999-12-24 2001-12-27 Emmanuel Collard Schottky diode on a silicon carbide substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008190961A (ja) * 2007-02-02 2008-08-21 Hitachi Metals Ltd ピエゾ抵抗型加速度センサー
KR20150040632A (ko) * 2013-10-07 2015-04-15 엘지이노텍 주식회사 반도체 소자
KR102099438B1 (ko) 2013-10-07 2020-04-09 엘지이노텍 주식회사 반도체 소자
JP2021506143A (ja) * 2017-12-11 2021-02-18 プラグマティック プリンティング エルティーディーＰｒａｇｍａｔｉｃ Ｐｒｉｎｔｉｎｇ Ｌｔｄ ショットキー・ダイオード
US11637210B2 (en) 2017-12-11 2023-04-25 Pragmatic Printing Ltd Schottky diode
JP7440086B2 (ja) 2017-12-11 2024-02-28 プラグマティック セミコンダクター リミテッド ショットキー・ダイオード
JP2020013845A (ja) * 2018-07-17 2020-01-23 三菱電機株式会社 ＳｉＣ−ＳＯＩデバイスおよびその製造方法

Also Published As

Publication number Publication date
EP1483793A2 (fr) 2004-12-08
EP1483793B1 (fr) 2011-08-31
AU2003233372A8 (en) 2003-09-22
WO2003077321A2 (fr) 2003-09-18
AU2003233372A1 (en) 2003-09-22
FR2837322B1 (fr) 2005-02-04
ATE522932T1 (de) 2011-09-15
WO2003077321A3 (fr) 2004-04-15
US7166894B2 (en) 2007-01-23
US20050161760A1 (en) 2005-07-28
JP4593115B2 (ja) 2010-12-08
FR2837322A1 (fr) 2003-09-19

Similar Documents

Publication Publication Date Title
JP3559971B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
US9029986B2 (en) Transistors with dual layer passivation
US3617824A (en) Mos device with a metal-silicide gate
US10692976B2 (en) GaN-on-Si switch devices
CN111656498B (zh) 半导体装置及其制造方法
WO2016166808A1 (ja) 半導体装置
JP4593115B2 (ja) ＳｉＣＯＩ基板を備えたショットキーパワーダイオード、およびその製造方法
EP0225920A1 (en) METHOD FOR FORMING CONTACTS AND INTERCONNECTIONS FOR INTEGRATED CIRCUITS.
JP2009194127A (ja) 半導体装置およびその製造方法
JP5889171B2 (ja) 炭化珪素半導体装置及びその製造方法
US20220059659A1 (en) Semiconductor Device with Silicon Carbide Body and Method of Manufacturing
EP3174102A1 (en) Semiconductor device and method of making a semiconductor device
CN111029404A (zh) 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法
JP2008210938A (ja) 半導体装置およびその製造方法
US9490355B2 (en) Silicon carbide static induction transistor and process for making a silicon carbide static induction transistor
JP2005033030A (ja) 半導体装置及びその製造方法
US20220302264A1 (en) Method of manufacturing a semiconductor device and semiconductor device
CN111199972B (zh) 集成级联器件及其制备方法
JP2023079185A (ja) 堅牢性を向上させたｓｉｃを基礎とする電子装置及びその電子装置を製造する方法
JP5991629B2 (ja) 半導体装置および半導体装置の製造方法
JP4876418B2 (ja) 半導体装置
JPH10117002A (ja) ショットキーバリア半導体装置およびその製法
JP2000323665A (ja) 半導体装置の製法
US8866264B2 (en) Semiconductor device and manufacturing method of the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060217

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090826

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090902

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090928

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091005

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091026

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100531

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4593115

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term