KR20010005592A - 트렌치의 절연 방법 - Google Patents

트렌치의 절연 방법 Download PDF

Info

Publication number
KR20010005592A
KR20010005592A KR1019997008656A KR19997008656A KR20010005592A KR 20010005592 A KR20010005592 A KR 20010005592A KR 1019997008656 A KR1019997008656 A KR 1019997008656A KR 19997008656 A KR19997008656 A KR 19997008656A KR 20010005592 A KR20010005592 A KR 20010005592A
Authority
KR
South Korea
Prior art keywords
trench
trenches
island
insulating
conductors
Prior art date
Application number
KR1019997008656A
Other languages
English (en)
Other versions
KR100374456B1 (ko
Inventor
쇠더배그앤더스칼시버트
외그렌닐스오라
스죄딘언스트해칸
잭크리슨오로프미카엘
Original Assignee
클라스 노린, 쿨트 헬스트룀
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라스 노린, 쿨트 헬스트룀, 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 클라스 노린, 쿨트 헬스트룀
Publication of KR20010005592A publication Critical patent/KR20010005592A/ko
Application granted granted Critical
Publication of KR100374456B1 publication Critical patent/KR100374456B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

물질의 아일랜드(7)에는 트렌치 구조를 포함하는 절연 수단이 제공되고, 트렌치 구조는 제2 절연 트렌치(4')에 의해 둘러싸이는 제1 절연 트렌치(4)를 포함하며, 상기 트렌치는 적어도 2개의 수평 연결 트렌치(9)에 의해 서로 결합된다.

Description

트렌치 절연 방법{TRENCH ISOLATION}
집적 회로내의 소자들을 서로 절연시키기 위해, 재충전 트렌치 구조가 개발되어 왔다. 실리콘층을 통해 하부의 매립된 절연성 산화물층으로 또는 실리콘 기판을 통해 하부 실리콘층으로 에칭될 수 있고, 측방향으로 절연되는 층에 관련하여 반대 유형의 도핑을 가지는 그러한 트렌치를 형성하는 다수의 상이한 방법이 존재한다. 그러한 트렌치를 제조하는 방법은 문헌(Wolf, S., 「Silicon Processing for the VLSI Era Volume Ⅱ」, pages 45∼56, ISBN-0-961672-4-5, 1990, Lattice Press USA)에 나타나 있다.
소자들을 절연하기 위해 트렌치를 사용할 때의 문제점은 트렌치의 작은 폭으로 인해 원하는 전기 절연성을 단락 시킬 수 있는 물질내의 결함 또는 외부 입자에 트렌치가 손상되는 것이다. 이것은 특히 소자들이 긴 총 트렌치 길이를 가지는 경우에 치유하기 어렵다. 트렌치 구조가 가지는 또 다른 문제점은 트렌치내 및 둘레의 물질의 상이한 열 특성이 트렌치 물질내에 또는 둘레의 실리콘에 발생하는 기계적인 응력을 야기할 수 있다는 것이다. 트렌치 구조가 가지는 또 다른 문제점은 스텝(step)들이 제조시에 트렌치상에 형성되는 것이다. 이 스텝들은 후속 처리 중에 불필요한 영역의 도전성 물질을 트랩(trap)할 수 있고, 단락을 야기할 수 있다. 그러한 불필요한 도전성 물질의 예는 트렌치 에지에 남아 있어 언제라도 소자 근처로 진행할 수 있는 폴리실리콘열이다. 이 열들은 트렌치와 교차하고 그 열들과 접촉하고 있는 2개의 도체 사이의 단락을 야기할 수 있다.
본 발명은 절연 트렌치 및 그러한 트렌치를 제조하는 방법에 관한 것이다.
도 1a는 종래 기술의 트렌치 구조의 평면도.
도 1b는 도 1a의 라인 Ⅰ-Ⅰ를 따른 횡단면의 확대도.
도 2a는 본 발명에 따르는 트렌치 구조의 일 실시예의 평면도.
도 2b는 도 2a에 도시한 트렌치 구조의 라인 Ⅱ-Ⅱ를 따른 횡단면의 확대도.
도 3a는 본 발명에 따르는 트렌치 구조의 제2 실시예의 평면도.
도 3b는 도 3a의 트렌치 구조의 일부의 확대도.
도 4는 본 발명에 따르는 트렌치 구조의 제3 실시예를 도시한 도면.
본 발명의 목적은 교차 도체를 단락 시킬 위험이 감소되고 외부 입자 및 물질내의 결함에 대한 내구성이 더 큰 트렌치 구조를 생성하는 것이다.
본 발명에 따르면, 이것은 분할된 구조를 가지는 트렌치 구조에 의해 달성된다.
본 발명에 따라서 형성된 트렌치 구조는 다수의 장점을 가진다. 하나의 장점은 2개의 결함 또는 외부 입자가 서로 근접하게 발생하는 경우에만 단락이 발생할 수 있다는 것이다. 이러한 위험은 소자를 완전히 둘러싸는 간단한 트렌치에서 2개의 결함 또는 외부 입자가 발생하는 경우의 위험보다 현저하게 저하된다.
다른 장점은 트렌치에 의해 둘러싸이는 실리콘의 아일랜드(island)의 감소된 길이가 후속 처리 및 사용 중에 발생되는 기계적 응력을 경감시키는데 도움이 된다는 것이다.
또 다른 장점은 후속 처리 단계에서 남아 있는 도전성 잔류물 예컨대, 폴리실리콘의 열이 절연된 장치를 둘러싸고 트렌치와 교차하는 도체를 단락시키는 위험이 작다는 것이다.
또 다른 장점은 본 발명에 따르는 트렌치 구조의 열 절연성이 단일 트렌치의 열 절연성보다 크고, 따라서 본 발명에 따르는 트렌치 구조에 의해 둘러싸이는 소자들에 대한 열의 도전율이 감소된다는 것이다.
본 발명은 이하의 도면에 도시되어 있는 실시예에 의해 설명된다.
도 1a 및 도 1b에 도시되어 있는 종래 기술의 트렌치 구조에 있어서, 반도체 장치를 생성하는 웨이퍼(1)는 예컨대, 반대로 이 경우에 p형의 도핑된 실리콘의 층(3)상에 예컨대, 도핑된 실리콘 n형의 도핑된 실리콘의 층(2)을 가진다. 웨이퍼는 연속 또는 폐쇄 루프 트렌치(4)를 가진다. 이 트렌치(4)는 웨이퍼(1)의 상부 표면으로부터 층(2)을 통해 층(3)으로 연장하는 U형 횡단면을 가진다. 트렌치(4)는 예컨대, 산화된 실리콘 및 트렌치 벽(5) 사이에 폴리실리콘(6)의 충전에 의해 형성되는 절연성 벽(5)을 가진다. 트렌치(4)는 n형의 도핑된 실리콘의 아일랜드(7)와 n형의 도핑된 실리콘(2)의 나머지 사이의 경계를 따라서 연장하고, 아일랜드를 n형의 도핑된 실리콘(2)의 나머지로부터 절연시킨다. 이 아일랜드(7)는 저항, 커패시터, 다이오드, 트랜지스터 및 다른 바이폴라 소자와 같은 하나 이상의 소자(도시 생략)용의 기초로서 사용될 수 있다. 물질내의 전도성 외부 입자 또는 결함(간결하게 하기 위해 이하 외부 입자라고 칭한다)(8)이 트렌치(4)와 브리지(bridge)하는 경우에, 아일랜드(7)가 층(2)과 불필요한 전기 접촉을 하게 되고, 아일랜드(7)상에 또는 그에 의해 형성되는 임의의 소자(들)의 기능에 악영향을 주게 된다.
도 2a 및 도 2b는 본 발명에 따르는 트렌치 구조의 실시예를 도시한다. 이 실시예에서, 제1 폐쇄 루프 트렌치(4)는 제2 폐쇄 루프 트렌치(4')에 의해 둘러싸이고, 예컨대, n형의 도핑된 실리콘(2')의 아일랜드 또는 일부분에 의해 제2 폐쇄 루프 트렌치로부터 분리되어 있다. 본 발명은 실리콘 기초 소자에 한정되지 않고 어떠한 물질을 사용하여도 적응될 수 있다. 본 발명은 하나의 실리콘층이 예컨대, 실리콘 산화물로 제작된 절연성 기판상에 제공되는 SOI(절연층상의 실리콘; silicon on insulator) 기술과 같은 다른 제조 공정을 사용하여도 적응하는 것이 가능하다. 트렌치(4, 4')는 예컨대, 산화 실리콘으로 제작된 절연성 벽(5) 및 트렌치 벽(5) 사이의 폴리실리콘(6)의 충전을 가진다. 절연성 벽(5)의 재료는 실리콘 질화물, 다이아몬드, 석영, 다른 유전 물질 및 그들의 조합과 같은 임의의 적절한 물질일 수 있고, 절연성 벽(5) 사이에 물질이 존재하지 않거나 폴리실리콘과 다른 물질이 존재하는 것을 가정한다. 제2 트렌치(4')는 트렌치(4)와 동일한 방법으로 구성되고 트렌치(4)와 동시에 적절하게 형성된다. 제2 트렌치는 n형의 도핑된 트렌치(2')의 일부분으로 형성되는 중간 수평 트렌치(9)에 의해 제1 트렌치(4)에 결합되고, 이 예에서는 트렌치(4)의 주변 근방에 소정의 규칙적인 간격으로 이격된다. 제2 트렌치는 또한 불규칙적으로 이격된 수평 트렌치(9)를 가질 수도 있다. 체인형 구조로 수평 트렌치(9)에 의해 연결되는 2개의 트렌치(4, 4')의 그러한 배열을 이용하면, n형 실리콘(2')의 일부분 및 아일랜드(7) 사이에서 트렌치(4)에 브리지하는 하나 이상의 외부 입자(8')와 일부분(2') 및 층(4) 사이에서 트렌치(4')에 브리지하는 하나 이상의 외부 입자(8")를 필요로 할 뿐만 아니라, 아일랜드(7)가 층(2)과 전기 접촉되기 전에 2개의 인접 수평 트렌치(9) 사이에 이들 외부 입자(8', 8")가 존재되어야 한다. 이러한 발생 위험은 단일 입자가 단일 트렌치에 브리지하는 경우의 위험보다 더 작다.
최적의 수평 트렌치(9)의 수는 예상되는 외부 입자의 크기 및 어떻게 외부 입자가 발생하는지에 따른다. 매우 작은 외부 입자를 가지면, 2개의 수평 트렌치만을 가지는 것이 충분할 수 있다. 외부 입자의 형태의 오염의 위험이 증가함에 따라, 수평 트렌치(9)의 수를 증가시키는 것이 타당할 수도 있다.
더욱이, 체인형 구조를 형성하는 링크는 연장된 링크이어야 하는 것은 아니고, 원형, 타원형, 사각형, 사다리꼴 등과 같은 임의의 적절한 형상일 수 있다. 링크의 측면을 형성하는 트렌치(4, 4')의 일반적인 길이는 15∼50 ㎛일 수 있고, 동시에 1∼3 ㎛의 폭을 가진다. 2개의 트렌치 사이의 거리는 일반적으로 3∼50 ㎛일 수 있다.
본 발명은 트렌치 구조가 연속적인 트렌치로 형성된 예로서 설명되고 있지만, 기판의 에지 근처에 장착된 소자들이 기판의 예지를 따라 연장하지 않는 트렌치 구조에 의해 보호되는 것도 물론 생각할 수 있다.
도 3a는 트렌치 에지를 따라서 남아 있는 폴리실리콘(13)과 같은 잔류 도전성 물질이 트렌치에 교차하는 도체 사이의 단락을 야기할 수 있는 문제점이 방지될 수 있는 본 발명의 일 실시예를 도시한다. 도 3b는 도 3a의 일부분의 확대도이다. 폴리실리콘(13)은 세이딩된(shaded) 트렌치의 주위에 실선으로 도 3a 및 도 3b에 나타내고 있다. 도체(11, 11')는 다른 전위로 모두 트렌치 구조(4, 4')와 교차한다. 트렌치의 에지를 따라서 남아 있는 임의의 비산화 폴리실리콘이 존재하는 경우, 이것은 도체(11, 11') 사이에 도체로서 작용하고, 아일랜드(7)는 단락된다. 이것을 방지하기 위해, 도체(11, 11')에 결합하는 트렌치(4)의 각 부분에서 트렌치(4)에 브레이크(12)가 형성된다. 각 브레이크(12)는 트렌치(4, 4') 사이에 형성된 아일랜드(18')중 하나로 연장한다. 유사하게, 브레이크(12')는 도체(11, 11')에 결합하는 트렌치(4')의 각 부분에서 트렌치(4')에 형성된다. 각 브레이크(12')는 트렌치(4, 4') 사이에 형성된 아일랜드(18") 중 하나로 연장한다. 이들 브레이크(12, 12')는 트렌치를 생성하는데 사용되는 마스크내에 갭을 남김으로써 형성되므로, 트렌치(4, 4')의 형성시에 산화, 폴리실리콘의 증착으로 코팅 및 다시 에칭되는 원래의 n형 도핑 실리콘이 산화물의 절연층과 함께 남게 된다. 통상적으로, 평평한 표면에 스텝이 존재하는 트렌치의 에지에 폴리스트링(즉, 폴리실리콘의 연속적인 길이)가 형성된다. 그러나, 브레이크가 트렌치와 만나는 위치에서 코너, 특히 볼록한 코너(16')가 폴리실리콘의 에칭을 가속화시키는 것으로 밝혀졌다. 이것은 불필요한 폴리실리콘을 다시 에칭하는 일반적인 공정 중에 코너에 또는 그 근처에 존재하는 임의의 폴리스트링이 에칭에 의해 자동적으로 파괴되는 것을 의미한다. 이것은 트렌치의 외부 주변의 폴리실리콘이 트렌치의 내부 주변의 폴리스트림과 전기 접촉되는 것을 방지한다. 따라서, 브레이크(12, 12')는 도전성 물질의 임의의 스트링에 절연성 브레이크를 형성하고, 그것에 의해 도체(11, 11')가 서로 확실히 절연되게 한다. 도체(11, 11')가 확실히 절연되게 하기 위해, 각 트렌치(4)는 적어도 2개의 브레이크(12)를 가져야 하고, 각 트렌치(4')는 적어도 2개의 브레이크(12')를 가져야 한다. 각 브레이크의 쌍(12, 12')은 도체(11 또는 11')의 대향측에 배치되어야 하므로, 도체(11, 11') 사이에 연속적인 도전 경로는 존재하지 않는다. 바꾸어 말하면, 하나의 브레이크는 아일랜드(7)의 주변의 대부분을 순회하는 긴 경로가 도체(11, 11') 사이에 있어야 하고, 다른 브레이크는 도체(11, 11') 사이의 가장 짧은 경로에 있어야 한다.
본 발명의 다른 실시예에는, 도시하지 않지만, 도 3a 및 도 3b에 도시되어 있는 바와 같이 4개의 엇갈려 배치된 브레이크(12, 12')를 가지는 대신에, 2개의 브레이크가 정렬되어 동시에 양(兩) 트렌치(4, 4')를 가로질러 연장하는 2개의 연장된 브레이크가 형성되는 것을 생각할 수 있다.
도 4에 도시되어 있는 바와 같이, 본 발명은 또한 보호될 성분 주위에 배열되는 증가된 크기의 3개의 트렌치 구조(4, 4', 4")에 의해 실현될 수도 있다.
본 발명은 전술한 실시예에 제한되는 것이 아니라 3개 이상의 트렌치 구조를 포함할 수도 있다. 이 트렌치 구조들은 수평 트렌치에 의해 모두 상호 접속될 수 있거나, 이와는 달리 각 그룹이 다른 그룹(들)에 상호 접속되지 않는 그룹들에 상호 접속될 수도 있다.
본 발명에 따르는 트렌치 구조의 완전한 전기 절연 이점을 실현하기 위해, 트렌치(4, 4', 9) 사이에 형성된 아일랜드(2')는 접지에 접속되게 할 필요가 있을 수 있지만, 임의의 활성 도체(11, 11')와 전기 접촉되지 않도록 설계되는 것이 바람직하다. 따라서, 웨이퍼(1)의 처리시에 사용되는 마스크는 아일랜드(2')와 임의의 활성 도체(11, 11') 사이에 임의의 접촉 홀을 가지지 않아야 한다.
향상된 전기 절연성을 제공할 뿐만 아니라, 본 발명에 따르는 트렌치 구조는 양측면상의 소자들 사이의 열 절연성을 증가시킨다.
더욱이, 수평 트렌치의 제공에 의해 응력의 경감을 위한 다수의 경로가 제공된다. 이것이 응력이 경감되기 전에 더 짧은 경로를 이동할 때 발생하는 응력 손상의 위험을 감소시킨다.
절연성 물질은 실리콘 질화물, 실리콘 산화물, 다공성 실리콘, 사파이어, 알루미늄 산화물, 알루미늄 질화물, 다이아몬드, 석영, 기타 유전성 물질 및 이들의 조합과 같은 임의의 적절한 물질일 수 있다.
본 발명의 실시예에 따르면, 트렌치 구조는 실리콘 기초 또는 다른 반도체 기초 기판을 둘러싸고 기판 주변에 완전한 갈바닉 절연을 형성하기 위해 매립된 절연층까지 아래로 연장한다. 매립된 절연층은 트렌치 구조용으로 사용되는 것을 포함하는 임의의 적절한 절연성 물질로 형성될 수 있다.

Claims (11)

  1. 주변 물질(2)로부터 물질의 아일랜드(7)를 절연하는 방법에 있어서,
    상기 아일랜드(7) 및 상기 주변 물질(2) 사이의 경계를 따라서 복수의 절연 트렌치(4, 4')를 형성하는 단계를 포함하고, 상기 절연 트렌치(4)는 적어도 2개의 위치에서 수평 트렌치(9)를 절연시킴으로써 다른 상기 절연 트렌치(4')에 각각 접속되고, 그것에 의해 주변 물질(2)의 아일랜드(2')가 트렌치(4, 4', 9) 사이에 형성되는 것을 특징으로 하는 아일랜드 절연 방법.
  2. 아일랜드(7) 및 주변 물질(2) 사이의 경계가 2 이상의 도체(11, 11')에 의해 교차되는 주변 물질(2)로부터 물질의 아일랜드(7)를 절연하는 방법에 있어서,
    상기 아일랜드(7) 및 상기 주변 물질(2) 사이에 복수의 절연 트렌치(4, 4')를 형성하는 단계를 포함하고, 제1 절연 트렌치(4)는 적어도 2개의 위치에서 수평 트렌치(9)를 절연시킴으로써 제2 절연 트렌치(4')에 접속되며, 그것에 의해 주변 물질(2)의 아일랜드(2')는 트렌치(4, 4', 9) 사이에 형성되고,
    각 트렌치(4, 4')의 각 부분에서 한쌍의 도체(11, 11')를 분리하는 브레이크(12, 12')를 형성하는 단계를 포함하는 것을 특징으로 하는 아일랜드 절연 방법.
  3. 절연성 트렌치 구조(4, 4')에 의해 주변 물질(2, 2')로부터 절연된 물질의 아일랜드(7)에 있어서,
    상기 트렌치 구조(4, 4')는 절연성 물질(6)을 함유하는 복수의 트렌치(4, 4')를 포함하고, 상기 아일랜드(4)에 가장 가까운 제1 트렌치는 절연성 물질(6)을 함유하는 제2 트렌치(4')에 의해 둘러싸이며, 상기 제2 트렌치(4')는 적어도 2개의 위치에서 수평 트렌치(9)를 절연시킴으로써 상기 제1 트렌치(4)에 접속되고, 그것에 의해 주변 물질(2)의 아일랜드(2')가 트렌치(4, 4', 9) 사이에 형성되는 것을 특징으로 하는 아일랜드.
  4. 2 이상의 도체(11, 11')에 의해 교차되는 트렌치 구조(4, 4')를 절연시킴으로써 주변 물질(2)로부터 졀연되는 물질의 아일랜드(7)에 있어서,
    상기 트렌치 구조(4, 4')는 절연성 물질(6)을 함유하는 복수의 트렌치(4, 4')를 포함하고, 제1 트렌치(4)는 절연성 물질(6)을 함유하는 제2 트렌치(4')에 의해 둘러싸이며, 상기 제2 트렌치(4')는 적어도 2개의 위치에서 수평 트렌치(9)를 절연시킴으로써 상기 제1 트렌치(4)에 접속되고, 그것에 의해 주변 물질(2)의 아일랜드(2')는 트렌치(4, 4', 9) 사이에 형성되며, 상기 트렌치 구조(4, 4')는 각 트렌치(4, 4')의 각 부분에서 한쌍의 도체(11, 11')를 분리하는 브레이크(12, 12')를 더 포함하는 것을 특징으로 하는 아일랜드.
  5. 제3항 또는 제4항에 있어서, 상기 트렌치(4, 4')의 수는 2인 것을 특징으로 하는 아일랜드.
  6. 제3항 또는 제4항에 있어서, 상기 트렌치(4, 4')의 수는 2 이상인 것을 특징으로 하는 아일랜드.
  7. 제3항, 제4항 또는 제6항 중 어느 한 항에 있어서, 트렌치(4, 4')는 적어도 2개의 위치에서 수평 트렌치(9)를 절연시킴으로써 인접한 각 트렌치(4, 4')에 접속되는 것을 특징으로 하는 아일랜드.
  8. 제3항, 제4항 또는 제6항 중 어느 한 항에 있어서, 트렌치(4, 4')는 적어도 2개의 위치에서 수평 트렌치(9)를 절연시킴으로써 인접한 하나의 트렌치(4, 4')에만 접속되는 것을 특징으로 하는 아일랜드.
  9. 제3항 내지 제8항 중 어느 한 항에 있어서,상기 소자(7)는 바이폴라 소자인 것을 특징으로 하는 아일랜드.
  10. 제3항 내지 제9항 중 어느 한 항에 있어서, 실리콘 또는 절연체의 기판상에 매립된 절연층을 포함하는 것을 특징으로 하는 아일랜드.
  11. 제4항 내지 제10항 중 어느 한 항에 있어서, 상기 아일랜드(2')는 상기 도체(11, 11')와 전기 접촉하지 않는 것을 특징으로 하는 아일랜드.
KR10-1999-7008656A 1997-03-26 1998-03-20 절연 트렌치 및 이의 제조 방법 KR100374456B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9701126A SE511826C2 (sv) 1997-03-26 1997-03-26 Dikesisolering
SE9701126-6 1997-03-26
PCT/SE1998/000508 WO1998043292A1 (en) 1997-03-26 1998-03-20 Trench isolation

Publications (2)

Publication Number Publication Date
KR20010005592A true KR20010005592A (ko) 2001-01-15
KR100374456B1 KR100374456B1 (ko) 2003-03-04

Family

ID=20406333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7008656A KR100374456B1 (ko) 1997-03-26 1998-03-20 절연 트렌치 및 이의 제조 방법

Country Status (10)

Country Link
US (1) US5977609A (ko)
EP (1) EP1018155A1 (ko)
JP (1) JP2001519096A (ko)
KR (1) KR100374456B1 (ko)
CN (1) CN1113406C (ko)
AU (1) AU6753698A (ko)
CA (1) CA2285273A1 (ko)
SE (1) SE511826C2 (ko)
TW (1) TW404000B (ko)
WO (1) WO1998043292A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573565B2 (en) * 1999-07-28 2003-06-03 International Business Machines Corporation Method and structure for providing improved thermal conduction for silicon semiconductor devices
EP1213762A1 (fr) * 2000-12-05 2002-06-12 Koninklijke Philips Electronics N.V. Dispositif d'isolation d'un élement électrique
JP2007220718A (ja) * 2006-02-14 2007-08-30 Toyota Motor Corp 半導体基板、その製造方法、および半導体装置
FR2901407A1 (fr) * 2006-05-18 2007-11-23 Commissariat Energie Atomique Circuit integre sur substrat du type semiconducteur sur isolant, a evacuation laterale de la chaleur
US8866255B2 (en) 2008-03-12 2014-10-21 Infineon Technologies Austria Ag Semiconductor device with staggered oxide-filled trenches at edge region
US8809966B2 (en) * 2008-03-12 2014-08-19 Infineon Technologies Ag Semiconductor device
JP5489791B2 (ja) 2010-03-10 2014-05-14 三菱電機株式会社 電力用半導体装置の製造方法
JP6115408B2 (ja) 2013-08-29 2017-04-19 三菱電機株式会社 半導体装置
US20160247879A1 (en) 2015-02-23 2016-08-25 Polar Semiconductor, Llc Trench semiconductor device layout configurations
CN111902920A (zh) * 2018-03-27 2020-11-06 松下电器产业株式会社 氮化物半导体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01185936A (ja) * 1988-01-21 1989-07-25 Fujitsu Ltd 半導体装置
GB2226445B (en) * 1988-07-06 1992-07-15 Plessey Co Plc Silicon integrated circuit
US5561073A (en) * 1992-03-13 1996-10-01 Jerome; Rick C. Method of fabricating an isolation trench for analog bipolar devices in harsh environments
KR950021600A (ko) * 1993-12-09 1995-07-26 가나이 쯔또무 반도체 집적회로장치 및 그 제조방법
JPH07297273A (ja) * 1994-04-20 1995-11-10 Hitachi Ltd 半導体集積回路装置
US5614750A (en) * 1995-06-29 1997-03-25 Northern Telecom Limited Buried layer contact for an integrated circuit structure

Also Published As

Publication number Publication date
TW404000B (en) 2000-09-01
EP1018155A1 (en) 2000-07-12
CN1113406C (zh) 2003-07-02
SE511826C2 (sv) 1999-12-06
JP2001519096A (ja) 2001-10-16
SE9701126D0 (sv) 1997-03-26
KR100374456B1 (ko) 2003-03-04
CN1257608A (zh) 2000-06-21
US5977609A (en) 1999-11-02
AU6753698A (en) 1998-10-20
WO1998043292A1 (en) 1998-10-01
CA2285273A1 (en) 1998-10-01
SE9701126L (sv) 1998-09-27

Similar Documents

Publication Publication Date Title
KR100591256B1 (ko) 반도체 장치 및 제조 방법
KR20020039232A (ko) 반도체장치 및 그 제조방법과 설계방법
US20060273459A1 (en) Semiconductor processing methods of forming contact openings, methods of forming electrical connections and interconnections, and integrated circuitry
KR19980024084A (ko) 캐패시터 형성 방법 및 에스오아이 회로용 캐패시터
US6844223B2 (en) Semiconductor device having silicon on insulator and fabricating method therefor
US20090090992A1 (en) Isolation trench structure for high electric strength
CN113078154B (zh) 半导体器件及其制备方法
KR20000076026A (ko) 게터링 기법 제공 방법
KR100374456B1 (ko) 절연 트렌치 및 이의 제조 방법
EP0495974A1 (en) Trench conductors and crossover architecture
KR100396065B1 (ko) 집적회로구조및이의제조방법
EP0104765B1 (en) Substrate structure of semiconductor device and method of manufacturing the same
US5622890A (en) Method of making contact regions for narrow trenches in semiconductor devices
KR100344835B1 (ko) 반도체 소자 및 그의 제조방법
CN109473420B (zh) 耐电弧的开裂阻止
CN112951823A (zh) 半导体器件
KR100279262B1 (ko) 에스오아이 반도체 소자 및 그 제조방법
CN113471194B (zh) 半导体存储装置
CA2285278A1 (en) Method and device for reducing electric field concentrations in soi semiconductor components
KR100396636B1 (ko) 반도체 집적회로 내에 전계 효과 트랜지스터를 제조하기위한 방법 및 전계 효과 트랜지스터를 포함하는 반도체집적회로
KR19990003909A (ko) 반도체 장치의 소자 분리막 형성 방법
KR19980039576A (ko) 반도체 장치의 소자분리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060201

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee